JPH01170241A - 発振周波数制御方式 - Google Patents
発振周波数制御方式Info
- Publication number
- JPH01170241A JPH01170241A JP32710987A JP32710987A JPH01170241A JP H01170241 A JPH01170241 A JP H01170241A JP 32710987 A JP32710987 A JP 32710987A JP 32710987 A JP32710987 A JP 32710987A JP H01170241 A JPH01170241 A JP H01170241A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- node
- oscillating
- source
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 16
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 3
- 230000007257 malfunction Effects 0.000 abstract description 2
- 238000009412 basement excavation Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はループ状情報伝送方式のクロック源に係り、特
にクロック源が障害により停止した場合のクロック源の
切替えに好適な発振周波数制御方式に関する。
にクロック源が障害により停止した場合のクロック源の
切替えに好適な発振周波数制御方式に関する。
従来の方式は、特開昭60−153656号公報に記載
のように単一の発掘源を用いていた。
のように単一の発掘源を用いていた。
上記従来技術は信頼性の点について配慮がされておらず
、発掘源が障害となった場合、総てのノードが動作不能
となる問題があった。
、発掘源が障害となった場合、総てのノードが動作不能
となる問題があった。
本発明の目的は各ノードで発振源を持った場合の発振源
の同期化をすることにある。
の同期化をすることにある。
上記目的は、前段のノードより供給される発掘周波数と
自己の発掘周波数を比較して、より高い周波数を選択す
ることにより、達成される。
自己の発掘周波数を比較して、より高い周波数を選択す
ることにより、達成される。
各ノードの発S源は、前段ノードの発振周波数と自ノー
ド内の発振源の周波数を比較し、前段ノードの周波数が
高ければ、その周波数に自ノード内の発掘周波数を一致
するように動作する。
ド内の発振源の周波数を比較し、前段ノードの周波数が
高ければ、その周波数に自ノード内の発掘周波数を一致
するように動作する。
又、逆の場合は、自ノード内は自励発掘となるように動
作する。それによって前段ノードの発掘が停止しても次
段ノードにクロックを供給するようになるので、誤動作
することがない。
作する。それによって前段ノードの発掘が停止しても次
段ノードにクロックを供給するようになるので、誤動作
することがない。
以下、本発明の一実施例を第1図により説明する。第1
図は発振周波数制御方式の構成図である。
図は発振周波数制御方式の構成図である。
位相比較器1は前段からのクロック信号5と自己の電圧
制御発振器(vco )4の出力信号6の位相を比較し
位相差に見合った電圧7を出力する。
制御発振器(vco )4の出力信号6の位相を比較し
位相差に見合った電圧7を出力する。
又、周波数比較器2はクロ・ンク信号5と出力信号6の
周波数を比較し、クロック信号5が出力信号6より高い
状態を示す切替信号9を出力する。又、同期切替器3は
切替信号9によりVCO4の周波数の制御信号8に電圧
7を接続するか又は、現在の信号レベルを保持するかの
切替えをおこなう。
周波数を比較し、クロック信号5が出力信号6より高い
状態を示す切替信号9を出力する。又、同期切替器3は
切替信号9によりVCO4の周波数の制御信号8に電圧
7を接続するか又は、現在の信号レベルを保持するかの
切替えをおこなう。
これにより出力信号6は切替信号9によりクロック信号
5の周波数が高い場合、クロック信号5と同期化される
。又、クロック信号5が出力信号6より周波数が低い場
曾、VCO4は自励発振となる。バイパススイッチ10
はVCO4の発揚中は出力信号6を次段クロック信号5
として出力する。
5の周波数が高い場合、クロック信号5と同期化される
。又、クロック信号5が出力信号6より周波数が低い場
曾、VCO4は自励発振となる。バイパススイッチ10
はVCO4の発揚中は出力信号6を次段クロック信号5
として出力する。
又、VCO4の発揚停止によりクロック信号5を次段ク
ロック信号5として出力する。
ロック信号5として出力する。
第2図は発揚周波数制御回路をループ状情報伝送方式の
クロック源として使用する構成図である。
クロック源として使用する構成図である。
各発振周波数制御回路S、 、S、 、S、・・・Sn
はクロック信号5によりループ状に接続されているため
、最も高い周波数を発振しているVCOのみが自励発振
となり基槃発振源となる。各発振周波数制御回路の自励
発振周波数がSI + ”’n * s、 l s、の
順で高い場合、Slのvcoは自励発振し、Sfl+S
t+83は、8.0) V COに同期化される。S、
のvCOが障害により発掘を停止した場合はSnのVC
Oが自励発揚し、S、、S、のVCOを同期化する。
はクロック信号5によりループ状に接続されているため
、最も高い周波数を発振しているVCOのみが自励発振
となり基槃発振源となる。各発振周波数制御回路の自励
発振周波数がSI + ”’n * s、 l s、の
順で高い場合、Slのvcoは自励発振し、Sfl+S
t+83は、8.0) V COに同期化される。S、
のvCOが障害により発掘を停止した場合はSnのVC
Oが自励発揚し、S、、S、のVCOを同期化する。
本発明によれば、ループ状情報伝送方式のクロック源が
すべて停止しない限り、各ノードへのクロックの供給が
できるので信頼性向上の効果がある。
すべて停止しない限り、各ノードへのクロックの供給が
できるので信頼性向上の効果がある。
第1図は本発明の一実施例のノード内のりOツク回路の
ブロック図、第2図は第1図のブロック図のループ状に
接続した説明図である。 1・・・位相比較 2・・・周波数比較3・・
・回期切替器 4・・・電圧制御発振器(VCO) 5・・・クロック信号 6・・・出力信号7・・位
相差に見合った電圧 8・・・vCOの周波数の制御信号 9・・・切替信号 10・・・バイパススイッチ 代理人 弁理士 小 川 勝 男 、)、′/ 31 口 1庄1目比較器
ブロック図、第2図は第1図のブロック図のループ状に
接続した説明図である。 1・・・位相比較 2・・・周波数比較3・・
・回期切替器 4・・・電圧制御発振器(VCO) 5・・・クロック信号 6・・・出力信号7・・位
相差に見合った電圧 8・・・vCOの周波数の制御信号 9・・・切替信号 10・・・バイパススイッチ 代理人 弁理士 小 川 勝 男 、)、′/ 31 口 1庄1目比較器
Claims (1)
- 1、各ノードをループ状に配置したループ状情報伝送方
式において、周波数比較器、同期切替器を設けてクロッ
クを同期化することを特徴とする発振周波数制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32710987A JPH01170241A (ja) | 1987-12-25 | 1987-12-25 | 発振周波数制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32710987A JPH01170241A (ja) | 1987-12-25 | 1987-12-25 | 発振周波数制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01170241A true JPH01170241A (ja) | 1989-07-05 |
Family
ID=18195394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32710987A Pending JPH01170241A (ja) | 1987-12-25 | 1987-12-25 | 発振周波数制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01170241A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6880097B1 (en) * | 1999-05-11 | 2005-04-12 | Canon Kabushiki Kaisha | Method and device for checking the synchronization between two nodes Ni-1, Ni in a network |
-
1987
- 1987-12-25 JP JP32710987A patent/JPH01170241A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6880097B1 (en) * | 1999-05-11 | 2005-04-12 | Canon Kabushiki Kaisha | Method and device for checking the synchronization between two nodes Ni-1, Ni in a network |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4973860A (en) | Circuit for synchronizing an asynchronous input signal to a high frequency clock | |
JPH06102964A (ja) | 情報処理システム | |
JPH01170241A (ja) | 発振周波数制御方式 | |
JPH01164142A (ja) | クロック同期方式 | |
JP2543138B2 (ja) | 網同期装置および網同期方法 | |
JPH0267820A (ja) | 標準周波数クロック発生装置 | |
JPS6339209A (ja) | 同期回路 | |
JPS6128220A (ja) | 同期回路 | |
JPS61259357A (ja) | 共通バス制御方式 | |
JPS58139227A (ja) | クロツク供給回路の切替方式 | |
JPH0964732A (ja) | 同期クロック生成回路 | |
KR100262945B1 (ko) | 천이모드를이용한디지털위상고정루프의동기제어방법 | |
JP2776334B2 (ja) | 位相同期回路 | |
JPS61236237A (ja) | クロツク供給方式 | |
JPS6069915A (ja) | タイミング抽出方式 | |
JP2988410B2 (ja) | クロック同期化システム | |
JPH04265016A (ja) | Pll回路 | |
JPS62169560A (ja) | 二重化クロツク信号発生装置 | |
JPS60165830A (ja) | 位相同期装置 | |
JP2611246B2 (ja) | 無瞬断同期切替装置 | |
JPH05300008A (ja) | Pll回路 | |
JPH01180151A (ja) | 自走周波数安定度補償式pll回路 | |
JPH0458614A (ja) | Pllシンセサイザ | |
KR100228379B1 (ko) | 이중화된 시스템에서의 클럭 공급장치 | |
JPH0734540Y2 (ja) | 発振停止回路付デジタル・オ−ディオ・インタ−フェ−ス回路 |