JPH01170141A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、符号化されたデータ信号からのタイミング抽
出に好適なＰＬＬ回路に関する。

〔従来の技術〕

従来のＰＬＬ回路に用いる位相比較器としては、例えば
、文献ｒＰＬＬ−ＩＣの使い方」（畑雅　。

古川計介恭著　産報出版　発行　１９７６年）の第６章
の１００頁から１０２頁において述べられているような
、セットリセット・フリップフロップを用いたディジタ
ル形式位相比較器がある。

〔発明が解決しようとする問題点〕

上記従来技術は、位相比較器に入力する２値付号からな
る基準信号が周期的な矩形波でなければならないという
制限があシ、ＣＭ　Ｌ　（Ｃｏｄｅ　ＭａｒｋＩｍｅｖ
ｓｉｏｎ　）符号４８５Ｂ符号、８ＢＩＣ符号等に符号
化されたデータ信号を基準信号として、位相同期動作を
行わしめる事はできなかった。

本発明の目的は、上記の符号に符号化されたデータ信号
を基準信号として、位相同期動作が可能なＰＬＬ回路を
提供する事にある。

〔問題点を解決するための手段〕

上記目的は基準信号の特定方向への変化点を検出後Ｋ、
比較信号の特定方向への変化点を最初に検出するまでの
経過時間に比例もしくは反比例した電圧を発生させる電
圧発生手段と、その発生電圧を基準信号の特定方向への
変化点においてサンプルし次の該変化点に至るまでにそ
の電圧値を保持シつつループフィルタに印加するす７７
”　ルホールド手段とから位相比較器を構成する事によ
り達成される。

〔作用〕

電圧発生手段は、基準信号の特定方向への変化点と比較
信号の特定方向への変化点を検出後に、比較信号の特定
方向への変化点を最初に検出するまでの経過時間に比例
もしくは反比例した電圧を発生させる事によシ、基準信
号と比較信号との位相誤差を電圧に変換する。サンプル
ホールド手段は、基準信号の特定方向への変化点におい
て、電圧発生手段から出力される電圧値をサンプルし、
次の基準信号の変化点までに保持出力する。

ＣＭＱ符号、ｍｆ３ｎｆ３符号、８ＢＩ　Ｃ符号、１０
Ｂ１Ｃ符号等に符号化されたデータ信号では、その特定
方向への変化点を検出する時間間隔は、符号を構成する
信号のタイムスロット間隔をＴ８θＣ０とすると、符号
によって上限が定まる自然数ルによって、ｎＸＴ・（Ｃ
ＭＡ符号の立下シ変化点は２×ルＸ　Ｔ）　ｓｅａなる
関係で表わされ、ルの値は確率的に定まシ、−意には定
まらない。しかるに、本発明において、比較信号の周期
が上述のＴとほぼ同様となるように設定するならば、上
記のような作用によシ、１度サンプルホールドした電圧
値が次のサンプルホールドが行われるまでのｎＸ’ｆｓ
ｅａだけ保持され、位相差圧比例した電圧値がループフ
ィルタに印加される。ルの上限値は、ＣＭ↓符号の場合
は４．８Ｂ１Ｃ符号の場合は９．１０Ｂ１Ｃ符号の場合
は１１、ｍＢルＢ符号の場合は符号の構成法によってか
わるが最大でも１０ヲ越える事がない。従って、ＰＬＬ
回路の周期引き込み過程において、最大サンプルホール
ド時間の時間は充分無視できる程小さく、従来技術で用
いられている位相比較器に周期的な矩形波を入力した場
合と同様に同期引き込み動作を行う。

〔実施例〕

以下図面を参照して、本発明の実施例について詳細に鮮
明する。

第１図は本発明の第１の実施例の構成を示したものであ
る。「入力信号」は、「基準信号」として微分回路１１
に入力し、微分回路１１から出力した抽出減分信号すな
わち「基準パルス」が積分回路１にリセット信号として
入力し該積分回路１の出力信号すなわち「積分電圧信号
」が、サンプルホールド回路２にサンプルデータとして
入力する。

また電圧制御発振器４から出力される「原発振信号Ｊは
、分周回路５において分周され［比較信号として微分回
路１２に入力し、微分回路１２から出力された抽出微分
信号すなわち「比較パルス」が、前記の積分回路１およ
びサンプルホールド回路２にそれぞれ、積分停止信号お
よびサンプルホールドタイミング信号として入力する。

さらに、前記のサンプルホールド回路２の出力信号すな
わち「サンプル信号」は、ローパスフィルタ５に入力し
、その出力信号すなわち「制御信号」が、前記の電圧制
御発振器４に入力し発振特性を制御する。本実施例に於
ては、微分回路１１および１２．積分回路１およびサン
プルホールド回路２より、位相比較ｒｆｒ２０を構成す
る。

第２図は、動作説明図であシ、本発明のＰＬＬ回路が、
位相同期が外れた状態から同期引き込み動作を行う際の
、第１図の各部の信号を示したものである。第２図は、
ＣＭＩ符号化されたデータ信号を「基準信号」として受
信し、ＣＭＩ符号の信号レートの２倍のクロックを発生
させる場合である。

まず、ＣＭＱ符号化されたデータ信号が「基準信号」と
して微分回路１１に入力し、「基準信号」の波形の立下
り部分で、パルス幅の狭い「基準パルス」を発生させる
。同様に電圧制御発振器４から出力される「原発振１ｇ
号」を分周回路６で１／２分周した「比較信号」を微分
回路１２に入力し、「比較信号」の波形の立上多部分で
、パルス幅の狭い「比較パルス」を発生させる。積分回
路６は、基準時刻から経過した時間に比例して単調増加
する電圧を与えるような電圧積分機能と積分停止信号に
よる積分停止機能を有し、基準時刻は「基準パルス」が
与え、また、「比較パルス」が積分停止信号とする。第
２図の「積分電圧信号」が積分回路１からの出力信号で
あシ、「基準パルス」の受信で基準電圧にリセットされ
たのち、時間の経過と共に電圧が単調上昇し、「比較パ
ルス」の受信で電圧の上昇が停止し電圧値を維持する。

この維持電圧は、積分回路６の動作かられかるとおり、
最初の「基準パルス」を受信した時刻と、その後に最初
に「比較パルス」を受信した時刻との間の経過時間に比
例した値となる。サンプルホールド回路２はこの「積分
電圧信号」と、前記の「比較パルス」を受信し、「比較
パルス」をサンプルホールドのタイミング信号として「
積分電圧信号」をサンプルホールドする。このサンプル
ホールド回路２からの出力信号が、第２図の「サンプル
信号」に相当し、前記の「積分電圧信号」における維持
電圧と位相比較信号である「基準パルス」および「比較
パルス」との関係から明らかなように、「サンプル信号
」は、「基準パルス」とその直後のＵ比較パルス」との
受信時間差に比例した値を与える０従って・上記の「サ
ンプル信号」をローパスフィルタ３を通して、第２図の
ような「制御信号」を得、この信号を電圧制御発振器４
に印加する事によシ、発振周波数を制御し、「基準パル
ス」とその直後の「比較パルス」との受信時間差が一定
となるようなＰＬＬ動作を行わしめる事が可能である事
は、従来技術におけるＰＬＬ回路の位相比較器の動作原
理から明らかである。第２図の場合においては、２タイ
ムスロツトからなる符号の中心に「比較信号」の立上が
りエツジがくるよう位相同期する。

本実施例は、ＣＭＡ符号化されたデータ信号を基準信号
として入力した場合でちるが、第１図と同一の構成で、
ｍ　ｆ３　ｒＬＢ符号、８Ｂ１Ｃ符号、１０Ｂ１Ｃ符号
化されたデータ信号に対して、位相同期をかける事が可
能である。

〔発明の効果〕

本発明によれば、人力基準信号が周期的な矩形波以外の
、ＣＭＬ符号、ｍ　Ｂｎ　３３符号（ｍ　、　ｎ　：ｍ
　＜　ｒ＞をみたす整数）、８Ｂ１Ｃ符号、１０Ｂ１Ｃ
符号等に符号化されたデータ信号を入力基準信号として
位相同期動作が可能なＰＬＬ回路を提供する事ができる
。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図は実施例の
動作説明図である。 １・・・積分回路、　　　　２・・・サンプルホールド
回路、３・・・ローパスフィルタ、４・・・電圧制御発
振器、５・・・分周回路、　　　１１・・・微分回路、
１２・・・微分回路、　　　２０・・・位相比較器。

Claims (1)

【特許請求の範囲】
1. １、位相比較器とループフィルタと電圧制御発振器（Ｖ
   ＣＯ）とから成る位相同期ループ（ＰＬＬ）回路におい
   て、前記位相比較器が、それぞれ２値論理値をとる基準
   信号と比較信号を受信し、基準信号の特定方向への変化
   点を検出後に比較信号の特定方向への変化点を最初に検
   出するまでの経過時間に比例もしくは反比例した電圧を
   発生させる電圧発生手段と、その発生電圧を基準信号の
   特定方向への変化点においてサンプルし次の該変化点に
   至るまでにその電圧値を保持しつつ前記ループフィルタ
   に印加する手段とからなる事を特徴とするＰＬＬ回路。