JPH01166691A - ディジタル信号記録用テープを用いた映像データ記録／再生装置及び方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディジタル記録用テープにディジタルビデオ情
報を記録及び再生させることができる映像データの記録
／再生装置及び方式に関するものである。

従来の技術とその問題点 一般に、ビデオやオーディオシステムで沢山利用する信
号はアナログ信号とディジタル信号がある。アナログ信
号処理技術は前々から沢山利用されて来ており、問題点
が発生される時毎にその時毎に改善されて来たので応用
回路構成においては問題がないが、未だ周辺の影響に敏
感に反応するというのが短所として知られている。一方
、アナログ信号をディジタルｆｆ１（例えば、２進数）
に変換したものをディジタル信号というが、これはアナ
ログ信号処理において見ることができない利点と特徴を
持っている。例えば、周辺の雑音の影響を殆ど受けない
反面、再生及び符号化が容易であり、色々の形態の異な
る信号に対しても同一信号方式（ディジタル化）を使用
することができる特徴がある。そして、回路においてデ
ィジタル信号処理集積回路の開発によってハードウェア
構成において低廉ながらも容易に構成することができる
技術が多く発表されている。

上記したアナログ及びディジタル信号を記録する媒体と
しては磁気テープとディスクを挙げることができる。上
記した記録媒体は主にアナログ信号だけを記録又は再生
させることができる。

しかし、沢山利用される記録媒体の中で所定して局限さ
せて見ると、ディジタルデータ記録用テープとディスク
を挙げることができるし、ディジタルデータ記録用テー
プはコンピュータ補助記憶装置用としても利用されるが
、最近にはディジタルオーディオデータ記録用としても
利用される。

ＤＡＴ　（ディジタルオーディオテープレコーダ）シス
テムにおいて利用される例が上記のテープを利用した例
である。

ディジタルオーディオデータ記録用として使用される他
の例としてコンパクトディスクがあり、ビデオデータ記
録用としてビデオディスクがある。

しかし、従来のディジタルデータ記録用ディスクにはデ
ィジタルオーディオとビデオとを全て載せることができ
るのでＣＤＰ（コンパクトディスクプレーヤ）やＶＤＰ
　（ビデオディスクプレーヤ）等のシステムで所望のオ
ーディオやビデオ信号を使用者が容易に再生して利用し
ている。上記のディジタルデータ記録用テープはディジ
タルオーディオ信号だけを記録しＤＡＴレコーダーで所
望のオーディオ信号を記録疎び再生させることができる
。そして、アナログビデオ信号をディジタル化してメモ
リに記憶させたのち、更に読出してアナログに再生する
技術でＨＱＶＴＲとか画像転送電話機、スチルカメラ等
に応用されている。しかし、ディジタル化されたビデオ
信号を低廉ながらも大容量のディジタル記録用テープに
載せてエラー訂正がすぐれるディジタルシグナルプロセ
ッサにおいて処理（再生部、び記録）することができる
ようにする技術はなかった。

したがって本発明の目的は記録媒体が低廉ながらも大容
量のデータをたくわえることができるディジタルテープ
に映像（ビデオ）信号をディジタル化して記録し再生時
に上記のテープから読出して元来のアナログビデオ信号
で簡単に再現することができる方式を提供することにあ
る。

本発明の又他の目的は記録及び再生部に汎用のＣＤＰ、
ＶＤＰ、ＯＤＤを使用して既に記録されたディジタル情
報を読んでビデオファイル管理システムとして利用する
ことができる装置を提供することにある。

実施例 以下、本発明を添付図面を参照して詳細に説明する。

第１図は本発明による回路図で、映像信号を受は入れる
ビデオ信号入力部１０と、ビデオ信号をデイスプレーす
るビデオ信号出力部２０と、ディジタル情報を一定フォ
ーマットにより記録テープに記録時に編集、エンコーデ
ィングして記録することでトラックを配置し、記録媒体
から再生時にエラー訂正して処理するディジタルシグナ
ルプロセッサ３０と、ディジタルデータ記録テープを装
着して上記のディジタルシグナルプロセッサ３０の入出
力ディジタル映像及びオーディオデータを記録テープに
記録／再生することができるようにする記録及び再生部
４０と、記録及びプレーキーモードにより上記のディジ
タルシグナルプロセッサ３０の記録及び再生部４０を制
御してディジタルデータ記録用記録テープにディジタル
情報を記録及び再生するように１ｌｌｉｌｌｂ周辺装置
とのデータ処理による同期を合わせるために制御信号を
発生する第２コントローラ５０と、クリスタル発振器（
Ｘ−ＴＡＬ）によって所定周波数のクロック信号を発生
し上記の信号を分周して周辺制御用信号を発生する発振
部１００と、上記のビデオ信号入力部１０から出力され
た合成映像信号から垂直同期信号を検出する垂直同期検
出回路７０と、上記の発振部１０Ｇの発生サンプリング
周波数３ｆｓｃにより上記のビデオ信号入力部１０から
出力された合成映像信号をサンプリングエンドホールド
し量子化してディジタルデータに変換して出力するアナ
ログ／ディジタル変換部６０と、上記のビデオ信号入力
部１０からの１フイールド（１画面分又はフレーム）を
所定メモリに記憶させるとか直接出力時にこれを指定す
る第１スイツ≠部に＋　と、所定メモリに記憶されたビ
デオデータをディジタル記録テープに記録するために指
定する第２スイッチ部に２と、ディジタル映像データを
記憶するＲＡＭ　１１Ｇと、上記の第１スイッチ部に１
と上記の垂直同期検出部７０の垂直同期検出信号を受け
て上記のＲＡＭ　１１０に記録／読出しによる制御信号
を発生し、ディジタルビデオ情報アクセスのためアドレ
ス信号発生用制御信号を発生する第１コントローラ９０
と、上記のテープ上でオーディオとビデオを区別するた
め上記の第２スイツチに２による第２コントローラ５０
の同期発生エネイブル信号によって該当同期信号を発生
する同期発生部１３０と、テープにデータ記録モードに
よってＲＡＭ　１１０から読出される並列データを第２
コントローラ５０の制御によって同期を合わせて直列デ
ータに変換して出力する並／直列変換器１２０と、上記
の第２コントローラ５０の制御信号によって上記の同期
発生部１３０の同期発生信号と上記の並／直列変換器１
２０のビデオディジタルデータ出力を選択する第１マル
チプレクサ１４０と上記の第２コントローラの制御によ
って第１マルチプレクサに出力されたビデオディジタル
データとオーディオ信号入力部１５０から入力されるオ
ーディオディジタルデータの中での一つを選択して出力
する第２マルチプレクサ１６０と、上記のディジタルシ
グナルプロセッサ３０から出力されるディジタル記録テ
ープの記録データから同期信号を検出する同期検出部１
１０と、上記の第２コントローラ５０の出力制御信号に
よって上記のディジタルシグナルプロセッサ３０の出力
するビデオ信号とオーディオ信号の中での一つを選択す
るデマルチプレクサ１８０と、上記の第２コントローラ
５０のから出力される制御信号（クロック及びエネイブ
ル）によって上記のデマルチプレクサ１８０の直列ビデ
オデータを並列データに変換して出力する直／並列変換
器１８３と、上記の第１コントローラ９０の制御ｔｌ信
号によって擬似垂直同期信号を発生する擬似垂直同期信
号発生回路１１３と、上記のＲＡＭ１１０の出力ディジ
タルデータを上記の発振部１００から発生されるサンプ
リング信号によってアナログ信号に変換するディジタル
／アナログ変換器１１２と、上記の擬似同期信号発生回
路１１３の出力垂直同期信号とディジタル／アナログ変
換器１１２のアナログビデオ信号出力を合成してビデオ
信号出力部２０からデイスプレーされるように合成映像
信号に出力する加算器１１５と、上記の発振部１００の
分周信号によってディジタルビデオデータをＲＡＭ　１
１Ｇのアクセスタイムに合うように所定に集めて並列に
変換して出力する第１変換器２と、上記の第１コントロ
ーラ９０のデータ流れの方向制御信号によって上記のＲ
ＡＭ　１１０からのビデオデータのリード／ライトによ
る方向を選択し、直接Ａ／ＤデータをＤ／Ａに通じて出
力するように制御する入出力ポート回路１９と、上記の
入出力ポート回路１９を通じて上記のＲＡＭ　１１Ｇか
らリードされるビデオデータを所定に分けて直列に変換
する第２変換器１と、上記の第１コントローラ９０の制
御信号によって発振部１００から発生信号をカウントし
て上記のＡ／ＤされたデータをＲＡＭ１１０に記憶させ
上記の記憶されたデータをＤ／Ａさせて出力するための
ＲＡＭ　１１Ｇのアドレス信号を発生する第１カウンタ
３と、上記の第２コントローラ５０の出力クロック信号
をカウントしてＦ記のＲＡＭ　１１Ｇからテープに記録
するとかテープから再生する時のアドレス信号を発生す
る第２カウンタ４と、上記の第２コントローラ５０の出
力制御信号ＣＴＬ２によって第１．２カウンタ３゜４の
出力である該当アドレス信号を選択する第３マルチプレ
クサ５と、上記の第２コントローラ５０から発生される
制御信号ＣＴＬ２により上記の第１．２コントローラ９
０．５０から出力される書込み／出力制ｔｌｌｌＷＥ、
ＯＥ信号を第４マルチプレクサ６と、第５マルチプレク
サ７から選択する選択部２０１と、上記の第２コントロ
ーラ５０から出力される第１．２制御信号ＣＴＬ＋　、
　ＣＴＬ　２によりバッファ８．９のエネイブル及びデ
ータ通路を設定するゲートｔＩＩｌｔｌ１１回路２０２
と、上記のゲート！ｉＩｌｔｍ回路２０２のアンドゲー
ト１１の出力によって上記の並／直列変換器１２０の入
力データをバッフ７リングする第１バツフア９と、上記
のゲートｌｌｌｌ１１回路２０２のアンドゲート１６の
出力信号によって上記の直／並列変換器１８３の出力デ
ータをバッファリングする第２バツフア８で構成され、
記録及び再生部４０はディジタル記録用テープを装着さ
れているので第２コントローラ５０の制御により上記の
ディジタルシグナルプロセッサ３０から処理したデータ
をテープに記録し、処理されるディジタルデータをテー
プから再生する。

上記のビデオ信号入力部１０はビデオカメラ、スチルカ
メラ、ＴＶＷが接続されることができ、ビデオ信号出力
部２０からはＴＶ、プリンター、モニター、液晶デイス
プレーが接続されることができ、記録及び再生部４０は
記録媒体でＣＤ、ＯＤＤ、ＤＡＴを装着してディジタル
情報を記録及び再生部することができる装置である。

第１．２スイッチ部に＋　、に２は１画面分のビデオデ
ータのＲＡＭ１１０への書込みと読出しを選択すること
ができるように分けて構成されており、且つ第１スイッ
チ部に＋は直接デイスプレーするように制御することが
できる。そして連続にビデオ信号を記録する時には第１
．２スイッチ部に＋。

Ｋ２を同時に操作することができるように構成されてい
る。そして第２スイッチ部に２は記録及び再生部４０の
録画／再生による全ての機能を付与することができる。

第１．２コントローラ９０．５０はデータ転送によりエ
ラーが発生されないように相互チエツクし、回路として
はマイクロプロセッサやワンチップマイコンも可能であ
り、ディジタル信号を処理する専用コントローラによる
代替も可能である。

したがって、本発明の具体的な１実施例を第１図を参照
して詳細に記述すると、記録及び再生部４０による記録
テープへのディジタル情報の記録時に、第２スイッチ部
に２によって所定キーが入力される。この時第２コント
ローラ５０はＲＡＭ１１０を記録モードに指定するよう
に制御信号を発生しディジタルシグナルプロセッサ３０
と記録及び再生部４０はデータを記録媒体に記録するこ
とができるように準備状態に入る。この状態で使用者が
第１スイッチ部に１を操作すると、第１コントローラ９
０がこれをチエツクし、垂直同期検出回路７０から入力
される垂直同期状態をチェックするようになっている。

この時ビデオ信号入力部１０から出力される映像信号か
ら垂直同期検出回路７０が垂直同期信号だけを分離して
出す。アナログ／ディジタル変換器５０からは上記の発
振部１００から出力された信号３ｆｓｃ又はＮ　ｆｓｃ
により上記の映像信号を標本化し、Ｋピットで量子化し
てディジタルデータに変換して第１変換器２に転送する
。第１コントローラ９０からは上記の垂直同期検出回路
７０から発生された同期信号の入力される時点で第１カ
ウンタ３をリセットしＲＡＭ１１Ｇを書込みモードに指
定するが、これは第２コントローラ５０の制御による第
３マルチプレクサ５と第５マルチプレクサ７を制御して
第１コントローラ９０の書込み制御信号ＷＥが選択され
る。

ここでＲＡＭ　１１０は自込みモードに指定されると同
時にアドレス信号の供給を受ける。即ち、第１コントロ
ーラ９０によって第１カウンタ３を制御して発振器１０
Ｇの出力信号を選択してＲＡＭ　１１０の７ドレシング
をカウントする。ここで第１カウンタ３からカウンティ
ングされた信号がＲＡＭ１１０のアドレス信号になり、
ＲＡＭ　１１Ｇの指定された番地へのデータ書込みは第
１コントローラ９０の出力エネイブル端ＯＥの状態に応
じビデオデータ流の方向を決定する。上記の出力エネイ
ブル端ＯＥの信号によって入出力ポート回路１９で設定
し、第１変換器２はＲＡＭ１１Ｇのアクセスタイムに合
わせて変換することになるが、第１変換器２はアナログ
／ディジタル変換器６０から出力されるディジタルビデ
オデータを所定に集めて並列に変換させて上記の出力方
向が選択された入出力ポート回路１９を通じてＲＡＭ　
１１０に記憶又は直接第２変換器１を通じて出力するこ
とができる。

そして、第１コントローラ９０からは上記の垂直検出回
路７０の垂直同期検出開始時点から一画面分に対するも
のをカウンティングし、次の垂直同期信号（あるいは、
２回目の垂直同期信号）が入来する前に垂直同期入力の
完了を第１コントローラ９０からチエツクしてカウンテ
ィングを終了し、アドレシングにより指定された番地に
記憶を完了する。ここで上記のアナログ／ディジタル変
換器６０の出力の一画分だけがＲＡＭ　１１０に記憶さ
れる。−旦、合成ビデオ信号がアナログ／ディジタル変
換Ｉ！６０を通じてＲＡＭ　１１Ｇに記憶され終ると、
第１コントローラ９０の出力エネイブル端ＯＥの出力が
°′ロウ”になってＲＡＭ　１１０からデータが読出し
されるが、これは第１コントローラ９０が第１カウンタ
３をリセットした後アドレシングのためのカウントをす
るためである。上記のアドレシング信号によって該当デ
ータが読出され、そして第１コントローラ９０によって
入出力ポート回路１９を制御するのでデータ流れの方向
を調整する。上記のＲＡＭ　１１０から読出されたデー
タが入出力ポート回路１９を通じて出りされる時、第２
変換器１からは上記のＲＡＭ　１１０のアクセスタイム
に合わせて所定のデータで分けて、直列に変換させたの
ちディジタル／アナログ変換器１１２に入力する。上記
のディジタル／アナログ変換器１１２は発振部１００の
発生サンプリング周波数によりディジタルデータはアナ
ログ信号に変換される。

一方、第１コントローラ９０が擬似同期発生回路１１３
を制御して垂直同期信号を発生するが、擬似同期発生日
Ｗ１１１３は処理方式により省略することもできる。

したがって、上記のビデオアナログ信号と垂直同期信号
を加算＠　１１５に入力して合成すると、元来の合成ビ
デオ信号が再生される。

そして入力される次の画面を記憶しようとする時上記の
ような反復動作によって継続して所墾のとおりに記憶す
ることができ、画面に対する指定は第１スイッチ部に１
を順次的に操作すると入力される番号によって画面が指
定される。しかし、使用者は上記の入力が記憶された画
像を全てテープ上に残す必要がない場合もある。即ち、
入力される次の画面の場面がもつと良好に入力される場
合に以前の画面は捨て、所望のものだけを選択すること
ができるが、この時、残そうとする画面を第２スイツチ
Ｎ　Ｋ　ｚを操作すると、第２コントローラ５０からこ
れをチエツクして記録及び再生部４０をコーディングモ
ードに入るようにする。この時、ディジタルシグナルプ
ロセッサ３０からりロック信号を受けて第２コントロー
ラ５０によって同期発生回路１３０を制御してテープ上
にオーディオとビデオ信号を区別するための同期信号を
発生する。

上記の同期発生は後述する第２〜第９図から具体的に説
明する。

上記の同期発生信号が第１．２マルチプレクサ１４０、
　１６０を通じてディジタルシグナルプロセッサ３０に
入力されて該当同期データの記録が終了されると第２コ
ントローラ５０によって第１．２制御信号ＣＴＬ＋　、
ＣＴＬ２が全て“ハイ”になって第１バツフア９をエネ
イブルし、並／直列変換器１２０を制御してビデオデー
タを直列に出力されるようにする。即ち、上記のＲＡＭ
　１１０から読出しされたビデオデータも第２コントロ
ーラ５０の第２制御信号ＣＴＬ２によって第３．４．５
マルチプレクサ５．６．７を制御して第２コントローラ
５０で出力される書込みエネイブル端ＷＥの信号と出力
エネイブル端ＯＥの信号の中での一つを選択し、第２カ
ウンタ４で発生するアドレシングカウント信号を選択し
てＲＡＭ１１０で読出そうとするビデオデータを指定す
る。上記の指定信号が出力されるとエネイブルされた第
１バツフア９でデータがバッファリングされ、第２コン
トローラ５０の制御によって並／直列変換器１２０で直
列に変換されて出力される。

したがって、第２コントローラ５０が第１マルチプレク
サ１４０をｔＩＩＩＯシて上記の同期信号入力が終ると
直列に変換された純粋なビデオ信号を選択して出力し、
第２マルチプレクサ１６０を制御して上記の第１マルチ
プレクサ１４０で出力されるビデオデータをディジタル
シグナルプロセッサ３０に入力されるようにする。上記
のビデオ信号を受けたディジタルシグナルプロセッサ３
０はディジタルデータ記録用テープの所望の規定された
記録フォーマットにより編集、エンコーディングし、且
つトラックの規格に合うように処理して第２コントロー
ラ５０の制御によって記録及び再生部４０を通じて記録
用テープに記録される。そして上記のＲＡＭ　１１Ｇの
７ドレシングが全て終ると第２カウンタ４がアドレシン
グの終了の信号を第２コントローラ５０でＮ識するとＲ
ＡＭ　１１Ｇの制御権は一旦第１コントＯ−ラ９０に移
る。上記のテープに記録されたビデオデータをテープか
ら再生しようとする時第２スイツチ部に２を通じて再生
モードを指定するようになるが、第２コントローラ５０
が上記のキー入力を受けて記録及び再生部４０をプレー
モードに指定してテープを駆動する。

上記のテープが駆動されると第２コントローラ５０が記
録及び再生部４０を制御し記録及び再生部４０からディ
ジタルデータをディジタルシグナルプロセッサ３０で受
けてディジタルシグナルプロセッサ３０でエラー訂正及
び諸般処理した後制御選択されたデマルチプレクサ１８
０と同期検出部１７Ｇに入力される。上記の同期検出部
１７Ｇからは記録時に付与されたビデオデータの同期信
号が検出される。

上記の同期検出部１７０の同期検出は後述する第１図〜
第４図で詳細に説明する。

上記の検出により該当処理が進行されるが、検出信号を
受けた第２コントローラ５０はＲＡＭ１１０を制御する
。この時第２コント０−５５０の第１制御信号端ＣＴＬ
＋が“ロウ”、第２制御信号端ＣＴＬ２は“ハイ”で出
力される。このため第２バツフア８はエネイブルされ、
第２コントローラ５０で出力される制御信号によって上
記したデマルチプレクサ１８０が選択制御され、上記の
ディジタルシグナルプロセッサ３０で処理されたビデオ
信号はデマルチプレクサ１８０を通じて直／並列変換Ｂ
１８３で並列に変換して上記のエネイブルされた第２バ
ツフア８を通じて出力される。即ち、第２コントローラ
５０の出力書込み制御信号を第５マルチプレクサ７で選
択し第２カウンタ４でアドレシングカウントされた信号
が第３マルチプレクサ５の選択された通路を通じてＲＡ
Ｍ　１１Ｇ上の書込みデータのアドレス信号に入力され
る。上記のＲＡＭ　１１０のアドレシングが終り、ビデ
オデータが全てＲＡＭ１１０に記憶されると、第２カウ
ンタ４で第２コントローラ５０にアドレシング終了の信
号を出力する。上記の第２コントローラ５０の制御が終
ると以侵のＲＡＭ　１１０の制御は第１コントローラ９
０の制御を受ける。この時、第４マルチプレクサ６は第
１コントローラ９ｏの出力エネイブル信号が選択されて
ＲＡＭ　１１０を読出しモードに指定し、第３マルチプ
レクサ５を制御して第１カウンタ３の７ドレシング信号
を受けてＲＡＭ　１１Ｇの記憶されたビデオデータの読
出し番地を指定する。上記の番地指定によってＲＡＭ　
１１０がら読出しされたビデオデータが第１コントロー
ラ９０の制御によってデータ流れの方向が決定される入
出力ポート回路１９を通じて第２変換器１に入力される
。上記の第１変換器２がらはアクセスタイムに合わせて
直列に変換されて出力される。

この時もちろん第１，２バッファ８．９はハイインピー
ダンス状態になるのでデータは逆に流れない、読出しさ
れたデータが全て第１変換器１を通じてディジタル／ア
ナログ変換器１．２に入力される。上記のディジタル／
アナログ変換器１１２がらは発振部１００で供給された
サンプリング信号によってディジタルビデオデータがア
ナログ信号に変換されて出力される。そして第１コント
ローラ９０が擬似同期信号発生器１１３を制御して垂直
１ｉ期信号を発生して加算器１１５に入力される。この
時上記の加算器１１５からは上記の発生垂直同期信号と
変換されたアナログ信号を合成してビデオ信号出力部２
０で再生する。

一方、上記のＲＡＭ　１１０の容量を拡張し第１゜２ス
イッチ部に＋　、に２を同時に操作すると入力されるビ
デオ信号を連続的に記録／再生することができる。そし
て記録及び再生部４０にＣＤＰ。

ＶＤＰ、ＯＤＤ等のディジタル記録媒体に全てのシステ
ムを連結したら、ビデオファイル管理を多用度に容易に
管理することができる。

第２図〜第９図を参照して上述した同期発生部１３０の
同期発生を具体的に説明すると次の通りである。

第２図は、本発明による第１図の同期発生部１３Ｇの具
体ブロック図で、 ＤＡＴシステムからクロックを受は入れるクロック入力
部１１Ａと、ディジタル化されたビデオデータが記憶さ
れているメモリ（ＲＡＭ　：ランダムアクセスメモリ）
であるＲＡＭ１１０からビデオデータをディジタルオー
ディオテープに記録するためにスイッチング信号の入力
を受け、上記のクロック入力部１１Ａで出力される信号
と初期リセット信号、上記のＲＡＭ　１１０の７ドレシ
ング完了信号により記録のための同期信号発生エネイブ
ル信号を発生するビデオデータ記録エネイブル信号発生
回路１０Ａと、上記のビデオデータ記録エネイブル信号
発生回路１０Ａの出力エネイブル信号によって同期デー
タである７ＦＦＦと８φφφデータを発生する同期信号
発生回路４Ａと、上記のビデオデータ記録エネイブル信
号発生回路１０Ａで出力されるエネイブル信号がら上記
のクロック入力部１１Ａの信号をカウントして上記の同
期信号発生回路４Ａの７ＦＦＦ、８φφφを複数に交替
選択制御する第１カウンタ８Ａと、上記の第１カウンタ
８Ａから出力される信号′を制御信号として使用して上
記の同期信号発生回路４Ａの同期データの出力の中で−
っを選択する第１選択部５Ａと、上記のビデオ記録エネ
イブル信号発生回路１、ＯＡで出力されるエネイブル信
号から上記の第１カウンタ８Ａで出力される信号で所定
個数の同期データを持つように制御し、上記のＲＡＭ　
１１０においてアドレシング及びディジタルテープにデ
ータの記録中であることを知らせる制御信号を発生する
第２カウンタ９Ａと、上記の第２カウンタ９Ａの出力に
より上記の第１選択部５Ａの出力同期データとディジタ
ルビデオデータを記憶しているＲＡＭ　１１Ｇから直列
変換器１２０を通じて出力されるデータを選択して出力
する第２選択部１４０と、上記のビデオデータ記録エネ
イブル信号発生回路１０Ａの出力によって上記の第２選
択部１４０の出力とオーディオ信号入力部１５０で出力
されるオーディオ信号を選択する第３選択部１６０から
構成される。

上記の構成により本発明の実施例を簡単に説明すると、
ＤＡＴシステムから記録に関係されるタイミング信号が
クロック入力部１１Ａを通じて入力され、ビデオデータ
記録エネイブル信号発生回路１０Ａでディジタルオーデ
ィオテープにビデオデータを記録するための選択用の第
２スイッチ部に２を操作すると、ビデオデータ記録エネ
イブル信号発生回路１０Ａからはテープへビデオデータ
を記録するためのエネイブル信号を発生する。上記の発
生されたエネイブル信号が同期信号発生回路４Ａ、第１
，２カウンタ８Ａ、９Ａ及び第３選択部１６Ｇに入力さ
れる。上記のエネイブル同期信号゛発生回路４Ａからは
ディジタルオーディオレコーダに使用されるデータ分布
の最高音に該当する７ＦＦＦと最低音に該当する８φφ
φのデータを発生する。これはビデオデータを記録する
前のオーディオと区分するための信号であり、統いてシ
ステムがクリアされる。第２選択部１４Ｇはテープにと
デオデータを記録する前の作業で同期データを選択入力
するように準備状態にし、第３選択部１６０からは上記
の第２選択部１４０の出力を選択して出力するように準
備する。上記のクリアされた第１カウンタ８Ａは上記の
クロック入力部１１Ａの所定クロックを２進カウントす
る。上記のカウンティングされた出力が第１選択部５Ａ
に入力して上記の同期信号発生回路４の出力である７Ｆ
ＦＦと８φφφデータを二回ずつ交替選択して発生する
。そして上記の第１カウンタ８Ａの出力をを５進でカウ
ンティングし、上記の５進カウント出力によって第２選
択部１４０の制御で上記の第１選択部５で出力される同
期データ７ＦＦＦ、８φφφが１６回（７ＦＦＦが８個
、８φφφが８個）反復入力されるようにして同期デー
タの願うフォーマットを作り、１１＠１！ｉｉ　ＣＴ　
Ｌ　＋　、　ＣＴＬ　ｚを通じて出力される信号はＲＡ
Ｍ　１１Ｇにメモリアドレシングエネイブル信号を発生
し、ＲＡＭ　１１Ｇに記憶されたビデオデータがテープ
に記録中である時これを知らせる制御信号を発生する。

上記の１６個の同期データが選択された第３選択部１６
Ｇを通じてディジタルオーディオテープに交替記録され
る時記録されるデータパターンはオーディオにおいて存
在されないのでビデオデータが記録されていることを知
ることができるように区分される。したがって、上記の
第２カウンタ９Ａのカウンティングによって所定個数の
同期データが全て入力されると、第２選択部１４０は上
記のメモリアドレシングエネイブルによるアドレス信号
によってＲＡＭ１１０で読出しされるビデオディジタル
データを選択してビデオデータ記録エネイブル信号発生
回路１０Ａによって選択された第３選択部１６０を通じ
てテープに記録する。

一方、テープからビデオデータ再生時テープに記録され
た上記の同期データはオーディオパターンからは存在し
ないので検出時ビデオデータの同期信号のみ検出されて
ビデオデータだけ再生されて処理される。ビデオデータ
検出は第１０〜第１４図で詳細に後述する。第３図は本
発明による第２図の具体回路図で、ビデオデータ記録エ
ネイブル信号発生回路１０ＡはＤＡＴレコーダシステム
から第１クロツク入力端２７に３ＭＨｚが入力され、第
２クロツク端３２に４８ＫＨｚが入力され、第３クロツ
ク端２４に上記の第２クロツク端３２の入力クロックと
同一クロックの周波数である４８ＫＨｚが１５クロツク
（時間上で１５／３ＭＨｚ　）遅延されて入力され、第
４クロツク端２５に上記の第２クロツク端３２の入力よ
り１６クロツク（時間上で１６／３ＭＨｚ　）遅延され
た４８Ｋ）−１ｚが入力され、第５りＯツク端２６に上
記の第２クロツク端３２の入力クロック４８ＫＨｚを２
逓倍した９６ＫＨｚを入力されるように連結する。上記
の第３，４り０ツク端２４．２５が排他的（エクスクル
−シブ）オアゲート２１の入力端に連結され、上記の第
１，５クロツク端２７゜２６がアンドゲート１９の入力
端に連結される。

上記の排他的オアゲート２１の出力端がアンドゲート１
９の入力端に連結され、上記のアンドゲート１９の出力
端をアンドゲート１Ｂの入力端に連結され、初期リセッ
ト信号をリセット端２８を通じてアンドゲート１６の入
力端に連結され、アドレシングが完了された時アドレシ
ング完了信号がアドレシング完了信号端２９を経てイン
バータ１４を通じて上記のアンドゲート１６の入力端に
入力されるように連結される。上記のアンドゲート１６
の出力端はデイフリップ７０ツブ２２のりリア端ＣＬＲ
に連結され、上記のデイフリップフロップ２２のセット
端Ｓは電源端Ｖｃｃがら抵抗３１が連結される。上記の
電源端ＶＣＣがＲＡＭ１１Ｇに記憶されたビデオデータ
をＤＡＴに記録するためのものでＤＡＴから出方される
クロック（４８ＫＨｚ、　９．６ＫＨｚ、３ＭＨｚ　）
のＲｒｌＪを合わせるためのスイッチｓｗＩを連結し、
上記のデイフリップフロップ２２の出力端Ｑが上記の排
他的オアゲート２０の入力端に連結され、上記の排他的
オアゲート２ｏの出力端がデイフリップ７ａツブ２３の
クリア＃ＣＬＲに連結される。上記のデイフリップ７０
ツブ２３のり臼ツク端ＣＬＫに上記の第２り０ツク端３
２が連結され、上記のデイフリップフロップ２３の出力
端。が上記のアンドゲート１８．１７の入力端に連結さ
れる。

上記のアンドゲート１７の出力端はインバータ１５に入
力されるように構成され、同期信号発生回路４Ａは上記
のアンドゲート１８の出力端を第１．２並／直列シフト
・レジスタ４１．４２のクロック端ＣＬＫに連結し上記
のインバータ１５の出力端が上記の第１，２並／直列シ
フトレジスタ４１．４２のシフト／ロード端ＳＨ／ＬＤ
に連結される。上記の第１．２並／直列シフトレジスタ
４１．４２の入力端ａ−ｈは電源端ＶＣＣに連結される
。上記の第１．２並／直列シフトレジスタ４１．４２の
出力端Ｑｈが第２並／直列シフトレジスタ４１の直列入
力端３ｉｎに連結され、上記の第１並／直列シフトレジ
スタ４１の出力端Ｑｈ。

Ｑｈに同期信号が発生される。第１選択部Ｑｈ。

Ｑｈをマルチプレクサ５１の入力端Ａ、Ｂに連結される
ように構成される。第２カウンタ８は上記の第２クロツ
ク端３２の信号をデイフリップフロップ８１のクロック
端ＣＬＫに連結し、上記の排他的オアゲート２０の出力
端がデイフリップ７０ツブ８１のクリア端ＣＬＨに連結
され、デイフリップフロップ８１の出力ＩＱにデイフリ
ップ７０ツブ８１のデータ端りを連結して出力端Ｑから
出力される信号はクロックを２進カウントした場合にな
る。

上記の２進カウンテイング出力が上記のマルチプレクサ
５１の選択制御端Ｓに印加されると同時に次の端のクロ
ックに使用される。第２カウンタ９Ａは上記の第１カウ
ンタ８Ａのデイフリップ７０ツブ８１の出力端Ｑがデイ
フリップ７０ツブ９１〜９３のクロック端ＣＬＫに連結
され、上記のデイフリップ７０ツブ９１〜９３のクリア
端ＣＬＲに上記の排他的オアゲート２０の出力端が連結
される。上記のデイフリップフロップ９１〜９２の各出
力端Ｑをデータ端りに直列に連結させて上記のデイフリ
ップ７Ｏツブ９１．９２の出力端Ｑをアンドゲート９４
の入力端に連結する。上記のデイフリップ７０ツブ９３
の出力端Ｑと上記のアンドゲート９４の出力端をアンド
ゲート９５の入力端に連結し、上記のアンドゲート９５
の出力端をデイフリップ７０ツブ９６のクロック端ＣＬ
Ｋに連結する。上記のデイフリップフロップ９６の出力
端Ｑを、上記の排他的オアゲート２０の入力端とＲＡＭ
　１１０と連結されるアドレスエネイブル制御端ＣＴＬ
＋　、ＣＴＬ２に連結されるように構成する。

第２選択部１４Ｇは上記のデイフリップ７０ツブ９６の
出力端Ｑをマルチプレクサ１４０の選択υ１１１端５Ｉ
Ｐ一連結し、上記のマルチプレクサ５１の出力端Ｑを上
記のマルチプレクサ１４ＧのＡ端に連結し、ＲＡＭ　１
１Ｇからビデオデータ端２を８端に連結されるように構
成する。第３選択部１６０は上記のデイフリップ７０ツ
ブ２２の出力端Ｑをマルチプレクサ１６０の選択ｔｓｍ
端ｓに連結し、上記のマルチプレクサ１４０の出力端Ｑ
を８端に連結し、ディジタルオーディオデータ端ｍをＡ
端に連結して出力端ＱをＤＡＴの信号処理部に入力され
るように構成する。

第４図はディジタルオーディオテープにおけるオーディ
オデータ分布波形例示図であり、第５Ｉｉｌは本発明に
よる同期データ波形例示図であり、 第６図は一般にディジタルオーディオテープシステムに
おいてのデータ記録波形図で、第３図の第１〜５クロッ
ク端２４．２５，２６．２７゜３２の入力波形図である
。

６ａは第１クロツク端２７の入力３ＭＨｚ信号例であり
、６ｂは６ａの反転波形であり、６ｃは第２クロツク端
３２の４８ＫＨｚ信号例であり、６ｄは上記の６０の信
号４８ＫＨｚを１５クロツク遅延した例で第３クロツク
端２４の入力信号例であり、６ｅは上記の６Ｃの信号４
８ＫＨｚを１６クロツク遅延した例で第４クロツク端２
５の入力信号例であり、６ｆは上記の６Ｃを２逓倍した
クロックで第５クロツク端２６の入力信号例であり、６
Ｑは左右（Ｌ、Ｒ）チャンネルにより同期データの記録
例である。

第７図は一般的なディジタルオーディオテープシステム
においての記録動作波形図で、７ａは第５クロツク端２
６の入力波形であり、７ｂは第１クロツク端２７の入力
波形であり、７Ｃは入力データ例示図であり、７ｄはＤ
ＡＴにおけるキャッチクロックである。

第８．９図は本発明による同期発生動作波形図で、８ａ
、８ｂは第３．４クロック端２４．２５の入力波形であ
り、８Ｃは第１クロツク端２７の入力波形であり、８ｄ
は第５クロツク端２６の入力波形であり、８ｅはインバ
ータ１５の出力信号であり、８ｆは第１．２並／直列シ
フトレジスタ４１．４２のクロック端ＣＬＫの入力信号
であり、８ｇは第１並／直列シフトレジスタ４１の出力
端Ｑｈの出力波形であり、８ｈは上記の８０の反転信号
でＤＡＴにおけるキャッチクロックである。

一方、９ａは第２クロツク端３２の入力信号波形であり
、９ｂは第５クロツク端２６の入力信号波形であり、９
Ｃはマルチプレクサ５１の出力データ例であり、９ｄは
デイフリップフロップ８１の出力端Ｑの出力信号であり
、９ｅ〜９Ｑはデイフリップ７０ツブ９１〜９３の出力
端Ｑの出力信号であり、９ｈはアンドゲート９５の出力
信号例であり、９１はデイフリップフロップ９６の出力
端Ｑの出力信号であり、９ｊは排他的オアゲート２０の
出力例であり、９にはデイフリップ７０ツブ２２のクリ
ア端ＣＬＨの入力例であり、９Ｌはデイフリップ７０ツ
ブ２２の出力端Ｑの出力例であり、９ｍはデイフリップ
７０ツブ２３の出力端Ｑの出力例である。

したがって、上記の同期発生の具体的な実施例を第２〜
９図を参照して詳細に説明すると、ＤＡＴシステムから
発生された第６図の５ａ。

６ｆの信号がアンドゲート１９に入力され、６Ｇの信号
がデイフリップ７０ツブ２３．８１のクロック端ＣＬ　
Ｋに入力される。上記の６ａ信号を１５．１６クロツク
程遅延した信号を排他的オアゲート２１に入力する。デ
イフリップフロップ２３の出力端Ｑの状態が“ハイ”で
ラッチされてあれば第５クロツク端２６の６ｆの信号の
“ハイ”区間で６８の信号がアンドゲート１８．１９を
通じて第１，２並／直列シフトレジスタ４１．４２のク
ロック端ＣＬＫに入力されるので６ｄと６０の信号に応
じる排他的オアゲート２１での出力によってアンドゲー
ト１７とインバータ１５を通じて上記の第１．２並／直
列シフトレジスタ４１゜４２のシフト／ロード（ＳＨ／
ＬＤ）を設定する。

この時ディジタルオーディオテープにビデオデータを記
録する前に記録しようとする同期信号をチャンネル別に
６Ｑのように記録されるように信号を発生する。上記の
発生された信号がディジタルオーディオテープに記録さ
れる例は第７図のようである。７ａの信号の“ハイ”区
間で同期データが７ｂのクロックにより７Ｃのように発
生されると７ｄのＤＡＴシステムのキャッチクロックに
よりデータが信号処理部で処理されて同期信号が記録さ
れるようにする。メモリ部のＲＡＭ　１１Ｇにビデオデ
ータが記録されており、ＤＡＴレコーダが記録モードに
入って行った時スイッチ３０を押すと、デイフリップ７
０ツブ２２のセット端ＳＥＴが“ロウ”となると共にセ
ットされて出力端Ｑが“ハイ”になる。この時、デイフ
リップ７０ツブ９６は入力を受けて準備状態になって出
力端Ｑの状態が“ロウ”となり排他的オアゲート２０の
出力は“ハイ”になる。そして２進カウンタとして動作
するデイフリップフロップ８１と５進カウンタとして動
作するデイフリップフロップ９１〜９３及びデイフリッ
プフロップ２３はクリアからエネイブル状態になる。デ
イフリップ７０ツブ２３は第２クロツク端３２の４８Ｋ
Ｈｚのクロックによりデータ端りのハイＶｃｃをラッチ
して出力端に出力した侵アンドゲート１８．１７に入力
する。この時、上記のアンドゲート１８．１７の出力は
第５図のクロック信号により上記の第１．２並／直列シ
フトレジスタ４１．４２のり０ツク端とＣＬＫ端とシフ
ト／ロード（ＳＨ／ＬＤ）のクロック端に入力されて第
１並／直列シフトレジスタ４１で入力端ａ−ｈによって
７Ｆと８φを発生し、第２並／直列シフトレジスタ４２
でＦＦとφφを発生する。上記の第１並／直列シフトレ
ジスタ４２の出力を第１並／直列シフトレジスタ４？の
直列入力端Ｓｉｎに入力すると第１並ン直列シフトレジ
スタ４２の出力端Ｑｈは７ＦＦＦを発生し、出力端Ｑｈ
は８φφφを第４，５図のように発生して、上記の第２
クロツク端３２の４８にＨ２の信号をクロック端ＣＬＫ
に入力してデイフリップ７０ツブ８１で２進カウントす
れば、出力端Ｑがマルチプレクサ５１の選択ｌｆＪｔＩ
１ｗｉＳと連結されているので上記の出力端Ｑの出力に
よって上記ＱｈとＱｈの出力をＡ、Ｂ端に入力して選択
出力する。上記の出力端のＱの状態が“ハイ”である時
マルチプレクサ５１の出力は７ＦＦＦになり、“ロウ”
である時マルチプレクサ５１の出力は８φφφが出力さ
れる。即ち、第９図の９８の４８ＫＨｚをデイフリップ
７０ツブ８１で２進カウントして９ｂのように発生され
る時２回ずつ交替してチャンネル別に９Ｃのように同期
データを選択してマルチプレクサ１４０．　１６０の上
記において選択された通路を通じて同期データをＤＡＴ
信号処理部に入力する。

一方、デイフリップ７０ツブ８１の出力端Ｑの信号は５
進カウンタから構成されたデイフリップフロップ９１〜
９３のクロック端ＣＬＫに入力されて９Ｃのように１６
個（７ＦＦＦの８個、８φφφの８個）を全てカウント
した後抜き出すと第９図の９ｅ〜９Ｑのように出力され
る。上記の９ｅと９ｆの信号はアンドゲート９４に供給
され、上記のアンドゲート９４の出力と上記のデイフリ
ップ７０ツブ９３の出力端Ｑの出力がアンドゲート９５
に供給されて９ｈが発生されデイフリップフロップ９６
のクロック端ＣＬＫに入力される。

この詩上記のデイフリップ７０ツブ９６の出力端Ｑの出
力は９１のように“ハイ”でラッチされて同期データを
選択して入力しているマルチプレクサ１４Ｇの選択制御
端Ｓを選択してディジタルビデオ入力端２の入力ビデオ
データを入力するように準備し上記の排他的オアゲート
２０に入力すると排他的オアゲート２０の出力は９１の
ように“ロウ”になってデイフリップ７０ツブ２３，８
１゜９１〜９３をクリアする。そして第１，２制御端Ｃ
ＴＬ＋　、ＣＴＬ２を通じてメモリアドレシングエネイ
ブル信号に入力されてメモリアドレシングすればアドレ
スにより出力されたデータが上記のビデオ入力端２を通
じてマルチプレクサ１４０のＢ端に入力され、出力がマ
ルチプレクサ１６０を通じてＤＡＴ信号処理部に入力さ
れる。この時第２制御端ＣＴＬ２はＤＡＴでビデオデー
タをデータに記録中であることを知らせ、メモリのアド
レシングが完了されてマルチプレクサ１４０．　１６０
を通じて記録が完了されるとアドレシング完了信号端２
９の入力信号によってアンドゲート１６の出力が９２．
のように“ロウ”になってデイフリップフロップ２２を
クリアする。この時デイフリップ７０ツブ２２の出力Ｑ
は“ロウ”になるのでマルチプレクサ１６０でＤＡＴレ
コーダから受は入れるオーディオ信号を記録準備した後
ディジタルオーディオが入って来る通りにテープに記録
する。上記の同期データはオーディオ信号パターンにな
いので区別することができ、ビデオ信号の同期データ及
びビデオデータ記録が完了される。

第１０図〜第１４図で上述した同期検出部１７０の同期
検出を具体的に説明すると次の通りである。

第１０図は本発明による第１図の同期発生部１１０の具
体ブロック図で、ディジタルオーディオテープ上の同期
及びビデオデータとオーディオデータから同期データ７
ＦＦＦ、８φφφを検出する同期検出部１Ｂと、上記の
同期検出部１Ｂから第１同期データ７ＦＦＦを決定する
第１同期決定部１０Ｂと、上記の同期検出部１Ｂの出力
がら第２同期データ８φφφを決定する第２同期決定部
２０Ｂと、上記の第１同期決定部１０Ｂの同期データを
受ける時点から所定期間の周期を持つエネイブル信号を
発生する同期データデユーレイシヨン発生回路３０Ｂと
、上記の第１同期決定部１０Ｂの第１同期データ７ＦＦ
Ｆの出力をカウントする第１同期データカウンタ４０Ｂ
と、上記の同期データデユーレイシヨン発生器３０Ｂの
エネイブル信号と上記の第２同期データ決定部２０Ｂの
出力によってカウンティング−インクリメント信号を発
生するカウンタエネイブル回路６０Ｂと上記のカウンタ
エネイブル回路６０Ｂの出力によって第２同期データ決
定部２０Ｂの出力の第２同期データ８φφφをカウント
する第２ＦＦ４期データカウンタ５０Ｂと、上記の第１
．２同期データカウンタ４０Ｂ、５０Ｂの出力を基準値
により比較する第１．２比較器７０Ｂ、８０Ｂと、上記
の第１．２比較器７０８．８０８の出力より所望の同期
入力が有りのままに成り立ったかを決定する合算器９０
Ｂと、Ｅ記の同期データデユーレイシヨン発生器３０Ｂ
の出力クロックによって上記の合算器９０Ｂの同期デー
タの入力完了が決定されるとＲＡＭ　１１０上のアドレ
シングエネイブル信号を発生しビデオデータ出力をメモ
リに伝達するため１１ｍ信号を発生するようにスイッチ
ング信号を発生するエネイブルスイッチング回路１００
Ｂと、上記のエネイブルスイッチング回路１００Ｂの出
力によってビデオとオーディオを選択して出力するデマ
ルチプレクサ１８０から構成される。

上記の構成により本発明の実施例を簡略に説明する。

同期及びビデオデータ又はオーディオデータの入力端■
１を通じて同期ビデオ、オーディオデータが一緒に入力
されると同期検出部１Ｂで同期データを検出して出す。

上記の検出データを第１゜２同期データ決定部１０Ｂ、
２０８で同期データである７ＦＦＦと８φφφで決定し
て出力する。

即ち、上記の第１同期データ決定部１０Ｂは７ＦＦＦ信
号を決定し、続いて同期データデユーレイシヨン発生１
３０Ｂは同期データを受ける時点から所定期間のデータ
デユーレイシヨン信号が発生されてカウンタエネイブル
回路６０Ｂとエネイブルスイッチング回路１００Ｂに入
力される。この時第２同期データカウンタ５０Ｂは上記
の第２同期データ決定部２０Ｂの出力同期データ８φφ
φをカウントし、第１同期データカウンタ４０Ｂは上記
の第１同期データ決定部１０Ｂの出力同期データである
７ＦＦＦをカウントする。上記のカウントした値を各々
第１，２比較器７０８．８０８に入力すると第１，２比
較器７０Ｂ、８０Ｂで基準設定値と比較して所定の所望
の個数の同期データが入力されたかを比較する。上記の
第１．２比較器７０８．８０８の出力を合算器９０Ｂで
合算して同期データ入力が有りのままに成り立った時こ
の信号をエネイブルスイッチング回路１００Ｂに入力す
る。この時エネイブルスイッチング回路１００Ｂからは
上記の同期データデユーレイシヨン発生器３０Ｂのクロ
ックによりラッチして第２制曽端ＣＴＬ２にＲＡＭ　１
１０のアドレシングエネイブル信号を発生する。同時に
デマルチプレクサ１８０を制御して同期と入力端１＋を
通じて入力されるビデオ、オーディオデータをビデオ記
録用メモリに伝達されるように選択する。

第１１図は本発明による第１２図の具体回路で、第１１
図中のＮ１〜Ｎ３）はインバータ、ＳＲ＋〜ＳＲｚはシ
フトレジスタ、ＡＮ＋〜ＡＮｍはアンドゲート、ＯＲ電
〜ＯＲｓはオアゲート、ＯＦ＋〜ＤＦｓはデイフリップ
７０ツブ、ＣＮＴ＋〜ＣＮＴｓはカウンタ、ＣＯ＋〜Ｃ
Ｏ２はマグニチュード比較器、ＳＴ＋〜ＳＴ２は３−ス
テートバッフ？であり、上記のインバータＮ１−Ｎ４．
シフトレジスタＳＲ＋〜ＳＲ２とで構成された部分が同
期検出部１Ｂに対応し、インバータＮｓ。

Ｎｙ〜ｇ、アンドゲートＡＮ＋　−ＡＮｓ　、ＡＮ＋ｓ
　。

デイフリップフロップとで構成された部分が第１同期デ
ータ決定部１０Ｂに対応し、オアゲートＯＲ＋−ＯＲ４
，アンドゲートＡＮｓ〜ＡＮｙ　。

インバータＮｓ　、Ｎｗ〜１２．デイフリップ７０ツブ
ＤＦｚとで構成された部分が第２Ｗ４ｍ決定部２０Ｂに
対応し、アンドゲートＡＮｓで構成された部分がカウン
タエネイブル回路６０Ｂに対応し、デイフリップフロッ
プＤＦ３．アンドゲートＡＮｙ　、ＡＮ＋３．カウンタ
ＣＮＴｓ　、インバータＮ２３〜Ｎ３とで構成された部
分が同期データデユーレイシヨン発生器３０Ｂに対応し
、カウンタＣＮＴ富〜ＣＮＴ２　、インバータＮＩ３〜
Ｎ１６゜Ｎ３１．Ｎ２１〜Ｎ２２．オアゲートＯＲ７，
アンドゲートＡＮ＋　とで構成された部分が第１同期デ
ータカウンタ４０Ｂに対応し、カウンタＣＮＴ３〜ＣＮ
Ｔ４．インバータＮＩｙ〜ＮＩ９．アンドゲートＡＮ＋
・、オアゲートＯＲｓとで構成された部分が第２同期デ
ータカウンタ５０Ｂに対応し、マグニチュード比較器Ｇ
Ｏ＋が第１比較器７０Ｂであり、マグニチュード比較器
ＣＯ２が第２比較器８０Ｂであり、オアゲートＯＲａ　
、ＯＲｓ　、アンドゲートＡＮＩ４とで構成された部分
が合算器９０Ｂに対応し、デイフリップ７０ツブＯＦ４
　、ＤＦｓ　、アンドゲートＡＮ＋５−ＡＮ＋６．イン
バータＮｒＩ〜Ｎｘとで構成された部分がエネイブルス
イッチング回路１００Ｂに対応し、インバータＮｎ、３
−ステートバッフ７ＳＴＩ−８Ｔ２とで構成された部分
がデマルチプレクサ１８０Ｂに対応する。

第１２図は本発明による再生時のクロックタイミング図
で、３３１ａ、　　３３１ｂはディジタルオーディオテ
ープレコーダシステムから出力されるシステムクロック
で、３３１ａは９６ＫＨｚに該当する信号である第１１
図の第１クロツク端１１の入力クロックであり、３３１
ｂは第１図クロック端１２に入力される３ＭＨｚ信号の
波形であり、３３１ｂは３３１ｂを反転した３ＭＨｚに
該当する信号である第２図の第２クロツク端１２の入力
クロックであり、３３１ｃはディジタルオーディオテー
プで出力されるデータ波形である。

第１３図は本発明による同期検出の第１１図の動作波形
図で、４４１ａはチャンネル選択の４８ＫＨｚり０ツク
、４４１ｂは４４１ａを２逓倍したクロック、４４１Ｇ
はインバータＮ１〜Ｎ４の出力信号、４４１ｄは同期ビ
デオデータの出力例、４４１ｅはアンドゲートＡＮｓの
出力例、４４１ｆはインバータＮ６の出力９６ＫＨｚの
信号、４４１ｇはデイフリップ７０ツブＯＦ＋の出力端
Ｑの出力信号、４４１ｈはデイフリップ７０ツブＤＦ３
の出力端Ｑの出力信号、４４１１はアンドゲートＡＮｓ
の出力端の出、力信号の例、４４１ｊはデイフリップ７
０ツブＤＦｚの出力端Ｑの出力信号の例、４４１にはカ
ウンタＣＮＴ＋の出力端Ｓｏの出力例、４４１Ｌはカウ
ンタＣＮＴ３の出力端Ｓｏの出力例、４４１ｍはオアゲ
ートＯＲａの出力例、４４１ｎはオアゲートＯＲｓの出
力例、の４４１０はアンドゲートＡＮＩ４の出力例、４
４１ｐはインバータＮ２３〜Ｎ３を通じた出力例、４４
１ｑはデイフリップ７０ツブＤＦ４の出力端Ｑの出力例
、４４１ｒはデイフリップフロップＤＦｓの出力端Ｑの
出力例である。

第１４図は本発明による動作波形図で、第１３図の４４
１ｂ〜４４１９の波形を拡大して表示した。

本発明の具体的な一実施例を第１１〜１４図を参照して
詳細に説明する。

ディジタルオーディオレコーダシステムから３３１ｂの
ような３ＭＨｚクロック信号が第２クロツク入力端１２
を通じて入力されてシフトレジスタＳＲ＋　、ＳＲ２の
クロック端ＣＬＫに入力され、３３１ａのような９６Ｋ
Ｈｚクロック信号４４１　ｂ　（７）信号が第１クロツ
ク入力端１１を通じて入力されてインバータＮ１〜Ｎ４
で遅延されると４４１ｃのように出力される。この信号
が上記のシフトレジスタＳＲ＋　、ＳＲｚのクリア端Ｃ
ＬＨに入力される。ディジタル同期及びビデオデータと
オーディオデータ入力端■１を通じて入力される４４１
ｄの同期データは４４１ｂ信号の“ハイ”区間にシフト
レジスタＳＲ＋　、ＳＲｚに読み入れる。

第１４図の５５１ａの９６ＫＨｚが“ハイ”であり、５
５１Ｃの波形で見るように３ＭＨｚのクロックが１６６
９人って同期データをシフトレジスタＳＲ＋　、ＳＲ２
でシフトする。上記のシフトレジスタＳＲＩの出力端Ｑ
ｈの値が“ロウ”であり、出力端Ｑｇ〜Ｑａが“ハイ”
であり、シフトレジスタＳＲ２の出力端Ｑｈ−Ｑａが全
て“ハイ”であれば７ＦＦＦされてアンドゲートＡＮ＋
〜ＡＮ４を通じてアンドゲートＡＮｓの出力を“ハイ”
、パルスを４４１０のように発生する。この時デイフリ
ップ７０ツブＤＦＩ−Ｓ−ＤＦ２のクロック端ＣＬＫと
しては上記の第１クロツク入力端１１の９６ＫＨｚをイ
ンバータＮ６で反転して４４１ｆ信号のように入力する
。この信号によって上記の４４１Ｃの信号をデイフリッ
プ７０ツブＤＦ＋からラッチして出力端Ｑに４４１ｇの
ように発生する。上記の４４１０の信号がデイフリップ
７０ツブＤＦｚのクロック端ＣＬＫに入力されると、デ
ータ端りの“ハイ”をラッチするので出力端Ｑの状態は
４４１ｈのように発生される。この信号が１６進カウン
タであるカウンタＣＮＴｓのクリア端ＣＬＲに入力され
てクリアを解除させ、第１クロツク入力端１１の９６Ｋ
Ｈｚのポーリングエツジでカウントを増加させる。上記
の４４１ｈの“ハイ”信号がアンドゲートＡＮ９に入力
されてデイフリップ７０ツブＤＦｚの出力端Ｑの出力に
よってカウンタＣＮＴ３をダウンカウントするが、シフ
トレジスタＳＲ＋〜ＳＲｚの出力端Ｑａ−Ｑｈの出力で
ある検出同期データ８φφφををオアゲートＯＲ＋〜Ｏ
Ｒ４で論理和をとる。上記のオアゲートＯＲ＋〜ＯＲ４
の出力がアンドゲートＡ　Ｎ　ａを通過すると４４１１
の波形のように発生されて上記の４４１ｆの信号により
ラッチすると４４１ｊのように発生される。これを上記
のアンドゲートＡＮｓを通じて出力された“ハイ”パル
スをカウンタＣＮＴ３で２進ダウンカウンテイングする
と４４１Ｌのようにバーロウパルスが出力され、インバ
ータＮ＋＊、Ｎ＋ｅを通じてカウンタＣＮ丁３の入力値
をロードさせる。上記のデイフリップフロップＯＦ＋の
出力のバイパルスをカウンタＣＮＴ＋で４４１ｇの出力
のように２進でダウンカウンティングすると４４１にの
ようにバーロウパルスが発生される。上記のカウンタＣ
ＮＴ＋　。

ＣＮＴｓの上記の各出力によって上昇カウンティングさ
れるカウンタＣＮＴ２　、ＣＮＴ４は出力が一つずつ増
加される。

したがって、７ＦＦＦが一回に入力されるとデイフリッ
プ７０ツブＤＦ＋の出力がバイパルスを出力し、ダウン
カウンタであるカウンタＣＮＴ＋が減少され、もう−度
７ＦＦＦが入って来るとデイフリップフロップＤＦ＋の
出力が“ハイ”パルスを出して置き、ダウンカウンタＣ
ＮＴ＋の出力がバーロウパルスを発生してインバータＮ
　ｒｓ　＋ＮＨを通じてロードさせ、これを上昇カウン
タＣＮＴ２が１から増加させる。この時８φφφが検出
される。これをデイフリップ７０ツブＤＦ２に入力した
時ダウンカウンタＣＮＴｚと上昇カウンタＣＮＴ４の動
作は上述したようになる。上記のような動作で４４１ｄ
のような７ＦＦＦ又は８φφφのデータが６回以上ずつ
入力されると上昇カウンタＣＮＴ２　、ＣＮＴ４は“３
　（Ｑａ−１，Ｑｂ−１，Ｑｃ−０，Ｑｄ−０）”又は
’４　（Ｑａ−０、Ｑｂ−０，Ｑｃ−１，Ｑｄ＝Ｏ）”
を出力してマグニチュード比較器ＧＯ＋　、ＣＯｚに各
々入力される。上記のマグニチュード比較器ＧＯ＋　。

ＣＯ２は上記の各入力端Ａｏ＝Ａｚの入力と比較して゛
ハイ”を出力するとオアゲートＯＲａ　。

ＯＲ６の出力は４４１ｍ　、　　４４１　ｎのように出
力されてアンドゲートＡＮｇに印加される。この時アン
ドゲートＡＮ＋４の出力は４４１０のように出力される
。これは７ＦＦＦの８ｇ中の１個又は２ｆｌｌが無視さ
れ、又、８φφφも８個中の１個又は２個を無視するこ
とができるようになっている。

一方、上記め１６進カウンタであるカウンタＣＮＴｓの
出力をアンドゲートＡＮｏに入力し、インバータＮ２Ｓ
〜Ｎ２Ｂを通じて４４１ｐのように所定遅延してデイフ
リップ７０ツブＤＦ４のクロック端ＣＬＫに入力する。

即ち、アンドゲートＡＮ１４の出力が“ハイ”になり、
アンドゲートＡ　Ｎ　＋３の出力が“ハイ”パルスを発
生するとく最初、７ＦＦＦを受けて１５回カウントした
後発生）デイフリップフロップＤＦ４の出力端Ｑの状態
は４４１ｇのように“ハイ”パルスを発生しデイフリッ
プフロップＤＦｓの出力端Ｑの出力は４４１ｒのように
“ハイ”になって今入って来るデータがビデオデータで
あることを知ることが出来るようにする。この時１３１
１１端Ｃ丁Ｌ２を通じて“ハイ”を出力してメモリ部の
ＲＡＭ　１１０のアドレシングをエネイブルさせると共
にディジタルオーディオテープから来るデータをメモリ
に伝送させるためにインバータＮｎを通じて３−ステー
トバッファＳＴ２をエネイブルする。この時ディジタル
オーディオテープのオーディオ処理部に出力される通路
は３−ステートバッファＳＴＩでディスエーブルさせる
。一方、ビデオデータがメモリＲＡＭ１００に全て記憶
され、ＲＡＭ　１１Ｇのアドレシングが完了されると７
ドレシング完了端Ａｓを通じてアドレシング完了信号が
印加される。上記のアドレシングが完了端Ａｓと連結さ
れたインバータＮ３０の出力がアンドゲートＡ　Ｎ　＋
ｓに入力されてデイフリップ７０ツブＤＦｓをクリアし
て出力端Ｑは“ロウ”に出力されるようにする。これに
因って３−ステートバッファＳＴ２はディスエーブルさ
れてデータ通路を遮断する。

システムの初期化時にはアンドゲートＡＮａ　。

ＡＮＬ２　、ＡＮｒ　、ＡＮＩ＠　、ＡＮｕ　、ＡＮ５
　。

Ａ　Ｎ　＋ｓの入力端に連結されたリセット端ＲＥに印
加されるリセット信号によって初期化される。

発明の効果 上述したようにテープにディジタルビデオデータを大容
量に記録することが出来るのでビデオファイル管理が容
易に選択により所望の部分だけを記録することができる
のでファイルを効率的に管理することができる。

【図面の簡単な説明】

第１図は本発明による回路図、第２図は本発明による第
１図の同期発生部１３０の具体ブロック図、第３図は本
発明による第２図の具体回路図、第４図は一般的なディ
ジタルオーディオテープのオーディオデータ分布波形図
、第５図は本発明によるディジタルビデオ部の同期デー
タの抽出波形図、第６図は一般的なディジタルオーディ
オテープシステムから発生されるりＯツク波形図、第７
図は一般的なディジタルオーディオテープシステムにお
けるデータ記録波形図、第８．９図は本発明による第３
の動作波形図、第１０図は本発明による第１図の同期検
出部１７Ｇの具体ブロック図、第１１図は本発明による
第１０図の具体回路図、第１２〜１４図は本発明による
第１１図の動作波形図である。 １・・・第２変換器、２・・・第１変換器、３・・・第
１カウンタ、４・・・第２カウンタ、５・・・第３マル
チプレクサ、６・・・第４マルチプレクサ、７・・・第
５マルチプレクサ、８・・・第２バツフア、９・・・第
１バツフア、１０・・・ビデオ信号入力部、１１．１６
．１７゜１８．９４．９５・・・アンドゲート、１４．
１５・・・インバータ、１９・・・入出力ポート回路、
アンドゲート、２０・・・ビデオ信号出力部、排他的オ
アゲート、２１・・・排他的オアゲート、２２．２３．
８１゜９１〜９３．９６・・・デイフリップフロップ、
２４・・・第３クロツク端、２５・・・第４クロツク端
、２６・・・第５クロツク端、２７・・・第１クロツク
入力端、２８・・・リセット端、２９・・・アドレシン
グ完了信号端、３０・・・ディジタルシグナルプロセッ
サ、３１・・・抵抗、３２・・・第２クロツク端、４０
・・・記録及び再生部、４１，４２・・・並／直列シフ
トレジスタ、５０・・・第２コントローラ、５１・・・
マルチプレクサ、６０・・・アナログ／ディジタル変換
部、７０・・・垂直同期検出回路、９０・・・第１コン
トローラ、１００・・・発振部、１１０・・・ＲＡＭ、
１１２・・・ディジタルアナログ変換器、１１３・・・
擬似同期信号発生回路、１１５・・・加算器、１２０．
　１８３・・・並／直列変換器、１３０・・・同期発生
部、１４０・・・第１マルチプレクサ、第２選択部、１
５０・・・オーディオ信号入力部、１６０・・・第２マ
ルチプレクサ、第３選択部、１７０・・・同期検出部、
１８０・・・デマルチプレクサ、２０１・・・選択部、
２０２・・・ゲートｔＡ＠回路、４Ａ・・・同期信号発
生回路、５Ａ・・・第１選択部、８Ａ・・・第１カウン
タ、９Ａ・・・第２カウンタ、１０Ａ・・・エネイブル
信号発生回路、１１Ａ・・・クロック入力部、１Ｂ・・
・同期検出部、１０Ｂ・・・第１同期データ決定部、２
０Ｂ・・・第２同期データ決定部、３０Ｂ・・・同期デ
ータデユーレイシヨン発生回路、４０Ｂ・・・第１同期
データカウンタ、５０Ｂ・・・第２同期データカウンタ
、６０Ｂ・・・カウンタエネーブル回路、７０Ｂ・・・
第１比較器、８０Ｂ・・・第２比較器、９０Ｂ・・・合
算器、１００Ｂ・・・エネイブルスイッチング回路。 Ｌ＋＋＋−＋＋＋＋−−−＋−＋−＋＋＋−−−−−−
一−ＪＦＩＧ、４ ８０ｏＯ ＦＩＧ、５ ９３　つ　９　？　；　； ω　■　ω　ｃｏｃＪ）　　ω　ω ７ａ） ７ｂ’）　　且几几用ゼ”Ｌ−、−、−９且几几几几Ｆ
ＩＧ、７ （’）（Ｙ） （Ｙ）　　の　　宮　　円

Claims (4)

【特許請求の範囲】
1. （１）イメージ信号を入力して合成映像信号を発生する
   ビデオ信号入力部と、記録されたディジタルビデオ信号
   から入力されたビデオ信号と同一なイメージに復元する
   ビデオ信号出力部と、ディジタル情報を一定フォーマッ
   トにより編集、トラック配置しエラー訂正して処理する
   ディジタルシグナルプロセッサと、記録媒体を装着して
   上記のディジタルシグナルプロセッサ入出力ディジタル
   映像及びオーディオデータを記録媒体に記録／再生する
   ことが出来るようにする記録／再生部と、所定信号を発
   生する発振部と、記録及びプレーキーモードにより上記
   のディジタルシグナルプロセッサと記録／再生部を制御
   してディジタルデータ用記録媒体にディジタル情報を記
   録及び再生するように制御する第２コントローラと、オ
   ーディオ入出力部を具備したシステムにおいて、上記の
   ビデオ入力部から出力された合成映像信号から垂直同期
   信号を分離して検出する垂直同期検出手段と、上記の発
   振部の発生信号である色信号（カラーバースト）周波数
   の所定倍数によるサンプリング周波数により上記のビデ
   オ信号入力部の出力である合成映像信号をサンプリング
   エンドホールドし、量子化してディジタルデータに変換
   するアナログ／ディジタル変換手段と、上記のアナログ
   ／ディジタル変換手段の出力信号を記録するように指定
   し上記の第２コントローラの記録指定によつて記録及び
   再生部に記録するディジタル映像信号の所定画面分を選
   択し記録されたビデオデータをテープに記録するように
   選択するキー入力手段と、上記のアナログ／ディジタル
   変換手段から変換されたディジタルデータと上記の記録
   及び再生部の再生用ディジタルデータを一時記憶するメ
   モリ手段と、上記のキーボードの入力と上記の垂直同期
   検出信号を受けてメモリ手段に記録及び読出しによる制
   御信号を発生してディジタル情報の記憶番地信号を発生
   するように制御信号を発生する第１制御手段と、上記の
   メモリ手段の記憶データを上記の記録及び再生部の記録
   テープに移す時テープ上でオーディオとビデオデータを
   区別するため上記のキーボードの入力を受けた第２コン
   トローラのエネイブル信号によって同期信号を発生する
   同期発生手段と、上記のメモリの手段から読出される並
   列データを第２コントローラの制御によって同期を合わ
   せて直列データで変換して出力する並／直列変換手段と
   、上記の第２コントローラの制御信号によって上記の同
   期発生手段から発生された同期信号と並／直列変換手段
   の出力を選択し、上記の同期信号及び並／直列変換手段
   の出力されるビデオデータと入力されるディジタルオー
   ディオデータを選択して出力する第２選択手段と、上記
   のディジタルシグナルプロセッサから出力される記録テ
   ープの再生データから記録時に付与されたビデオ信号に
   よる同期信号を検出した後第２コントローラに入力して
   第２コントローラによって上記のメモリ手段の書込みモ
   ードを指定されるようにし、再生ビデオデータの出力通
   路を選択するように制御する同期検出手段と、上記の同
   期検出手段の出力を第２コントローラに入力して制御に
   よって上記のディジタルシグナルプロセッサの出力のビ
   デオ信号とオーディオ信号中の一つを選択するデマルチ
   プレクシング手段と、上記の第２コントローラの発生さ
   れる制御信号によつて上記のデマルチプレクサの直列ビ
   デオデータを並列に変換する直／並変換手段と、上記の
   直／並変換手段の出力ビデオデータが上記のメモリ手段
   に記憶を完了した時第１制御手段の制御信号によって映
   像合成再生用の擬似垂直同期信号を発生する擬似垂直同
   期信号発生手段と、上記のメモリ手段の出力ディジタル
   データと上記の発振部の発振信号のサンプリングタイミ
   ングにより上記のディジタル信号をアナログ信号に変換
   するディジタル／アナログ変換手段と、上記の擬似同期
   信号発生手段の出力擬似垂直同期信号とディジタル／ア
   ナログ変換手段のアナログ出力を合成してビデオ出力部
   から映像信号で再生する加算手段と、上記の発振器の出
   力によって上記のメモリ手段からデータ入出力時アクセ
   スタイムに合わせてデータが集まるとか分けて所定の直
   ／並列で相互変換する第１、２変換手段と、上記の第１
   制御手段の制御によつて上記の第１、２変換手段とメモ
   リ手段との間にデータ流れの方向を決定する入出力ポー
   ト制御手段と、上記の第１制御手段及び第２コントロー
   ラの制御信号によって発振部のクロック信号を受けて上
   記のメモリ手段の書込み／読出しアドレス信号を発生す
   る第１カウンティング手段と、上記の第２コントローラ
   の制御信号によつて上記の第１カウンティング手段の出
   力を上記のメモリ手段のアドレス信号で選択するアドレ
   ス選択手段と、上記の第２コントローラの制御によつて
   メモリ手段の出力書込み及び出力エネイブル信号を選択
   してメモリ手段に印加する制御信号選択手段と、上記の
   入出力ポート制御手段と並／直、直／並列変換手段で入
   出力されるデータをバッファリングするバッファリング
   手段と、上記の第２コントローラの制御信号によって上
   記のバッファゲートエネーブル信号を発生するゲート制
   御信号発生手段から構成されることを特徴とするディジ
   タル信号記録用テープを用いた映像データ記録／再生装
   置。
2. （２）同期信号発生手段が上記のディジタルオーディオ
   テープレコーダーシステムで所定クロックを受けるクロ
   ック入力部１１Ａと、上記のディジタル化されたビデオ
   データを記憶している上記のメモリ手段から記憶データ
   をディジタルオーディオテープに記録するためのスイッ
   チ信号及び上記のクロック入力部１１Ａの出力信号と初
   期リセット信号、上記のメモリアドレシング完了信号に
   より記載のための同期信号発生エネイブル信号を発生す
   るビデオデータ記録エネイブル信号発生回路１０Ａと、
   上記のビデオデータ記録エネイブル信号発生回路１０Ａ
   の出力エネイブル信号によって同期データである７ＦＦ
   Ｆと８φφφデータを発生する同期信号発生回路４Ａと
   、上記のビデオデータ記録エネイブル信号発生回路１０
   Ａの出力エネイブル信号から上記のクロック入力部１１
   Ａの信号をカウントして上記の同期信号発生回路４Ａの
   出力７ＦＦＦ、８φφφを複数で交替選択するように制
   御する第１カウンタ８Ａと、上記の第１カウンタ８Ａの
   出力制御によつて上記の同期信号発生回路４Ａの同期デ
   ータ出力中の一つを選択する第１選択部５Ａと、上記の
   ビデオデータ記録エネイブル信号発生回路１０Ａの出力
   エネイブル信号から上記の第１カウンタ８Ａの出力をカ
   ウントして所定個数の同期データを持つように制御し上
   記のメモリアドレシング及びディジタルテープにデータ
   を記録中であることを知らせる制御信号を発生する第２
   カウンタ９Ａと、上記の第２カウンタ９Ａの出力により
   上記の第１選択部５Ａの同期データとディジタルビデオ
   データを記憶しているメモリ手段から出力されるデータ
   を選択して出力する第２選択部６Ａと、上記のビデオデ
   ータ記録エネイブル信号発生回路１０Ａの出力によって
   上記の第２選択部６Ａの出力とディジタルオーディオテ
   ープのアナログ／ディジタル変換部から出力されるオー
   ディオ信号を選択する第２選択部７Ａから構成すること
   を特徴とする請求項１記載の記録用テープを用いた映像
   データ記録装置。
3. （３）請求項１記載の装置において、同期信号検出手段
   のディジタルオーディオテープ上の同期及びオーディオ
   データとオーディオデータから同期データ７ＦＦＦを検
   出する同期検出部１Ｂと、上記の同期検出部１Ｂから第
   １同期データ７ＦＦＦ、８φφφを決定する第２同期デ
   ータ決定部１０Ｂと、上記の同期検出部１Ｂの出力から
   第２同期データ８φφφを決定する第２同期データ決定
   部２０Ｂと、上記の第１同期データ決定部２０Ｂの同期
   データを受けて所定期間デユーレイシヨンが発生される
   同期データデユーレイシヨン発生回路３０Ｂと、上記の
   第１同期データ決定部１０Ｂの同期データ７ＦＦＦ出力
   をカウントする第１同期データカウンタ ４０Ｂと、上記の同期データデューレイシヨンが発生器
   ３０Ｂの出力と上記の第２同期データ決定部２０Ｂの出
   力によつてカウンティングエネイブル信号を発生するカ
   ウンタエネイブル回路６０Ｂと、上記のカウンタエネイ
   ブル回路６０Ｂの出力によつて第２同期データ決定部２
   ０Ｂの出力同期データ８φφφをカウントする第２同期
   データカウンタ５０Ｂと、上記の第２同期データカウン
   タ４０Ｂ、５０Ｂの出力と基準値を比較する第１、２比
   較器７０Ｂ、 ８０Ｂと、上記の第１、２比較器７０Ｂ、 ８０Ｂの出力を合算して所望の同期入力が有りのままに
   成り立つたかを決定する合算器９０Ｂと、上記の同期デ
   ータデユーレイシヨン発生器３０Ｂのクロックと上記の
   合算器９０Ｂの同期データ入力完了信号を入力してメモ
   リアドレシングエネイブル信号を発生しビデオデータ出
   力をメモリに伝達するため制御信号を発生するようにス
   イッチング信号を発生するエネイブルスイッチング回路
   １００Ｂと、上記のエネイブルスイッチング回路１００
   Ｂの出力によってビデオとオーディオを選択して出力す
   るデマルチプレクサ１１０Ｂから構成されることを特徴
   とする回路。
4. （４）ディジタル信号記録用テープの映像データ記録／
   再生方式において、 第１キー入力で所定フィールド分のビデオ信号で同期を
   分類した後アナログビデオ信号をディジタル信号に変換
   してタイミング制御によつてデータ流れの方向を決定し
   アクセスタイムに合わせてメモリに記憶する第１過程と
   、上記のメモリに記憶されたビデオデータの記憶が終る
   時点で制御による擬似同期信号を発生しデータ流れの方
   向を決定し、メモリを読出して上記の読出されたディジ
   タルビデオデータをアナログビデオ信号に変換して発生
   擬似同期信号と加算した後再生する第２過程と、第２キ
   ー入力でタイミング制御によって上記のメモリに記憶さ
   れたディジタルビデオ信号をタイミングに合わせて直列
   変換して記録時にビデオとオーディオとを区別するため
   の同期を発生するように制御する第３過程と、上記の制
   御によって上記の発生同期信号を入力した後上記の出力
   ビデオ信号を選択入力してディジタル信号記録用テープ
   の記録フォーマットにより編集しトラックに合うように
   処理して記録する第４過程と、第２キー入力によって記
   録テープから再生時に読出したビデオデータから同期を
   検出し読出したビデオデータをメモリに記憶する第５過
   程と、上記のメモリの記憶が終る時点で制御によってメ
   モリのアクセスタイムに合わせて読出して上記の第２過
   程を逐行する第６過程とからなることを特徴とする方法
   。