JPH01165173A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH01165173A JPH01165173A JP32441887A JP32441887A JPH01165173A JP H01165173 A JPH01165173 A JP H01165173A JP 32441887 A JP32441887 A JP 32441887A JP 32441887 A JP32441887 A JP 32441887A JP H01165173 A JPH01165173 A JP H01165173A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- semi
- region
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000005036 potential barrier Methods 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 4
- 230000000694 effects Effects 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims 1
- 230000005684 electric field Effects 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 35
- 239000012535 impurity Substances 0.000 abstract 7
- 230000005260 alpha ray Effects 0.000 abstract 2
- 150000002500 ions Chemical class 0.000 abstract 2
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電界効果トラ〉リスタ（以下ＦＥＴと称す
）に関し、特にその半絶縁性基板と動作層の間の構造に
関するものである。
）に関し、特にその半絶縁性基板と動作層の間の構造に
関するものである。
第３図は従来のＦＥ’Ｉ’の構造の一例を示す。このも
のは半絶縁性ＧａＡｓ基板１）１にイオン注入によって
ｎ型ＧａＡｓ動作領域（１（ｌを形成し、さらに寄生抵
抗を減少させるために高濃度ｎ型ＧａＡｓ領域（９１を
イオン注入によって形成する。１６１ 、１８１は真空
蒸着法により形成され、高濃度ｎ型ＧａＡｓ領域（９）
とオーミック接触をなすドレイシミ極（６１とソース電
極（８）である。（７１はスパッタ蒸着によって作成さ
れたショットキ接触性のゲート電極である。
のは半絶縁性ＧａＡｓ基板１）１にイオン注入によって
ｎ型ＧａＡｓ動作領域（１（ｌを形成し、さらに寄生抵
抗を減少させるために高濃度ｎ型ＧａＡｓ領域（９１を
イオン注入によって形成する。１６１ 、１８１は真空
蒸着法により形成され、高濃度ｎ型ＧａＡｓ領域（９）
とオーミック接触をなすドレイシミ極（６１とソース電
極（８）である。（７１はスパッタ蒸着によって作成さ
れたショットキ接触性のゲート電極である。
従来のＦＥＴは以上のように構成されているので、ＦＥ
Ｔにα線が入射された場合、半絶縁性ＧａＡｓ基板（１
）中に電子正孔対が生成され、電子がドレインに吸収さ
れてドレイシミ圧を低下させる。
Ｔにα線が入射された場合、半絶縁性ＧａＡｓ基板（１
）中に電子正孔対が生成され、電子がドレインに吸収さ
れてドレイシミ圧を低下させる。
また、移動度の遅い正孔は、半絶縁性ＧａＡＳ基板＋１
）中に残り、そのために高濃度ｎ型ＧａＡｓ領域（９）
と半絶縁性ＧａＡ３基板１）１との電子の電位障壁が下
がり高濃度ｎ型ＧａＡｓ領域（９）から半絶縁性ＧａＡ
ｓ基板（１）に電子の供給が起る。半絶縁性ＧａＡｓ基
板に供給された電子は、ドレイン吸収されて、さらにド
レイシミ圧を低下させるなどの問題点があり九。
）中に残り、そのために高濃度ｎ型ＧａＡｓ領域（９）
と半絶縁性ＧａＡ３基板１）１との電子の電位障壁が下
がり高濃度ｎ型ＧａＡｓ領域（９）から半絶縁性ＧａＡ
ｓ基板（１）に電子の供給が起る。半絶縁性ＧａＡｓ基
板に供給された電子は、ドレイン吸収されて、さらにド
レイシミ圧を低下させるなどの問題点があり九。
この発明の目的は上記の様な問題点を解決するためにな
されたものであり、ＦＥＴの耐α線性を向上させること
を目的とする。
されたものであり、ＦＥＴの耐α線性を向上させること
を目的とする。
この発明に係るＦＥＴは、半絶縁性基板と動作層の間を
、これらの層と異種接合をなす半導体材料を含む多層構
造とし、そのうちの少なくとも一層とこの層と隣接する
層とがなす接合が電子にとり、電位障壁となる構造にし
たものである。
、これらの層と異種接合をなす半導体材料を含む多層構
造とし、そのうちの少なくとも一層とこの層と隣接する
層とがなす接合が電子にとり、電位障壁となる構造にし
たものである。
この発明におけるＦＥＴは、半絶縁性基板と動作層の間
に設ける異種材料による異種接合により、電子が半絶縁
性層と動作層の間を通過するのを妨げる。
に設ける異種材料による異種接合により、電子が半絶縁
性層と動作層の間を通過するのを妨げる。
以下、この発明の一実施例を図に従って説明する。第１
図はこの発明によるＦＩＩＣＴの断面図を示し、第２図
にそのバンド図を示す。第１図において（１）は半絶縁
性ＧａＡｓ基板であり、その上に高濃度ｎ型ＧａＡ３層
（２）、高濃度Ｐ型ＡｌＧａＡｓ層（３）、半絶縁性Ｇ
ａＡｓ層（５１をエピタキシャル成長法によって形成す
る。そして、表面の半絶縁性ＧａＡｓ層（５）の一部に
イオン注入によって低濃度Ｐ型ＧａＡｓ領域（４１を設
け、この低濃度Ｐ型ＱａＡ５領域（４）の表面にイオ〉
注入によってｎ型ＧａＡ１９動作領域ａαとこの領域を
挾むように高濃度ｎ型ＧａＡｓ領域（９１を設ける。１
６１ 、１８１はドレイン電極およびソース電極であっ
て二つの高濃度ｎ型ＧａＡｓ領域（９１にオーミック接
触するように取付けられる。（７１はショットキ接触す
るように取りつけられるゲート電極である。
図はこの発明によるＦＩＩＣＴの断面図を示し、第２図
にそのバンド図を示す。第１図において（１）は半絶縁
性ＧａＡｓ基板であり、その上に高濃度ｎ型ＧａＡ３層
（２）、高濃度Ｐ型ＡｌＧａＡｓ層（３）、半絶縁性Ｇ
ａＡｓ層（５１をエピタキシャル成長法によって形成す
る。そして、表面の半絶縁性ＧａＡｓ層（５）の一部に
イオン注入によって低濃度Ｐ型ＧａＡｓ領域（４１を設
け、この低濃度Ｐ型ＱａＡ５領域（４）の表面にイオ〉
注入によってｎ型ＧａＡ１９動作領域ａαとこの領域を
挾むように高濃度ｎ型ＧａＡｓ領域（９１を設ける。１
６１ 、１８１はドレイン電極およびソース電極であっ
て二つの高濃度ｎ型ＧａＡｓ領域（９１にオーミック接
触するように取付けられる。（７１はショットキ接触す
るように取りつけられるゲート電極である。
第２図において、ａＤはフェルミレベルである。
上記実施例に示した構造（第１図）かられかるように、
α線の入射により半絶縁性ＧａＡｌ９基板（１）中に発
生する電子・正孔対の電子は、高濃度ｎ型ＧａＡｓ層（
２＋と高濃度Ｐ型ＡｌＧａＡｓ層（３）の界面のＰｎ接
合による電位障壁によって防ぐことができドレイ〉に吸
収されにくくなる。また逆にｎ型Ｇ’ｌＡＳ動作領域α
Ｇまたは高濃度ｎ型ＧａＡＳ領域（９１から半絶縁性Ｇ
ａＡｓ基板＋１）の基板へ供給される電子は、バンドギ
ャップの大きい高濃度Ｐ型ＡｌＧａＡｓ層（３）の電位
障壁によって電子の供給を妨げることができる。以上の
ように、この異種材料である高濃度Ｐ型ＡＩＧａＡａ層
（３１を挿入すると、バンド図（第２図）からもわかる
ように電子にとっては、半絶縁性ＧａＡｓ基板（１）側
からはＰｎ接合によって、ｎ型ＧａＡｓ動作領域（ＩＱ
または高濃度ｎ型ＧａＡｓ領域１９＋側からは、バンド
ギャップの大きさの違いＫよって電位障壁ができている
。したがってこの電位障壁により電子が通過するのを妨
げることができ、耐α線性が向上する。
α線の入射により半絶縁性ＧａＡｌ９基板（１）中に発
生する電子・正孔対の電子は、高濃度ｎ型ＧａＡｓ層（
２＋と高濃度Ｐ型ＡｌＧａＡｓ層（３）の界面のＰｎ接
合による電位障壁によって防ぐことができドレイ〉に吸
収されにくくなる。また逆にｎ型Ｇ’ｌＡＳ動作領域α
Ｇまたは高濃度ｎ型ＧａＡＳ領域（９１から半絶縁性Ｇ
ａＡｓ基板＋１）の基板へ供給される電子は、バンドギ
ャップの大きい高濃度Ｐ型ＡｌＧａＡｓ層（３）の電位
障壁によって電子の供給を妨げることができる。以上の
ように、この異種材料である高濃度Ｐ型ＡＩＧａＡａ層
（３１を挿入すると、バンド図（第２図）からもわかる
ように電子にとっては、半絶縁性ＧａＡｓ基板（１）側
からはＰｎ接合によって、ｎ型ＧａＡｓ動作領域（ＩＱ
または高濃度ｎ型ＧａＡｓ領域１９＋側からは、バンド
ギャップの大きさの違いＫよって電位障壁ができている
。したがってこの電位障壁により電子が通過するのを妨
げることができ、耐α線性が向上する。
尚、上記実施例においては、異種材料としてＡｌａＡ８
を用いたが、バンドギャップがＧａＡ３より大きい他の
材料を用いヘテロ接合を作成しても、上記実施例と同様
の効果を得ることができる。また、低濃度Ｐ型ＧａＡｓ
領域を形成する変わりに半絶縁ＧａＡｓ層のままでヘテ
ロ接合を形成しても、上記実施例と同様の効果を得るこ
とができる。
を用いたが、バンドギャップがＧａＡ３より大きい他の
材料を用いヘテロ接合を作成しても、上記実施例と同様
の効果を得ることができる。また、低濃度Ｐ型ＧａＡｓ
領域を形成する変わりに半絶縁ＧａＡｓ層のままでヘテ
ロ接合を形成しても、上記実施例と同様の効果を得るこ
とができる。
以上のように、この発明によれば、半絶縁性基板と動作
層の間を、これらの層と異種接合をなす半導体材料を含
む多層構造とし、そのうちの少なくとも一層とこの層と
隣接する層とがなす接合が電子にとって、電位障壁とな
るように構成したので、耐α線性が向上する。
層の間を、これらの層と異種接合をなす半導体材料を含
む多層構造とし、そのうちの少なくとも一層とこの層と
隣接する層とがなす接合が電子にとって、電位障壁とな
るように構成したので、耐α線性が向上する。
第１図はこの発明の一実施例による電界効果トランジス
タの断面図、第２図はこの発明の一実施例による電界効
果トランジスタのへテロ接合部のバンド図、第３図は従
来の電界効果トラ〉リスタの断面図である。（１）は半
絶縁性ＧａＡｓ基板、（２）は高濃度ｎ型ＧａＡ３層、
（３１は高濃度Ｐ型ＡｌＧａＡｓ層、（４１は低濃度Ｐ
型ＧａＡｓ領域、（５）は半絶縁性ＧａＡ９層、（６１
はドレイン電極、（７１はゲート電極、（８）はソース
電極、（９１は高濃度ｎ型ＧａＡａ領域、００１はｎ型
ＧａＡ ｓ動作領域、ａｔ＋はフェルミレベルである。 なお、図中、同一符号は同一、又は相当部分を示す。
タの断面図、第２図はこの発明の一実施例による電界効
果トランジスタのへテロ接合部のバンド図、第３図は従
来の電界効果トラ〉リスタの断面図である。（１）は半
絶縁性ＧａＡｓ基板、（２）は高濃度ｎ型ＧａＡ３層、
（３１は高濃度Ｐ型ＡｌＧａＡｓ層、（４１は低濃度Ｐ
型ＧａＡｓ領域、（５）は半絶縁性ＧａＡ９層、（６１
はドレイン電極、（７１はゲート電極、（８）はソース
電極、（９１は高濃度ｎ型ＧａＡａ領域、００１はｎ型
ＧａＡ ｓ動作領域、ａｔ＋はフェルミレベルである。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (2)
- （１）半絶縁性基板と動作層の間を、これらの層と異種
接合をなす導体材料を含む多層構造とし、そのうちの少
なくとも一層と、この層と隣接する層とがなす接合が電
子にとり、電位障壁となる構造としたことを特徴とする
電界効果トランジスタ。 - （２）半絶縁性基板または動作層と異種接合をなす半導
体材料は、半絶縁性基板または動作層よりもバンドギャ
ップの大きい材料であることを特徴とする特許請求の範
囲第１項記載の電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32441887A JPH01165173A (ja) | 1987-12-22 | 1987-12-22 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32441887A JPH01165173A (ja) | 1987-12-22 | 1987-12-22 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01165173A true JPH01165173A (ja) | 1989-06-29 |
Family
ID=18165573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32441887A Pending JPH01165173A (ja) | 1987-12-22 | 1987-12-22 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01165173A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6281767A (ja) * | 1985-10-07 | 1987-04-15 | Hitachi Ltd | 電界効果トランジスタ |
-
1987
- 1987-12-22 JP JP32441887A patent/JPH01165173A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6281767A (ja) * | 1985-10-07 | 1987-04-15 | Hitachi Ltd | 電界効果トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900000208B1 (ko) | N-채널 및 p-채널 트랜지스터들을 포함하는 반도체장치 및 그의 제조방법 | |
| KR890004972B1 (ko) | 이질접합 바이폴라 트랜지스터 및 그의 제조방법 | |
| JPH0624208B2 (ja) | 半導体装置 | |
| EP0228624A2 (en) | Field effect transistor | |
| JP2564935B2 (ja) | 半導体装置 | |
| JPH01165173A (ja) | 電界効果トランジスタ | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPH03145139A (ja) | 電界効果トランジスタとその製造方法 | |
| JP3256643B2 (ja) | 半導体装置 | |
| WO2022181100A1 (ja) | 窒化物半導体装置 | |
| JPH03240243A (ja) | 電界効果型トランジスタの製造方法 | |
| JPS6390865A (ja) | 電界効果トランジスタの製造方法 | |
| GB2151078A (en) | Semiconductor devices | |
| JPS6276565A (ja) | 電界効果型トランジスタ | |
| JPS59222966A (ja) | 半導体装置 | |
| JPS59149063A (ja) | 半導体装置 | |
| JPH01257372A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPH0810701B2 (ja) | 接合型電界効果トランジスタの製造方法 | |
| KR930010117B1 (ko) | 바이메스 구조의 반도체 장치 | |
| JPS63115384A (ja) | 半導体装置の製造方法 | |
| JPS60234374A (ja) | 半導体装置の製造方法 | |
| JPH081954B2 (ja) | 半導体装置 | |
| JPS63229761A (ja) | 電界効果半導体装置 | |
| JPH01302771A (ja) | 電界効果トランジスタ | |
| JPH0372637A (ja) | 半導体装置およびその製造方法 |