JPH01163882A - 画像処理メモリ - Google Patents
画像処理メモリInfo
- Publication number
- JPH01163882A JPH01163882A JP32345687A JP32345687A JPH01163882A JP H01163882 A JPH01163882 A JP H01163882A JP 32345687 A JP32345687 A JP 32345687A JP 32345687 A JP32345687 A JP 32345687A JP H01163882 A JPH01163882 A JP H01163882A
- Authority
- JP
- Japan
- Prior art keywords
- data
- image information
- memory
- address
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 76
- 238000000034 method Methods 0.000 abstract description 13
- 230000006870 function Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、画像情報を格納する画像処理メモリに関し、
特に、画像情報をメモリ内で高速移動することかできる
画像処理メモリに関する。
特に、画像情報をメモリ内で高速移動することかできる
画像処理メモリに関する。
従来、表示装置等において、画像情報の一部を他部分へ
移動する画像移動処理を行う場合、画像情報を格納した
画像メモリにおいて、マイクロプロセッサを使用して、
移動する対象とする画像情報を、画像メモリの当該画像
情報を格納したアドレス位置から読出し、移動先の他の
アドレス位置へ書込む処理を行う。この場合、画像移動
処理では、ビットイメージでの移動を実現するため、マ
イクロプロセッサが一部ワード単位で読出した画像情報
のデータをシフトして、必要部分のみを抽出した後、更
に移動先の画像情報のデータを読出し、移動先のデータ
と合成して1次に移動先のアドレス位置に書込む。ここ
では、マイクロプロセッサが移動先アドレス位置のアド
レス計算2画像情報データのシフト処理、書込む画像情
報データの合成処理等を行うため、画像移動処理を高速
に行うことはできないという問題がある。
移動する画像移動処理を行う場合、画像情報を格納した
画像メモリにおいて、マイクロプロセッサを使用して、
移動する対象とする画像情報を、画像メモリの当該画像
情報を格納したアドレス位置から読出し、移動先の他の
アドレス位置へ書込む処理を行う。この場合、画像移動
処理では、ビットイメージでの移動を実現するため、マ
イクロプロセッサが一部ワード単位で読出した画像情報
のデータをシフトして、必要部分のみを抽出した後、更
に移動先の画像情報のデータを読出し、移動先のデータ
と合成して1次に移動先のアドレス位置に書込む。ここ
では、マイクロプロセッサが移動先アドレス位置のアド
レス計算2画像情報データのシフト処理、書込む画像情
報データの合成処理等を行うため、画像移動処理を高速
に行うことはできないという問題がある。
これに対しては、特開昭61−208537号公報に記
載のように、画像情報データを転送するデータ転送装置
を別に設け、例えば、移動する画像情報データをデータ
転送装置により転送し、高速に画像情報データを移動先
の画像メモリに転送するようにした表示メモリデータ転
送装置の提案がある。
載のように、画像情報データを転送するデータ転送装置
を別に設け、例えば、移動する画像情報データをデータ
転送装置により転送し、高速に画像情報データを移動先
の画像メモリに転送するようにした表示メモリデータ転
送装置の提案がある。
(発明が解決しようとする問題点〕
しかしながら、上記の表示メモリデータ転送装置の提案
を表示装置に適用すると、マイクロプロセッサがデータ
転送を制御するために画像移動処理の処理時間が長くな
るという問題は解決されるものの1画像情報を格納する
画像メモリ以外に作業用メモリおよびメモリ間のデータ
転送制御のための制御装置を必要とし、必要とされる物
量が増大するとともに制御装置の構成が複数になるとい
う問題点があった。
を表示装置に適用すると、マイクロプロセッサがデータ
転送を制御するために画像移動処理の処理時間が長くな
るという問題は解決されるものの1画像情報を格納する
画像メモリ以外に作業用メモリおよびメモリ間のデータ
転送制御のための制御装置を必要とし、必要とされる物
量が増大するとともに制御装置の構成が複数になるとい
う問題点があった。
本発明は、上記問題点を解決するためになされたもので
ある。
ある。
本発明の目的は、簡単な回路構成により高速に画像移動
処理が行えるようにした画像処理メモリを提供すること
にある。
処理が行えるようにした画像処理メモリを提供すること
にある。
本発明の前記ならびにその他の目的と新規な特徴は1本
明細書の記述および添付図面によって明らかになるであ
ろう。
明細書の記述および添付図面によって明らかになるであ
ろう。
上記目的を達成するため、本発明においては、画像情報
を格納するメモリ部分を持つ画像メモリ自体に、移動元
アドレスを格納する第1アドレスレジスタと、移動先ア
ドレスを格納する第2アドレスレジスタと、前記メモリ
部分より読出したデータを左右にシフトするシフタと、
前記シフタにシフト方向およびシフト量を指示すると共
にシフト後のデータを前記メモリ部分に書込む時のビッ
ト単位の書込み可否情報を格納するマスクレジスタと、
書込みデータの一部をマスクして有効データのみをメモ
リ部分に書込むライトマスク論理部とを設けたことを特
徴とする。
を格納するメモリ部分を持つ画像メモリ自体に、移動元
アドレスを格納する第1アドレスレジスタと、移動先ア
ドレスを格納する第2アドレスレジスタと、前記メモリ
部分より読出したデータを左右にシフトするシフタと、
前記シフタにシフト方向およびシフト量を指示すると共
にシフト後のデータを前記メモリ部分に書込む時のビッ
ト単位の書込み可否情報を格納するマスクレジスタと、
書込みデータの一部をマスクして有効データのみをメモ
リ部分に書込むライトマスク論理部とを設けたことを特
徴とする。
前記手段によれば、画像情報を格納するメモリ部分を持
つ画像メモリ自体に、移動元アドレスを格納する第1ア
ドレスレジスタと、移動先アドレスを格納する第2アド
レスレジスタと、前記メモリ部分より読出したデータを
左右にシフトするシフタと、前記シフタにシフト方向お
よびシフト量を指示すると共にシフト後のデータを前記
メモリ部分に書込むときのビット単位の書込み可否情報
を格納するマスクレジスタと、書込みデータの一部をマ
スクして有効データのみを書込むライトマスク論理部と
を設ける。これにより1画像処理メモリ自体において、
画像情報の移動処理を行うことができる機能が備えられ
ることになる。
つ画像メモリ自体に、移動元アドレスを格納する第1ア
ドレスレジスタと、移動先アドレスを格納する第2アド
レスレジスタと、前記メモリ部分より読出したデータを
左右にシフトするシフタと、前記シフタにシフト方向お
よびシフト量を指示すると共にシフト後のデータを前記
メモリ部分に書込むときのビット単位の書込み可否情報
を格納するマスクレジスタと、書込みデータの一部をマ
スクして有効データのみを書込むライトマスク論理部と
を設ける。これにより1画像処理メモリ自体において、
画像情報の移動処理を行うことができる機能が備えられ
ることになる。
移動元アドレスを格納する第1アドレスレジスタからの
アドレス指示により、画像情報を格納したメモリ部分か
ら、移動する画像情報データが読出される。読出された
データはシフタにより必要なビット幅だけ左右にシフト
され、ライトマスク論理部によりシフトされた結果のデ
ータのうちの必要な部分以外の部分をマスクし、必要部
分のみを、移動元アドレスを格納する第2アドレスレジ
スタで指示されるアドレス位置のメモリ部分に書込む。
アドレス指示により、画像情報を格納したメモリ部分か
ら、移動する画像情報データが読出される。読出された
データはシフタにより必要なビット幅だけ左右にシフト
され、ライトマスク論理部によりシフトされた結果のデ
ータのうちの必要な部分以外の部分をマスクし、必要部
分のみを、移動元アドレスを格納する第2アドレスレジ
スタで指示されるアドレス位置のメモリ部分に書込む。
これを順次に移動元アドレスおよび移動先アドレスを更
新しながら行うことにより、画像情報を移動することが
可能となる。また、マスクレジスタには、シフト後の結
果データを書込む際の必要部分を指定する情報が格納さ
れており、シフタはこの情報を参照してシフト方向およ
びシフト量を決定し、データのシフトを行う。
新しながら行うことにより、画像情報を移動することが
可能となる。また、マスクレジスタには、シフト後の結
果データを書込む際の必要部分を指定する情報が格納さ
れており、シフタはこの情報を参照してシフト方向およ
びシフト量を決定し、データのシフトを行う。
なお、画像情報がカラーの画像情報である場合において
は、この画像処理メモリの構成を、メモリ部分、シフタ
、ライトマスク論理部をカラーの画像情報(例えば、赤
、緑、青の各色の画像情報)に対応した複数個の構成と
する。これらの複数個のメモリ部分、シフタ、ライトマ
スク論理部を用いて、各色の画像情報のデータに対して
、共通の移動元アドレスを格納する第1のアドレスレジ
スタおよび移動先アドレスを格納する第2のアドレスレ
ジスタにより、同じ移動元アドレス、移動先アドレスを
与えて、同時に移動処理することにより、カラーの画像
情報データの移動処理を高速に行うことができる。
は、この画像処理メモリの構成を、メモリ部分、シフタ
、ライトマスク論理部をカラーの画像情報(例えば、赤
、緑、青の各色の画像情報)に対応した複数個の構成と
する。これらの複数個のメモリ部分、シフタ、ライトマ
スク論理部を用いて、各色の画像情報のデータに対して
、共通の移動元アドレスを格納する第1のアドレスレジ
スタおよび移動先アドレスを格納する第2のアドレスレ
ジスタにより、同じ移動元アドレス、移動先アドレスを
与えて、同時に移動処理することにより、カラーの画像
情報データの移動処理を高速に行うことができる。
以下1本発明の一実施例を図面を用いて具体的に説明す
る。
る。
第1図は1本発明の一実施例にかかる画像処理用メモリ
の要部の構成を示すブロック図である。
の要部の構成を示すブロック図である。
第1図において、1は移動元アドレスを格納する第1ア
ドレスレジスタのソースアドレスレジスタ、2は移動先
アドレスを格納する第2アドレスレジスタのディスティ
ネーションアドレスレジスタ。
ドレスレジスタのソースアドレスレジスタ、2は移動先
アドレスを格納する第2アドレスレジスタのディスティ
ネーションアドレスレジスタ。
3はセレクタである。4はライトマスク論理部であり、
また、5はセレクタ、6はマスクレジスタである。7は
画像情報のデータを格納するメモリセルアレイ、8はタ
イミング制御論理部である。
また、5はセレクタ、6はマスクレジスタである。7は
画像情報のデータを格納するメモリセルアレイ、8はタ
イミング制御論理部である。
9はメモリセルアレイ7から読出した画像情報のデータ
を一時的にラッチするラッチ、lOはシックである。
を一時的にラッチするラッチ、lOはシックである。
次に、このように構成されている画像処理メモリの概略
の動作を説明する。
の動作を説明する。
タイミング制御論理部8の制御信号によって、移動元ア
ドレスが、ソースアドレスレジスタ1からセレクタ3を
介して、メモリアドレスデータ11としてメリセルアレ
イ7に加えられると、メモリセルアレイ7から、画像情
報のメモリデータ12が出力され、ラッチ9にラッチさ
れる。ラッチ9からのラッチ出力データ14は、シフタ
10により必要量だけシフトされ、シフタ出力データ1
6として出力される。このシフタ出力データ16は、必
要以外のデータ部分がライトマスク論理部4によりマス
クされ、必要データのみが書込みデータとしてメモリセ
ルアレイ7に加えられる。これと同期してディスティネ
ーションアドレスレジスタ2からは、移動先アドレスが
セレクタ3を介して、メモリアドレスデータ11として
メモリセルアレイ7に加えられ、更にタイミング制御論
理部8からライト制御信号17がメモリセルアレイ7に
加えられる。これにより、ライトマスク論理部4からの
書込みデータが、移動先アドレスのアドレス位置に書込
まれる。ソースアドレスレジスタ1の移動元アドレスお
よびディスティネーションアドレスレジスタ2の移動先
アドレスは順次更新され、これらのアドレスデータが順
次更新される毎に、上述のメモリセルアレイ7に対する
読出し動作、書込み動作が繰り返し行われる。これによ
り、画像情報データの移動処理が行われる。
ドレスが、ソースアドレスレジスタ1からセレクタ3を
介して、メモリアドレスデータ11としてメリセルアレ
イ7に加えられると、メモリセルアレイ7から、画像情
報のメモリデータ12が出力され、ラッチ9にラッチさ
れる。ラッチ9からのラッチ出力データ14は、シフタ
10により必要量だけシフトされ、シフタ出力データ1
6として出力される。このシフタ出力データ16は、必
要以外のデータ部分がライトマスク論理部4によりマス
クされ、必要データのみが書込みデータとしてメモリセ
ルアレイ7に加えられる。これと同期してディスティネ
ーションアドレスレジスタ2からは、移動先アドレスが
セレクタ3を介して、メモリアドレスデータ11として
メモリセルアレイ7に加えられ、更にタイミング制御論
理部8からライト制御信号17がメモリセルアレイ7に
加えられる。これにより、ライトマスク論理部4からの
書込みデータが、移動先アドレスのアドレス位置に書込
まれる。ソースアドレスレジスタ1の移動元アドレスお
よびディスティネーションアドレスレジスタ2の移動先
アドレスは順次更新され、これらのアドレスデータが順
次更新される毎に、上述のメモリセルアレイ7に対する
読出し動作、書込み動作が繰り返し行われる。これによ
り、画像情報データの移動処理が行われる。
なお、マスクレジスタ6からはセレクタ5を介してライ
トマスク情報またはその反転データがライトマスクデー
タ18として出力され、ライトマスク論理部4およびシ
フタ10に加えられる。ライトマスクデータ18は、シ
フタ10にシフト方向およびシフト量を指示すると共に
、ライトマスク論理部4にデータをビット単位でマスク
するための情報である。ライトマスク論理部4は、ライ
トマスクデータ18により必要以外のデータ部分をマス
クする。また、シフタ10は、ライトマスクデータ18
によりシフト方向およびシフト量を判定して、メモリセ
ルアレイ7から読出した画像情報のデータをシフトする
。
トマスク情報またはその反転データがライトマスクデー
タ18として出力され、ライトマスク論理部4およびシ
フタ10に加えられる。ライトマスクデータ18は、シ
フタ10にシフト方向およびシフト量を指示すると共に
、ライトマスク論理部4にデータをビット単位でマスク
するための情報である。ライトマスク論理部4は、ライ
トマスクデータ18により必要以外のデータ部分をマス
クする。また、シフタ10は、ライトマスクデータ18
によりシフト方向およびシフト量を判定して、メモリセ
ルアレイ7から読出した画像情報のデータをシフトする
。
第2図は、シフタ10の動作を説明する説明図である。
第2図において、20はシフタ入力データ、21はライ
トマスクデータ、22はシフト論理部である。また、2
3はシフト処理された結果のシフタ出力データである。
トマスクデータ、22はシフト論理部である。また、2
3はシフト処理された結果のシフタ出力データである。
シフタ入力データ20は、メモリセルアレイ7から読み
出された画像情報データの移動元データの一例を示し、
ライトマスクデータ21は、右方向に3ビツトシフトす
る場合のライトマスクデータの例を示している。また、
シフト論理部22は、右方向に3ビツトシフトするシフ
ト条件に対応して、シフタ出力データを出力するもので
あるが、ここではビット番号1から5を決定するまでの
シフト論理の一部を示している。このシフト論理部22
にシフト入力データ20およびライトマスクデータ21
が入力され、シフト処理された結果のデータが。
出された画像情報データの移動元データの一例を示し、
ライトマスクデータ21は、右方向に3ビツトシフトす
る場合のライトマスクデータの例を示している。また、
シフト論理部22は、右方向に3ビツトシフトするシフ
ト条件に対応して、シフタ出力データを出力するもので
あるが、ここではビット番号1から5を決定するまでの
シフト論理の一部を示している。このシフト論理部22
にシフト入力データ20およびライトマスクデータ21
が入力され、シフト処理された結果のデータが。
シフト出力データ23として示されている。すなわち、
シフト出力データ23は、シフタ入力データ20がライ
トマスクデータ21の指定により右方向に3ビツトシフ
トされた場合の結果の出力データ例となっている。
シフト出力データ23は、シフタ入力データ20がライ
トマスクデータ21の指定により右方向に3ビツトシフ
トされた場合の結果の出力データ例となっている。
シフト処理を行うシフト論理部22では、シフト量およ
びシフト方向のシフト条件をライトマスクデータ21の
Oと1との変化点から一義的に判定して、シフト処理を
行う。すなわち、シフト論理部22は、ライトマスクデ
ータ21の3ビツト目の出力データを反転入力し、4ビ
ツト目の出力データを入力するアンドゲート22aによ
り、ライトマスクデータ21の3ビツト目と4ビツト目
との間のOと1との変化点を検出し、3ビツトを右方向
にシフトするシフト条件を判定する。これにより他のア
ンドゲートを制御して、3ビツトの右方向のシフト処理
を行う。このシフト論理部22のようなシフト論理を用
いることにより、書込みデータのマスクを行うためのラ
イトマスクデータ18を、そのままシフト量およびシフ
ト方向の指定情報として使用することができ、シフタ回
路が簡単に構成することが可能となる。なお、第2図で
は、右方向に3ビツトをシフトするシフト条件の場合の
みのシフト論理部22の構成を代表的に示しているが、
シフト論理部22と同様な構成で、他のシフト条件の場
合にそれぞれ対応した論理の構成を有するシフト論理部
22′ が、シフト論理部22と共に複数個設けられて
、シフタ10が構成されている。
びシフト方向のシフト条件をライトマスクデータ21の
Oと1との変化点から一義的に判定して、シフト処理を
行う。すなわち、シフト論理部22は、ライトマスクデ
ータ21の3ビツト目の出力データを反転入力し、4ビ
ツト目の出力データを入力するアンドゲート22aによ
り、ライトマスクデータ21の3ビツト目と4ビツト目
との間のOと1との変化点を検出し、3ビツトを右方向
にシフトするシフト条件を判定する。これにより他のア
ンドゲートを制御して、3ビツトの右方向のシフト処理
を行う。このシフト論理部22のようなシフト論理を用
いることにより、書込みデータのマスクを行うためのラ
イトマスクデータ18を、そのままシフト量およびシフ
ト方向の指定情報として使用することができ、シフタ回
路が簡単に構成することが可能となる。なお、第2図で
は、右方向に3ビツトをシフトするシフト条件の場合の
みのシフト論理部22の構成を代表的に示しているが、
シフト論理部22と同様な構成で、他のシフト条件の場
合にそれぞれ対応した論理の構成を有するシフト論理部
22′ が、シフト論理部22と共に複数個設けられて
、シフタ10が構成されている。
第3a図は、画像処理メモリにおいて画像情報データの
移動処理を行う場合の動作を説明する説明図であり、第
3b図は、その画像情報データの移動処理の動作を示す
タイムチャートである。。
移動処理を行う場合の動作を説明する説明図であり、第
3b図は、その画像情報データの移動処理の動作を示す
タイムチャートである。。
第3a図および第3b図を参照して説明する。
ソースアドレスレジスタ1に移動元アドレスaがセット
され、ディスティネーションレジスタ2に移動先アドレ
スbがセットされ、画像メモリに画像情報データの移動
処理の指示が出されると、メモリセルアレイ7にソース
アドレスレジスタ1からの移動元アドレスaが加えられ
る。メモリセルアレイ7は、この移動元アドレスaによ
り、まず。
され、ディスティネーションレジスタ2に移動先アドレ
スbがセットされ、画像メモリに画像情報データの移動
処理の指示が出されると、メモリセルアレイ7にソース
アドレスレジスタ1からの移動元アドレスaが加えられ
る。メモリセルアレイ7は、この移動元アドレスaによ
り、まず。
移動元データの1ワ一ド単位のメモリデータ■を読出す
。読出されたメモリデータ■は、ラッチクロック13の
タイミングL1によって、ラッチ9にラッチされ、ラッ
チ出力データd1となる。このラッチ出力データd1は
シフタ10に入力され、ライトマスクデータにより右方
向に3ビツトシフトされて、シフタ出力データrslと
なる。続いてライトマスク論理部4によって必要データ
以外がマスクされて、1ワ一ド単位でライト制御信号1
7のタイミングW1によって、メモリセルアレイ7の移
動先アドレスbに書込まれる。このシフトしマスクした
(r s 1)がメモリセルアレイフの移動先アドレス
bに書込まれると、タイミング制御論理部8がセレクタ
制御信号15を高レベル状態にするので、セレクタ制御
信号15によってライトマスクデータ18が反転される
。この反転されたライトマスクデータにより1.シフタ
10はラッチ9にラッチされているメモリデータ■のラ
ッチ出力データd1を前回とは逆方向の左方向に5ビツ
トシフトして、シフト出力データQslを出力する。続
いてライトマスク論理部4によって必要データ以外がマ
スクされて、1ワ一ド単位でライト制御信・号17のタ
イミングW2によって、メモリセルアレイフの移動先ア
ドレスb+1に書込まれる。
。読出されたメモリデータ■は、ラッチクロック13の
タイミングL1によって、ラッチ9にラッチされ、ラッ
チ出力データd1となる。このラッチ出力データd1は
シフタ10に入力され、ライトマスクデータにより右方
向に3ビツトシフトされて、シフタ出力データrslと
なる。続いてライトマスク論理部4によって必要データ
以外がマスクされて、1ワ一ド単位でライト制御信号1
7のタイミングW1によって、メモリセルアレイ7の移
動先アドレスbに書込まれる。このシフトしマスクした
(r s 1)がメモリセルアレイフの移動先アドレス
bに書込まれると、タイミング制御論理部8がセレクタ
制御信号15を高レベル状態にするので、セレクタ制御
信号15によってライトマスクデータ18が反転される
。この反転されたライトマスクデータにより1.シフタ
10はラッチ9にラッチされているメモリデータ■のラ
ッチ出力データd1を前回とは逆方向の左方向に5ビツ
トシフトして、シフト出力データQslを出力する。続
いてライトマスク論理部4によって必要データ以外がマ
スクされて、1ワ一ド単位でライト制御信・号17のタ
イミングW2によって、メモリセルアレイフの移動先ア
ドレスb+1に書込まれる。
続いて、移動元アドレスをa+1に更新し、移動先アド
レスをb+1に更新して、この移動元アドレスa+1に
より、移動元データの次の1ワ一ド単位のメモリデータ
■を続出し、上述と同様な処理を行う。更に、同様にし
て、順次移動元アドレスおよび移動先アドレスを更新し
ながら、上述の動作を繰り返し行う。このようにして、
ワード単位で読出した画像情報データをシフタによって
ビット幅でシフトを行い、ライトマスク論理部で当該ビ
ット幅のマスクを行い、ワード単位で書込む動作の動作
サイクルを繰返し行うことにより、メモリセルアレイ7
のワード境界をまたがった画像情報データの移動処理が
行える。
レスをb+1に更新して、この移動元アドレスa+1に
より、移動元データの次の1ワ一ド単位のメモリデータ
■を続出し、上述と同様な処理を行う。更に、同様にし
て、順次移動元アドレスおよび移動先アドレスを更新し
ながら、上述の動作を繰り返し行う。このようにして、
ワード単位で読出した画像情報データをシフタによって
ビット幅でシフトを行い、ライトマスク論理部で当該ビ
ット幅のマスクを行い、ワード単位で書込む動作の動作
サイクルを繰返し行うことにより、メモリセルアレイ7
のワード境界をまたがった画像情報データの移動処理が
行える。
なお、以上の説明では、画像情報のデータとしては、単
色の画像情報としているが、画像情報がカラーの画像情
報である場合においては、この画像処理メモリの構成を
、メモリ部分、シフタ、ライトマスク論理部をカラーの
画像情報(例えば、赤、緑、青の各色の画像情報)に対
応した複数個の構成とする。これらの複数個のメモリ部
分、シフタ、ライトマスク論理部を用いて、各色の画像
情報のデータに対して、共通の移動元アドレスを格納す
る第1のアドレスレジスタおよび移動先アドレスを格納
する第2のアドレスレジスタにより、同じ移動元アドレ
ス、移動先アドレスを与えて、同時に移動処理すること
により、カラーの画像情報データの移動処理を高速に行
うことができる。
色の画像情報としているが、画像情報がカラーの画像情
報である場合においては、この画像処理メモリの構成を
、メモリ部分、シフタ、ライトマスク論理部をカラーの
画像情報(例えば、赤、緑、青の各色の画像情報)に対
応した複数個の構成とする。これらの複数個のメモリ部
分、シフタ、ライトマスク論理部を用いて、各色の画像
情報のデータに対して、共通の移動元アドレスを格納す
る第1のアドレスレジスタおよび移動先アドレスを格納
する第2のアドレスレジスタにより、同じ移動元アドレ
ス、移動先アドレスを与えて、同時に移動処理すること
により、カラーの画像情報データの移動処理を高速に行
うことができる。
これにより、この画像処理メモリを、色情報を持つ画像
情報処理に対応させることが可能となる。
情報処理に対応させることが可能となる。
以上5本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
以上、説明したように、本発明によれば、画像処理メモ
リ自体に、画像情報データの移動処理を行う機能を備え
るので、画像処理メモリ自身で高速に1画像情報データ
の移動処理を実行することが可能となる。
リ自体に、画像情報データの移動処理を行う機能を備え
るので、画像処理メモリ自身で高速に1画像情報データ
の移動処理を実行することが可能となる。
第1図は、本発明の一実施例にかかる画像処理用メモリ
の要部の構成を示すブロック図。 第2図は、第1図のシフタの動作を説明する説明図、 第3a図は、画像処理メモリにおいて画像情報データの
移動処理を行う場合の動作を説明する説明図、 第3b図は、画像情報データの移動処理の動作を示すタ
イムチャートである。 図中、1・・・ソースアドレスレジスタ、2・・・ディ
スティネーションアドレスレジスタ、3・・・セレクタ
、4・・・ライトマスク論理部、5・・−セレクタ、6
・・・マスクレジスタ、7・・・メモリセルアレイ、8
・・・タイミング制御論理部、9・・・ラッチ、10・
・・シフタ、11・・・メモリアドレスデータ、12・
・・メモリデータ。 13・・・ラッチクロック、14・・・ラッチ出力デー
タ、15・・・セレクタ制御信号、16・・・シフタ出
力データ、17・・・ライト制御信号、18・・・ライ
トマスクデータ、20・・・シフタ入力データ、21・
・・ライトマスクデータ、22・・・シフト論理部、2
3・・・シフタ出力データである。
の要部の構成を示すブロック図。 第2図は、第1図のシフタの動作を説明する説明図、 第3a図は、画像処理メモリにおいて画像情報データの
移動処理を行う場合の動作を説明する説明図、 第3b図は、画像情報データの移動処理の動作を示すタ
イムチャートである。 図中、1・・・ソースアドレスレジスタ、2・・・ディ
スティネーションアドレスレジスタ、3・・・セレクタ
、4・・・ライトマスク論理部、5・・−セレクタ、6
・・・マスクレジスタ、7・・・メモリセルアレイ、8
・・・タイミング制御論理部、9・・・ラッチ、10・
・・シフタ、11・・・メモリアドレスデータ、12・
・・メモリデータ。 13・・・ラッチクロック、14・・・ラッチ出力デー
タ、15・・・セレクタ制御信号、16・・・シフタ出
力データ、17・・・ライト制御信号、18・・・ライ
トマスクデータ、20・・・シフタ入力データ、21・
・・ライトマスクデータ、22・・・シフト論理部、2
3・・・シフタ出力データである。
Claims (1)
- 1、画像情報を格納するメモリ部分を持つ画像メモリ自
体に、移動元アドレスを格納する第1アドレスレジスタ
と、移動先アドレスを格納する第2アドレスレジスタと
、前記メモリ部分より読出したデータを左右にシフトす
るシフタと、前記シフタにシフト方向およびシフト量を
指示すると共にシフト後のデータを前記メモリ部分に書
込む時のビット単位の書込み可否情報を格納するマスク
レジスタと、書込みデータの一部をマスクして有効デー
タのみをメモリ部分に書込むライトマスク論理部とを設
けたことを特徴とする画像処理メモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32345687A JPH01163882A (ja) | 1987-12-21 | 1987-12-21 | 画像処理メモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32345687A JPH01163882A (ja) | 1987-12-21 | 1987-12-21 | 画像処理メモリ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01163882A true JPH01163882A (ja) | 1989-06-28 |
Family
ID=18154877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32345687A Pending JPH01163882A (ja) | 1987-12-21 | 1987-12-21 | 画像処理メモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01163882A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0562493A (ja) * | 1990-07-30 | 1993-03-12 | American Teleph & Telegr Co <Att> | ランダム・アクセス・メモリを用いたデイジタル・シフト・レジスタ |
JP2007072910A (ja) * | 2005-09-08 | 2007-03-22 | Ricoh Co Ltd | 画像入力装置 |
-
1987
- 1987-12-21 JP JP32345687A patent/JPH01163882A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0562493A (ja) * | 1990-07-30 | 1993-03-12 | American Teleph & Telegr Co <Att> | ランダム・アクセス・メモリを用いたデイジタル・シフト・レジスタ |
JP2007072910A (ja) * | 2005-09-08 | 2007-03-22 | Ricoh Co Ltd | 画像入力装置 |
JP4637693B2 (ja) * | 2005-09-08 | 2011-02-23 | 株式会社リコー | 画像入力装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5959637A (en) | Method and apparatus for executing a raster operation in a graphics controller circuit | |
JPS6398729A (ja) | バレルシフタ | |
JPS63192153A (ja) | 並列デ−タ処理装置 | |
US4451885A (en) | Bit operation method and circuit for microcomputer | |
JPS63291134A (ja) | 論理集積回路 | |
US7051194B2 (en) | Self-synchronous transfer control circuit and data driven information processing device using the same | |
JPH02165386A (ja) | 描画処理装置及びその描画処理装置を用いた画像表示装置 | |
JPH01163882A (ja) | 画像処理メモリ | |
EP0464601A2 (en) | Arithmetic operation system | |
JPH0225921A (ja) | バレルシフタ | |
JPS61267162A (ja) | デ−タ転送装置 | |
JPS5833584B2 (ja) | 情報処理装置 | |
JPS6343784B2 (ja) | ||
JPS59226956A (ja) | デ−タ制御システム | |
JPS59177674A (ja) | 画像処理装置 | |
JP2897774B2 (ja) | 出力セレクト回路 | |
JPH0648437B2 (ja) | 画像メモリアクセス装置及びそれを用いたカラー画像表示装置 | |
JPS62282376A (ja) | カラ−デイスプレイ制御方式 | |
JPS61289448A (ja) | バツフア記憶装置 | |
JPH0348963A (ja) | レジスタ制御方式 | |
JPS6250939A (ja) | デユアルポ−トメモリ | |
JP4413905B2 (ja) | Simd型プロセッサ | |
JPH079573B2 (ja) | データ書込/転送装置 | |
JPS59226957A (ja) | デ−タ制御システム | |
JPH02184985A (ja) | 並列データ処理装置 |