JPS59177674A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS59177674A JPS59177674A JP5310383A JP5310383A JPS59177674A JP S59177674 A JPS59177674 A JP S59177674A JP 5310383 A JP5310383 A JP 5310383A JP 5310383 A JP5310383 A JP 5310383A JP S59177674 A JPS59177674 A JP S59177674A
- Authority
- JP
- Japan
- Prior art keywords
- shift
- bits
- dsr2
- image data
- shifted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、画像処理における画像データシフトの高速化
を図った画像処理装置に関するものである。
を図った画像処理装置に関するものである。
画像情報を読み取って画像メモリに記憶し、ＣＲＴ上に
表示する画像処理装置においては、画像が傾いた状態で
読み込まれることがあるので、画像メモリ上に格納され
た画像データをシフトする機能が必要とされる。
表示する画像処理装置においては、画像が傾いた状態で
読み込まれることがあるので、画像メモリ上に格納され
た画像データをシフトする機能が必要とされる。
第１図は画像処理装置において行なわれるシフト動作の
一例を示す図である。図において、ＭＥＭは画像メモリ
で、このメモリ領域はＣＲＴ画面と１対１に対応してい
るのが通當である。画像データのシフト動作とは、例え
ば、Ａの位置に格納された画像データＤＡＴをＢの位置
に移すことであり、このためには、第２図に示すように
、画像メモリＭＥＭ上に格納された画像データＤＡＴを
、連続する２つのメモリアト・レスＡＤｎ 、ＡＤ（
ｎ＋１）単位でいったん２つのシフトレジスタに読み出
し、これらのシフトレジスタを連動して所要ビット数だ
けシフｌ−させることにより、目的の画像データＤＡＴ
を得ている。
一例を示す図である。図において、ＭＥＭは画像メモリ
で、このメモリ領域はＣＲＴ画面と１対１に対応してい
るのが通當である。画像データのシフト動作とは、例え
ば、Ａの位置に格納された画像データＤＡＴをＢの位置
に移すことであり、このためには、第２図に示すように
、画像メモリＭＥＭ上に格納された画像データＤＡＴを
、連続する２つのメモリアト・レスＡＤｎ 、ＡＤ（
ｎ＋１）単位でいったん２つのシフトレジスタに読み出
し、これらのシフトレジスタを連動して所要ビット数だ
けシフｌ−させることにより、目的の画像データＤＡＴ
を得ている。
第３図は」二記のようなシフト動作を行なう従来の画像
処理装置の一例を示す構成図である。図において、ＳＲ
Ｉ、ＳＲ２は連動してシフトされるシフトレジスタで、
シフトレジスタＳＲ２の最上位ピッ） ＭＳＢがシフト
レジスタＳＲ１のシリアル人ノ）ＳＩに印加ごれている
。なお、各シフトレジスタＳＲＩ 。
処理装置の一例を示す構成図である。図において、ＳＲ
Ｉ、ＳＲ２は連動してシフトされるシフトレジスタで、
シフトレジスタＳＲ２の最上位ピッ） ＭＳＢがシフト
レジスタＳＲ１のシリアル人ノ）ＳＩに印加ごれている
。なお、各シフトレジスタＳＲＩ 。
ＳＲ２のビット数は画像メモリＭＥＭの各メモリアドレ
スに記憶される画像デ゛−タＤＡＴのビット幅と等しく
Ｎビットに選ばれている。
スに記憶される画像デ゛−タＤＡＴのビット幅と等しく
Ｎビットに選ばれている。
ｎＩＩ記したように、シフトレジスタＳＲＩ、ＳＲ２に
は連続する２つのメモリアドレスＡＤｎ 、ＡＤ（ｎ
＋１）から読み出された画像デ゛−タＤＡＴがそれぞれ
デ゛−タバスＢＡＳｌを介してセットされる。ここで、
シフトすべきビット数がＫ（Ｋ≦Ｎ）であるとすると、
シフトレジスタＳＲ１，ＳＲ２は連動してにビットたけ
左方にシフトされ、シフトレジスタＳＲＩにはにビット
たけシフトされた所望の画像デ゛−タＤＡＴが保持され
ていることになる。したがって、シフトレジスタＳＲ１
の内容をデ゛−タバスＢＡＳ２を介して元のメモリアド
レス八Ｄｎに格納することにより、このメモリアドレス
ΔＤｎに対する画像データＤＡＴのシフト動作が終了す
る。また、次のメモリアドレスＡＤ（ｎ＋１）に対する
シフト動作は、シフトレジスタＳＲＩ、ＳＲ２に読み出
すメモリアドレスの位置をＡＤ（ｎ＋１）およびＡＤ（
ｎ＋２）とすることにより行なわれ、このようなシフト
動作がメモリアドレスを変えて順次行なわれる。
は連続する２つのメモリアドレスＡＤｎ 、ＡＤ（ｎ
＋１）から読み出された画像デ゛−タＤＡＴがそれぞれ
デ゛−タバスＢＡＳｌを介してセットされる。ここで、
シフトすべきビット数がＫ（Ｋ≦Ｎ）であるとすると、
シフトレジスタＳＲ１，ＳＲ２は連動してにビットたけ
左方にシフトされ、シフトレジスタＳＲＩにはにビット
たけシフトされた所望の画像デ゛−タＤＡＴが保持され
ていることになる。したがって、シフトレジスタＳＲ１
の内容をデ゛−タバスＢＡＳ２を介して元のメモリアド
レス八Ｄｎに格納することにより、このメモリアドレス
ΔＤｎに対する画像データＤＡＴのシフト動作が終了す
る。また、次のメモリアドレスＡＤ（ｎ＋１）に対する
シフト動作は、シフトレジスタＳＲＩ、ＳＲ２に読み出
すメモリアドレスの位置をＡＤ（ｎ＋１）およびＡＤ（
ｎ＋２）とすることにより行なわれ、このようなシフト
動作がメモリアドレスを変えて順次行なわれる。
しかしながら、このような従来の画像処理装置では、シ
フトするビット数が大きい場合には、シフト動作に時間
がかかり、画像データ処理を高速化することはできない
。
フトするビット数が大きい場合には、シフト動作に時間
がかかり、画像データ処理を高速化することはできない
。
本発明は、上記のような従来装置の欠点をなくし、画像
データのシフト動作を短時間で行ない、画像データ処理
を高速化することのできる画像処理装置を簡単な構成に
より実現することを目的としたものである。
データのシフト動作を短時間で行ない、画像データ処理
を高速化することのできる画像処理装置を簡単な構成に
より実現することを目的としたものである。
本発明の画像処理装置は、画像データをシフトごセる手
段として、左右両方向性のシフトレジスタを使用し、シ
フトビット数の大きさに応じてシフトする方向を選択す
るとともに、そのシフト力向に応じてどちらか一方のシ
フトレジスタの内容を画像メモリに格納するようにした
もので、シフトビット数が大きい場合に゛は、シフト方
向を右側とすることにより、少ないシフト数で目的とす
る画像デ′−夕を得ることがで゛き、画像データのシフ
ト動作を短時間で行なうことのできる画像処理装置を実
現したものである。
段として、左右両方向性のシフトレジスタを使用し、シ
フトビット数の大きさに応じてシフトする方向を選択す
るとともに、そのシフト力向に応じてどちらか一方のシ
フトレジスタの内容を画像メモリに格納するようにした
もので、シフトビット数が大きい場合に゛は、シフト方
向を右側とすることにより、少ないシフト数で目的とす
る画像デ′−夕を得ることがで゛き、画像データのシフ
ト動作を短時間で行なうことのできる画像処理装置を実
現したものである。
第４図は本発明の画像処理装置の一実施例を示す（１４
成図である。図において、（１１Ｊ記第３図と同（工の
ものは同一符号をイ」シて示す。ＤＳＲＩ 、 ＤＳＲ
２は左右両方向性のシフトレジスタ、Ｃ１，Ｇ２はシフ
トレジスタ１）ＳＲＩ 、 ＤＳＲ２の内容をデータバ
スＢＡＳ２を介して選択的に出力するためのゲートであ
る。シフトレジスタＤＳＲＩ 、 ＤＳＲ２は連動して
シフト動作を行なうシフトレジスタであり、選択信号Ｓ
ＬＥが゛アクティブ″′となった時に左シフト動作を行
ない、選択信号ＳＲＥが゛′アクティブ″となった時に
右シフト動作を行なう。また、ゲートＧｌ 、 Ｇ２も
選択信号ＳＬＥ 、ＳＲＨにより選択的に制御される
ものである。
成図である。図において、（１１Ｊ記第３図と同（工の
ものは同一符号をイ」シて示す。ＤＳＲＩ 、 ＤＳＲ
２は左右両方向性のシフトレジスタ、Ｃ１，Ｇ２はシフ
トレジスタ１）ＳＲＩ 、 ＤＳＲ２の内容をデータバ
スＢＡＳ２を介して選択的に出力するためのゲートであ
る。シフトレジスタＤＳＲＩ 、 ＤＳＲ２は連動して
シフト動作を行なうシフトレジスタであり、選択信号Ｓ
ＬＥが゛アクティブ″′となった時に左シフト動作を行
ない、選択信号ＳＲＥが゛′アクティブ″となった時に
右シフト動作を行なう。また、ゲートＧｌ 、 Ｇ２も
選択信号ＳＬＥ 、ＳＲＨにより選択的に制御される
ものである。
上記のように４１１Ｊ成された本発明の画像処理装置に
おいて、その動作は次の通りである。画像テ゛−タＤＡ
ＴのシフトレジスタＤＳＲＩ 、 ＤＳＲ２へのセット
は、前記した従来装置と同様で、画像メモリＭＥＭにお
ける連続した２つのメモリアドレスＡＤ’ｎ 、ＡＤ
（ｎ＋１）から画像データＤＡＴを読み出し、データバ
スＢＡＳＩを介してそれぞれのシフトレジスタＤＳＲＩ
、 ＤＳＲ２に印加するとともに、ロード信号ＬＤＩ
、ＬＤ２によりセットする。
おいて、その動作は次の通りである。画像テ゛−タＤＡ
ＴのシフトレジスタＤＳＲＩ 、 ＤＳＲ２へのセット
は、前記した従来装置と同様で、画像メモリＭＥＭにお
ける連続した２つのメモリアドレスＡＤ’ｎ 、ＡＤ
（ｎ＋１）から画像データＤＡＴを読み出し、データバ
スＢＡＳＩを介してそれぞれのシフトレジスタＤＳＲＩ
、 ＤＳＲ２に印加するとともに、ロード信号ＬＤＩ
、ＬＤ２によりセットする。
さて、シフトすべきビット数ＫがシフトレジスタＤＳＲ
Ｉ 、 ＤＳＲ２のビット数Ｎに対して、Ｋ＜Ｎ／２で
ある時、選択、信号ＳＬＥを゛′アクティブ°′にして
、シフトレジスタＤＳＲＩ 、 ＤＳＲ２を左シフトモ
ードとした後、その内容を左ににビットシフトさせる。
Ｉ 、 ＤＳＲ２のビット数Ｎに対して、Ｋ＜Ｎ／２で
ある時、選択、信号ＳＬＥを゛′アクティブ°′にして
、シフトレジスタＤＳＲＩ 、 ＤＳＲ２を左シフトモ
ードとした後、その内容を左ににビットシフトさせる。
この結果、目的とする画像テ゛−タＤＡＴはシフトレジ
スタＤＳＲＩ側に保持され、その内容がゲートＧ１およ
びデータバスＢＡＳ２を介して画像メモリＭＥＭに格納
される。
スタＤＳＲＩ側に保持され、その内容がゲートＧ１およ
びデータバスＢＡＳ２を介して画像メモリＭＥＭに格納
される。
また、シフトすべきビット数Ｋかに≧Ｎ／２である場合
には、選択信号ＳＲＥを“アクティブ°″にして、シフ
トレジスタＤＳＲＩ 、 ＤＳＲ２を右シフトモードと
するとともに、その内容を右に（Ｎ−Ｋ）ビットだけシ
フトさせる。この結果、目的とする画像テ゛−タＤＡＴ
はシフトレジスタＤＳＲＺ側に保持されることになるの
で、今度はシフトレジスタ１）ＳＲ２の内容がゲー）・
Ｇ２および゛データバスＢＡＳ２を介して画像メモリｌ
’ｌＥＭに格納される。
には、選択信号ＳＲＥを“アクティブ°″にして、シフ
トレジスタＤＳＲＩ 、 ＤＳＲ２を右シフトモードと
するとともに、その内容を右に（Ｎ−Ｋ）ビットだけシ
フトさせる。この結果、目的とする画像テ゛−タＤＡＴ
はシフトレジスタＤＳＲＺ側に保持されることになるの
で、今度はシフトレジスタ１）ＳＲ２の内容がゲー）・
Ｇ２および゛データバスＢＡＳ２を介して画像メモリｌ
’ｌＥＭに格納される。
第５図は上記のシフト動作の内容を示すフロー図である
。
。
このように、シフトすべきビット数の大きさに応じて、
シフトレジスタＤＳＲ１、ＤＳＲ２におけるシフト方向
を）Ｋ釈するようにすると、常に少ないシフト数で目的
とする画像データＤＡＴを得ることができ、短い時間で
シフト動作を終了することができる。例えば、Ｎ−１６
ビツト、■ぐ一＝１５ビットの場合、従来の方法では、
シフトレジスタＤＳＲＩ 、 ＤＳＲ２を左に１５ビツ
トシフトしなければならないが、本発明の画像処理装置
によれば、シフトレジスタＤＳＲＩ 。
シフトレジスタＤＳＲ１、ＤＳＲ２におけるシフト方向
を）Ｋ釈するようにすると、常に少ないシフト数で目的
とする画像データＤＡＴを得ることができ、短い時間で
シフト動作を終了することができる。例えば、Ｎ−１６
ビツト、■ぐ一＝１５ビットの場合、従来の方法では、
シフトレジスタＤＳＲＩ 、 ＤＳＲ２を左に１５ビツ
トシフトしなければならないが、本発明の画像処理装置
によれば、シフトレジスタＤＳＲＩ 。
ＤＳＲ２を右に１ビツトだけシフトすることにより、シ
フトレジスタＤＳＲ２に目的とする画像データＤＡＴを
得ることができるので、その内容を画像メモリＭＥＭに
格納すれば、短時間で゛シフト動作を終えることができ
る。
フトレジスタＤＳＲ２に目的とする画像データＤＡＴを
得ることができるので、その内容を画像メモリＭＥＭに
格納すれば、短時間で゛シフト動作を終えることができ
る。
以上説明したように、本発明の画像処理装置では、画像
データをシフトさせる手段として、左右両方向性のシフ
トレジスタを使用し、シフトビット数の大きさに応じて
シフトする方向を選択するとともに、そのシフト方向に
応じてどちらか一方のシフトレジスタの内容を画像メモ
リに格納するようにしているで、シフトビット数が大き
い場合には、シフト力向を右側とすることにより、少な
いシフト数で目的とする画像データを得ることができ、
画像データのシフト動作を短時間で行ない、画像データ
処理を高速化することのできる画像処理装置を簡単な構
成により実現することができる。
データをシフトさせる手段として、左右両方向性のシフ
トレジスタを使用し、シフトビット数の大きさに応じて
シフトする方向を選択するとともに、そのシフト方向に
応じてどちらか一方のシフトレジスタの内容を画像メモ
リに格納するようにしているで、シフトビット数が大き
い場合には、シフト力向を右側とすることにより、少な
いシフト数で目的とする画像データを得ることができ、
画像データのシフト動作を短時間で行ない、画像データ
処理を高速化することのできる画像処理装置を簡単な構
成により実現することができる。
第１図および第２図は画像処理装置における画像データ
シフトの概念を示す説明図、第３図は従来の画像処理装
置の一例を示す構成図、第４図および第５図は本発明の
画像処理装置の一実施例を示す構成図である。 ＭＥＭ ・・・画像メモリ、ＤＡＴ ・・・画像デ
ータ、へ〇Ｔｌ、へＤ（ｎ＋１） ＝−メモリアドレ
ス、ＳＲＩ 、 ＳＲ２・・・シフトレジスタ、ＢＡ
ＳＩ 、 ＢＡＳ２・・・データバス、ＤＳＲＩ 、
ＤＳＲ２・・・両方向性のシフトレジスタ、ｃｌ。 Ｇ２・・・ゲート。 ４７ 第 １ 図 ＭＥ／ｖ′Ｉ 茅 Ｚ 図 第 ３ 図 第 ４ 図 茅 、ｆ 図
シフトの概念を示す説明図、第３図は従来の画像処理装
置の一例を示す構成図、第４図および第５図は本発明の
画像処理装置の一実施例を示す構成図である。 ＭＥＭ ・・・画像メモリ、ＤＡＴ ・・・画像デ
ータ、へ〇Ｔｌ、へＤ（ｎ＋１） ＝−メモリアドレ
ス、ＳＲＩ 、 ＳＲ２・・・シフトレジスタ、ＢＡ
ＳＩ 、 ＢＡＳ２・・・データバス、ＤＳＲＩ 、
ＤＳＲ２・・・両方向性のシフトレジスタ、ｃｌ。 Ｇ２・・・ゲート。 ４７ 第 １ 図 ＭＥ／ｖ′Ｉ 茅 Ｚ 図 第 ３ 図 第 ４ 図 茅 、ｆ 図
Claims (1)
- 画像メモリ上の連続する２つのメモリアドレスから画像
データを読み出すとともにこれらの画像データを連動す
る２つのシフトレジスタにそれぞれセットして所定のビ
ット数だけシフトさせるようにした画像処理装置におい
て、左右両方向に連動してシフト可能な２つの両方向性
のシフトレジスタを具備し、シフトすべきピッｌ−数の
大きさに応じてシフトする方向を選択するとともに、そ
のシフト方向に応じてｎＭＭ２Ｏの両方向性のシフトレ
ジスタのうちのどちらか一力のシフトレジスタの内容を
１）１■記画像メモリに格納するようにしてなる画像処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5310383A JPS59177674A (ja) | 1983-03-29 | 1983-03-29 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5310383A JPS59177674A (ja) | 1983-03-29 | 1983-03-29 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59177674A true JPS59177674A (ja) | 1984-10-08 |
Family
ID=12933451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5310383A Pending JPS59177674A (ja) | 1983-03-29 | 1983-03-29 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59177674A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251967A (ja) * | 1985-04-30 | 1986-11-08 | Fanuc Ltd | 画像処理装置 |
| JPH02161519A (ja) * | 1988-04-14 | 1990-06-21 | Nec Corp | シリアル入出力回路 |
-
1983
- 1983-03-29 JP JP5310383A patent/JPS59177674A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251967A (ja) * | 1985-04-30 | 1986-11-08 | Fanuc Ltd | 画像処理装置 |
| JPH02161519A (ja) * | 1988-04-14 | 1990-06-21 | Nec Corp | シリアル入出力回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06138856A (ja) | 出力ディスプレイ・システム | |
| US5022090A (en) | Digital image processing apparatus for correctly addressing image memory | |
| US4916746A (en) | Image rotation circuit | |
| JPS59177674A (ja) | 画像処理装置 | |
| US6606673B2 (en) | Direct memory access transfer apparatus | |
| US5157739A (en) | Digital image processing apparatus | |
| US4677432A (en) | Display apparatus | |
| US5499383A (en) | DMA control device controlling sequential storage of data | |
| JPH0346832B2 (ja) | ||
| JP3726971B2 (ja) | 並列プロセツサ装置 | |
| JPS58208981A (ja) | アドレス制御回路 | |
| US8427456B2 (en) | Flat display device and signal driving method of the same | |
| JPH0572998A (ja) | 液晶表示装置 | |
| JPS62140172A (ja) | 画像合成方法 | |
| JP2737154B2 (ja) | 画像拡大表示回路 | |
| JPS61124984A (ja) | デ−タ転送装置 | |
| JPH0581914B2 (ja) | ||
| GB2210760A (en) | Image rotation circuit | |
| JPH0648437B2 (ja) | 画像メモリアクセス装置及びそれを用いたカラー画像表示装置 | |
| JPH0428311B2 (ja) | ||
| JPS61250729A (ja) | シフタ回路 | |
| JPS61226792A (ja) | メモリデ−タ制御回路 | |
| JPH07122898B2 (ja) | メモリシステム | |
| JPH0362276B2 (ja) | ||
| JPH08331363A (ja) | 画像処理装置 |