JPH0362276B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、画像メモリ上の画像データを高速に
読み出し、書き込む装置に係り、特に、画像メモ
リ上の任意の画像データを、画像メモリ上の別の
場所に転送するに好適な画像メモリのアクセス装
置に関する。

〔発明の背景〕

従来の装置は、米国Advanced Micro
Devices社刊“Bipolar Microprocessor Logic
and lnterface Data Book”内６−133頁より６
−144頁に記載のように、画像データを読み出し、
別の場所に転送する処理を、マイクロプロセツサ
によつて構成していた。また、特開昭59−128663
号公報に記載のように、読み出す画像データの領
域と、転送先の画像データの領域に重なりが有る
場合には、プログラムによつて、前記マイクロプ
ロセツサを制御し、画像データを転送する順番を
適切に決定することにより実現していた。

しかし、画像の精細化，フルカラー化に伴つて
大容量となる画像メモリを制御するためには、マ
イクロプロセツサでは、十分な高速性を得ること
が難しく、多重化，並列化による高速化手法を用
いてもコストが上昇するという問題が有る。例え
ば、1280×1024画素で、１画素８ビツトにより構
成された画像メモリは、１マシンサイクルで、16
ビツトのローテート・マージ処理が行えるプロセ
ツサで、処理を行つたとしても、画像メモリのメ
モリサイクルタイムを600n secとすると、画像メ
モリ全画面分の大きさの画像を転送する場合、約
0.4秒も必要となる。ローテート・マージ処理と
いうのは、２つのデータから、数ビツトずつデー
タを切り出して接続したデータを作り出す処理で
ある。（前記“Bipolar Microprocessor Logic
and lnterface Data Book”の６−27頁参照） 〔発明の目的〕 そこで、本発明の目的は、画像メモリ上の画像
の転送を少ないハードウエアで高速に行える、画
像メモリのアクセス装置を提供することにある。

〔発明の概要〕

本発明は、画像データの転送を高速にするため
に、画像データを蓄えるレジスタを２つ直列に接
続し、画像メモリから送り出される画像データを
順次、高速に更新する構成にし、かつ、転送元，
転送先の画像データが重なりを持つ場合、転送方
向を切換えるための上記２つのレジスタを選択す
るセレクタと、転送元と転送先の画像データとの
メモリバウンダリを合わせるシフタを設け、上記
レジスタに蓄えられた画像データを任意の数だけ
１度にシフトすることを特徴とするものである。

〔発明の実施例〕

以下に示す、本発明の一実施例である画像メモ
リのアクセス装置を含む全体構成は、システム全
体を制御する中央処理装置、本発明の一実施例で
ある画像メモリのアクセス装置と、前記中央処理
装置からの命令により、該画像メモリのアクセス
装置を制御する、画像処理プロセツサから成り、
画像メモリの内容を、例えば、CRT
（Cathoderay Tube）などの表示装置に表示させ
る場合には、前記画像メモリのアクセス装置の画
像メモリに直接接続し、画像メモリ内のデータを
読み出し、ビデオ信号に変換する画像メモリの表
示制御装置から構成されている。

以下、本発明の一実施例を第１図，第２図，第
３図，第４図により説明する。

第１図は、画像データを記憶する画像メモリ３
と、画像メモリ３のアドレスを制御するアドレス
制御回路２と、画像メモリ３の読み出し、書き込
みを制御する書き込み制御回路４と、画像メモリ
３の出力信号３３１を保持する直列に接続された
２つのレジスタ１４，１５と、レジスタ１４の出
力信号１１２と、レジスタ１５の出力信号１１１
を選択する２つのセレクタ１２，１３と、セレク
タ１２の出力信号１１３とセレクタ１３の出力信
号１１４を、シフト量１０３に従つてシフトする
バレルシフタ１１とから構成された画像データ制
御回路１とから成る画像メモリのアクセス装置の
構成を示したブロツク図である。

第１図に示した、画像メモリのアクセス装置
は、例えば、ビツトスライス型のプロセツサによ
りマイクロプログラムによつて制御される。

次に、第１図で示した画像メモリのアクセス装
置の動作を第２図に示した画像データの転送処理
の具体例に従つて説明する。

まず、第２図ｂに示すように、画像メモリ３上
の任意の画像３８を、別の場所３９に転送する場
合について説明する。

画像メモリ３は、第３図に示す様に８個のダイ
ナミツクRAMにより構成されており、アドレス
制御回路２からのアドレス信号３２３により、画
像メモリ上の１ワードすなわち８ビツトのデータ
を書き込み信号３４３によつて１ビツト単位で、
出力信号３３１に読み出し、入力信号３１３上の
データの書き込みが行われる。この様に、画像メ
モリ３は読み出し，書き込みが８ビツト、すなわ
ち１ワード単位に行われるため、第２図ｂの画像
データを、走査方向に転送する場合、第２図ａに
示すように、転送先の画像データ３１，３２を適
当にシフトし、転送先のメモリバウンダリに合わ
せた画像データ３３を作り画像メモリに書き込
む。すなわちレジスタ１４の画像データをレジス
タ１５に移し、転送元の画像データ３２の右側１
ワード分の画像データを新たにレジスタ１４に格
納することにより、同じシフト量で転送先画像デ
ータ３３の右の画像データ１ワード分を作る。こ
の処理をくり返すことにより１走査線分の画像デ
ータの転送を行うことができる。

この処理は、画像メモリのアクセス装置におい
ては、次のように制御される。

まず、転送元アドレスと転送先アドレスを格納
するレジスタと、該転送元アドレス及び転送先ア
ドレスを制御信号２０３でカウントアツプ、制御
信号２０４でカウントダウンし、アドレス選択信
号２０１で選択された転送元アドレス、あるいは
転送先アドレスをアドレス信号３２３に送出する
機能を有するアドレス制御回路２に、転送元アド
レスレジスタとして転送元画像データ３１のアド
レスを、転送先アドレスレジスタへは、転送先画
像データ３３のアドレスを格納する。各レジスタ
への格納は、格納するアドレスを、信号線２１１
上にのせ格納信号２０２を与えることによつて行
われる。次に、第４図に示した書き込み制御回路
４の書き込み信号４０１を読み出し（HIGH）側
にし、画像メモリ３を読み出しとする。次に、ア
ドレス選択信号２０１を転送元アドレスレジスタ
を選択するように指定し、アドレス信号３２３を
作るためのタイミング信号２０５を与えることに
より、画像メモリ３に転送元アドレスを与える。
次に、画像メモリのアクセス時間で決まるある一
定時間を経過し、出力信号３３１が確定したとこ
ろで、画像データ格納信号１０１を与え、レジス
タ１４に、画像メモリ３上の画像データ３１を取
り込む。同時にアドレス制御回路２内の転送元ア
ドレスレジスタをカウントアツプし、画像データ
３２のアドレスをアドレス信号３２３を介し、画
像メモリ３に与える。

更に、画像メモリ３のアクセス時間を経過した
ところで、画像データ格納信号１０１を与えレジ
スタ１４に画像データ３２を取り込む。この時、
画像データ格納信号１０１は、レジスタ１５にも
与えられているため、この時点で、画像データ３
２がレジスタ１４、画像データ３１がレジスタ１
５に格納される。次に、セレクタ１２の出力信号
１１３をレジスタ１５の出力信号１１１、セレク
タ１３の出力信号１１４をレジスタ１４の出力信
号１１２を各々選択するように、レジスタ選択信
号１０２を設定する。また、シフト量１０３で与
えられた数だけ、セレクタ１２，１３の出力信号
１１３，１１４を右にシフトし、下位８ビツトを
出力信号１１５に出力するバレルシフタ１１に、
式(1)で与えられるデータのシフト量DIFをシフト
量１０３に与える。

DIF＝（転送先の左端のＸ座標） −（転送元の左端のＸ座標）mod8 ……(1) （但し、Ａ mod Ｂは、ＡをＢで割つた余り
で０からＢ−１の値である。） バレルシフタ１１の出力信号１１５は、この時
点で転送先のメモリバウンダリに合つた画像デー
タとなる。次に、書き込みデータを、転送元の画
像データとするか、外部からの画像データ１１６
とするかを選択するセレクタ１６の選択する選択
信号１０４を、転送元の画像データを選択するよ
うに設定すると、画像メモリ３の入力信号３１３
上には、書き込む画像データ３３が、セレクタ１
６より出力される。

次に、アドレス選択信号２０１を転送先アドレ
スレジスタを選択するように設定し、アドレス信
号３２３を送出する。更に、書き込み制御回路４
の書き込み信号４０１を書き込み（LOW）に設
定し、書き込みマスク信号４１１を設定する。書
き込みマスク信号４１１は、第４図に示したよう
に、書き込む８ビツトの内、LOWレベルに設定
されたビツトがマスク、すなわち、書き込みが行
われないようにする信号であり、転送先の画像の
左端と右端を処理する場合に用いる。

以上示した操作をくり返すことにより、１走査
線分の画像データの転送が行われる。

転送元画像と、転送先画像に重なりが存在する
場合には、特開昭59−128663号公報に記載されて
いるように、転送元アドレス，転送先アドレスの
制御を適切に行うことにより、正しく転送が行わ
れる。特に、転送元の画像と転送先の画像の領域
が、Ｘ座標のみ異り、転送元のＸ座標が転送先の
Ｘ座標より小さい場合には、転送の走査方向を右
から左にしなければならない。この時、レジスタ
選択信号１０２をセレクタ１２がレジスタ１４の
出力信号１１２を、セレクタ１３が、レジスタ１
５の出力信号１１１を選択するように設定するこ
とによつて行える。

以上示した様に、本実施例によれば、転送元の
画像データを蓄えるレジスタを直列に接続したこ
とによつて、マイクロプロセツサにおいて、レジ
スタ間の転送を行うステツプが減り、高速とな
る。

また、セレクタ１２、セレクタ１３によつて、
画像メモリ上の転送元と転送先の画像データが重
りを持つ場合、転送処理を行う方向を自由に切換
えることが可能で、バレルシフタ１１は、レジス
タ１４の出力１１２と、レジスタ１５の出力１１
１をシフト量１０３で与えられたビツト数右にロ
ーテーシヨンするバレルシフタによつても構成で
きるが、そのハードウエア量は、本実施例の場合
約半分で実現可能である。なぜなら、１ワードの
ビツト数を、Ｎビツトとする時、本実施例におい
ては、2N個の２対１のセレクタ（２つのデータ
の内から１つのデータを選らぶ素子）とＮ個の
2N対１のセレクタ（2N個のデータから１つのデ
ータを選ぶ素子）で実現できるのに対し、セレク
タを用いない場合のバレルシフタは、2N個の2N
対１のセレクタが必要となる。2N対１のセレク
タに必要なゲート数は、Ｎに対し１次のオーダで
増加し、２対１のセレクタは、約1.5ゲートで実
現できる（詳細は、例えば、(株)日立製作所刊、
「日立CMOSゲートアレイマニユアル」参照）。
以上のように、バレルシフタの前段に、２つのセ
レクタを設けた構成を取ることにより、ハードウ
エア量を削減できる。

〔発明の効果〕

本発明によれば、画像メモリの出力データを、
２つの直列に接続されたレジスタに順次格納して
いく構成を取つているため、レジスタ間の転送を
行う必要がなく、レジスタフアイルとバレルシフ
タを持ち、ローテート・マージの機能を持つマイ
クロプロセツサに比べ少なくとも3/2倍高速に、
画像データの転送を行える。

また、前述の２つのレジスタを選択する２つの
セレクタをバレルシフタの前段に設けることによ
り画像データの転送方向を自由に切り換えること
が可能で、更にバレルシフタのハードウエア量が
約半分になる。

【図面の簡単な説明】

第１図は本発明の一実施例である画像メモリの
アクセス装置の構成ブロツク図、第２図はａが画
像メモリ上の画像データを走査方向に１ワードず
つ転送する処理を示した図、ｂは画像データの転
送を説明する図、第３図は画像メモリの構成図、
第４図は画像メモリの書き込み制御回路を示した
図である。 １……画像データ制御回路、２……アドレス制
御回路、３……画像メモリ、４……書き込み制御
回路、１４，１５……レジスタ、１２，１３，１
６……セレクタ、１１……バレルシフタ、３３１
……画像メモリ出力信号、３１３……画像メモリ
入力信号、３２３……画像メモリアドレス信号、
１０１……画像データ格納信号、１０２……レジ
スタ選択信号、１０３……シフト量、４０１……
書き込み信号、２０１……アドレス選択信号。

Claims (1)

1. 【特許請求の範囲】 １ 画像データを記憶する画像メモリと、前記画
   像メモリのアドレスを発生し、前記画像メモリの
   読み出し、書き込みを制御する制御装置とからな
   る画像メモリのアクセス装置において、 前記画像メモリ上の複数の画像データである出
   力データを保持する直列に接続された２つのレジ
   スタと、前記２つのレジスタに蓄えられた画像デ
   ータを任意の数だけ１度にシフトし、前記画像メ
   モリの入力データとするシフタと、前記画像メモ
   リ上の処理する画素データの順番を制御する信号
   に基づき前記２つのレジスタに保持されるデータ
   の順番を切り換えて前記シフタへ出力する処理方
   向切り換え手段を設けたことを特徴とする画像メ
   モリのアクセス装置。 ２ 特許請求の範囲第１項記載の前記処理方向切
   り換え手段は、前記２つのレジスタと前記シフタ
   との間に設けた２つのレジスタを選択するセレク
   タであることを特徴とする画像メモリのアクセス
   装置。