JPH01161843A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01161843A
JPH01161843A JP62318842A JP31884287A JPH01161843A JP H01161843 A JPH01161843 A JP H01161843A JP 62318842 A JP62318842 A JP 62318842A JP 31884287 A JP31884287 A JP 31884287A JP H01161843 A JPH01161843 A JP H01161843A
Authority
JP
Japan
Prior art keywords
solder
ultrasonic
electrode pads
wafer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62318842A
Other languages
English (en)
Inventor
Toru Kawanobe
川野辺 徹
Kanji Otsuka
寛治 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP62318842A priority Critical patent/JPH01161843A/ja
Publication of JPH01161843A publication Critical patent/JPH01161843A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半田バンプを有する半導体装置の製造技術に
関するものである。
〔従来の技術〕
アルミニウム(Ajり電極パッド上に形成された半田バ
ンプ(Bump、突起電極)を介して半導体ベレットを
基板などにフェイスダウンボンディングする、いわゆる
フリップチップは、半導体装置の高密度実装に好適な技
術として注目されている。
フリップチップの半田バンプ形成法については、IBM
社発行、” IBM Journal of Re5e
arch andDevelopment、 Vol、
13. NoJ ’ P 239〜P 250に記載が
あり、その概要は、半導体ウェハ(以下、ウェハという
)のAl電極パッド表面にクロム(Cr)/銅(Cu)
/金(Au)などの金属層からなる半田下地膜(B L
 M ; Bump Limittin−g Meta
llurgy)を蒸着形成した後、この半田下地膜の表
面にスズ(Sn)/鉛(pb)合金などの半田を選択的
に蒸着し、次いで、リフロー炉内でリフロー(ウェット
バック)を行うというものである。
〔発明が解決しようとする問題点〕
しかしながら、前記した半田バンプ形成法は、工程が複
雑であり、かつ、製造コストも高くなるという欠点のあ
ることが指摘されている。
すなわち、半田下地膜をAl電極パッドの表面に蒸着形
成するには、メタルまたはフォトレジストからなるマス
クを必要とするが、前者のメタルマスクは、ウェハの径
が大きい場合やAβ電極パッド間のピッチが微細である
場合には、精度の高い位置合わせが困難になってくる。
しかも、メタルマスクの場合は、その表面に堆積した半
田膜を蒸着工程毎にウェットエツチングで除去する必要
があるため、工程が複雑化するのみならず、廃液処理の
問題も生じてくる。
一方、フォトレジストマスクの基金には、レジスト塗布
、感光、現像、レジスト除去を行う装置や超クリーンル
ーム設備など、多額の投資が必要となるのみならず、厚
い半田膜が堆積したフォトレジストをリフトオフによっ
て除去する煩雑な工程が必要となる。
また、上記のようにして半田下地膜を形成した後、さら
に、長時間を費やしてバンブ用の半田を蒸着形成しなけ
ればならないため、製造コストの上昇が避けられない。
このような従来法の問題点を解消する手段として、例え
ば、「昭和62年電子情報通信学会創立70周年記念総
合全国大会論文集J  (1987年3月、論文番号4
60)においては、ウェハを溶融半田に浸漬して超音波
を印加することにより、Al電極パッドに直接、バンブ
用の半田を被着させる技術が記載されている。
しかしながら、この方法は、半田バンブの高さを制御す
ることが困難である。
すなわち、半田バンプの高さは、溶融半田浸漬時にAl
電極パッド表面に被着する半田量に依存するが、半田の
被着量は、半田の粘性や表面張力、半田と電極との間の
表面張力など、種々の要因によって左右されるため、こ
の被着量を均一化することは極めて困難であり、しかも
、半導体ベレットのサイズが大きくなってくると、接続
信頼性を確保するために半田バンブをより高くしなけれ
ばならないが、上記方法では、Al!電極パッド表面に
被着する半田量に限界があるため、得られる半田バンプ
の高さにも限界がある。
本発明は、上記した問題点に着目してなされたものであ
り、その目的は、Al電極パッドの表面に直接、高さの
高い均一な半田バンプを形成することのできる技術を提
供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、ウェハに形成されたAl!電極パッドの表面
に超音波ワイヤボンダを用いて所定量の半田をボンディ
ングした後、この半田の表面にフラックスを被着し、次
いで、リフロー炉内でウェットバックを行って半田バン
ブを形成する方法である。
〔作用〕
上記した手段によれば、半田をボンディングする際、A
j2電極パッド表面の自然酸化膜の一部が超音波の振動
エネルギーによって除去され、表面に活性なAj!層が
露出するため、Al電極パッドに直接、半田を接合する
ことが可能となる。
また、超音波ワイヤボンダを用いるため、へl電極パッ
ド表面にボンディングされる半田の量を任意に設定する
ことができる。
〔実施例〕 第1図(a)〜(6)は、本発明の一実施例である半導
体装置の製造方法を工程順に示すウェハの要部断面図で
ある。
まず、通常のウェハプロセスに従い、ウェハ1に所定の
集積回路パターン(図示せず)を形成した後、石英スパ
ッタにより、ウェハ1の表面にガラス保護膜2を被着形
成し、フォトレジスト/エツチングにより所定個所を孔
開けして酸化膜13の表面のAβ配線3を露出させてA
l電極パッド4を形成する(第1図(a))。
次いで、第1図(b)に示すように、超音波ワイヤボン
ダ5を用いて半田ワイヤ6の先端をAl電極バッド4の
表面に圧接して所定量の半田をボンディングする。
その際、ホーン7の基端部の超音波振動子8から発振さ
れる超音波がキャピラリ9を経て半田ワイヤ6とAl電
極バッド4との接合面に伝播され、−その振動エネルギ
ーによって、AA電極バッド4の表面の自然酸化膜IO
が部分的に除去されて活性なAl1層が露出するため、
この活性なAl層に半田6aを直接、接合させることが
できる。
ここで使用する半田ワイヤ6は、Alに対する固溶度が
高く、かつ、その硬度がAlの硬度に近いの組成のもの
が選択され、例えば、通常のスズ(Sn)/鉛(Pb)
合金中に、亜鉛(Zn)、銅(Cu)、銀(Ag)、マ
グネシウム(Mg)、リチウム(Li)、アンチモン(
Sb)などの金属のいずれかを微量(1%以下、Agの
場合は5%以下)添加した組成のものや、Znが10%
程度含有されたSn中に、上記したCu、Ag、Mg、
Li5Sbなどの金属のいずれかを微量(1%以下)添
加した組成のものが好適である。
次に、第1図(C)に示すように、Al電極パッド4に
半田6aがボンディングされたウェハ1の表面に、例え
ば、スピン塗布法により、フラックス11を被着する。
半田6aとAll電極パッド4との接合を強化するため
には、いわゆるAfフラフクス、とりわけ、アミン系の
7ラツクスが有効であり、例えば、環フッ化亜鉛(10
%)/硼フッ化アンモニウム(8%)/トリエタノール
アミン(82%)、あるいは塩化第二スズ(80%)/
メチルヒドラジン酸塩(14%)、あるいはヒドラジン
重フッ化水素酸(主成分)などが好適である。
次いで、リフロー炉内でウェハ1を半田溶融温度以上に
加熱してウェットバックを行い、All極バッド4に半
球状の半田バンプ12を形成する(第1図(d))。
その際、リフロー炉内を窒素やアルゴンなどの不活性ガ
スで非酸化性雰囲気にするか、あるいは窒素/水素混合
ガスなどで還元性雰囲気にすることにより、Al電極パ
ッド4と半田バンプ12との接合面の酸化を有効に防止
することができる。
以上、本実施例によれば、下記の効果を得ることができ
る。
(1)、ウェハ1に形成されたAl電極パッド40表面
に超音波ワイヤボンダ5を用いて所定量の半田6aをボ
ンディングすることにより、Al電極パッド40表面の
自然酸化膜10の一部が超音波の振動エネルギーによっ
て除去され、表面に活性なAl層が露出するため、半田
6aの表面に7ラツクス11を被着してウェットバック
を行うことにより、AA電極バッド4の表面に直接、半
田バンプ12を形成することができる。
(2)、上記(1)により、半田バンプ12の形成工程
が簡略化され、半導体装置の製造コストの低減が達成さ
れる。
(3)、超音波ワイヤボンダ5を用いることにより、A
J電極パッド40表面に任意量の半田6aを接合するこ
とができるため、半田バンプ12の高さを自由に設定す
ることができる。
(4)、上記(3)により、Al電極パッド4のピッチ
を微細化することができるため、半導体装置の高密度実
装が達成される。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
すなわち、超音波ワイヤボンダを用いてウェハのAll
電極パッドに所定量の半田をボンディングすることによ
り、Al電極パッドの表面に直接、半田バンプを形成す
ることができるため、半田バンプの形成工程が簡略化さ
れ、半導体装置の製造コストを低減することができる。
また、半田バンプの高さを自由に設定することができる
ため、Af電極パッド間のピッチの微細化が促進され、
半導体装「゛の実装密度が向上する。
【図面の簡単な説明】
第1図(a)〜(d)は、本発明の一実施例である半導
体装置の製造方法を工程順に示す半導体ウェハの要部断
面図である。 1・・・半導体ウェハ、2・・ガラス保護膜、3・・・
Al!配線、4・・・AJ電極パッド、5・・・超音波
ワイヤポンダ、6・・・半田ワイヤ、6a・・・半田、
7・・・ホーン、8・・・超音波振動子、9・・・キャ
ピラリ、lO・・・自然酸化膜、11・・・フラックス
、12・・・半田代理人 弁理士  小 川 勝 男 第1図 (a)

Claims (1)

  1. 【特許請求の範囲】 1、半導体ウェハに形成されたAl電極パッドの表面に
    超音波ワイヤボンダを用いて所定量の半田をボンディン
    グした後、前記半田の表面にフラックスを被着し、次い
    で、リフロー炉内でウェットバックを行って半田バンプ
    を形成することを特徴とする半導体装置の製造方法。 2、Alに対して固溶度の高い金属が微量添加さされた
    半田を用いることを特徴とする特許請求の範囲第1項記
    載の半導体装置の製造方法。 3、アミン系フラックスを用いることを特徴とする特許
    請求の範囲第1項記載の半導体装置の製造方法。 4、非酸化性ないしは還元性雰囲気中でウェットバック
    を行うことを特徴とする特許請求の範囲第1項記載の半
    導体装置の製造方法。
JP62318842A 1987-12-18 1987-12-18 半導体装置の製造方法 Pending JPH01161843A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62318842A JPH01161843A (ja) 1987-12-18 1987-12-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62318842A JPH01161843A (ja) 1987-12-18 1987-12-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01161843A true JPH01161843A (ja) 1989-06-26

Family

ID=18103566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62318842A Pending JPH01161843A (ja) 1987-12-18 1987-12-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01161843A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158798A (zh) * 2016-07-11 2016-11-23 中航(重庆)微电子有限公司 一种芯片结构及其封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158798A (zh) * 2016-07-11 2016-11-23 中航(重庆)微电子有限公司 一种芯片结构及其封装方法

Similar Documents

Publication Publication Date Title
US7749888B2 (en) Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
KR101344553B1 (ko) 구리 필러 범프 상의 금속간 화합물의 접착을 위한 방법 및 구조
US6028011A (en) Method of forming electric pad of semiconductor device and method of forming solder bump
KR100691679B1 (ko) 범프 형성 방법, 전자 부품, 및 땜납 페이스트
TW200423318A (en) Multi-chip package substrate for flip-chip and wire bonding
WO1997018584A1 (fr) Procede de formation de bosse de contact sur un dispositif a semi-conducteurs
US6179200B1 (en) Method for forming solder bumps of improved height and devices formed
JP2002507838A (ja) フリップチップアセンブリのための洗浄不要フラックス
TWI242866B (en) Process of forming lead-free bumps on electronic component
JP3700598B2 (ja) 半導体チップ及び半導体装置、回路基板並びに電子機器
JP3540901B2 (ja) 電極へのフラックス転写方法及びバンプの製造方法
JP2002217226A (ja) はんだバンプ形成方法
JPH03187228A (ja) 半田バンプの形成方法
JP2000040713A (ja) 半導体パッケージの製造方法
JPH01161843A (ja) 半導体装置の製造方法
JPH01161850A (ja) 半導体装置の製造方法
GB2364172A (en) Flip Chip Bonding Arrangement
JPH01120039A (ja) Icチップ接続法
KR20000008347A (ko) 플립칩bga 패키지 제조방법
JPH09148331A (ja) 半導体集積回路装置およびその製造方法
JPH09270428A (ja) はんだバンプ形成方法
JPH09293961A (ja) 電子部品の実装方法
JPH05136201A (ja) 半導体装置用電極と実装体
JPH06236887A (ja) 半導体装置及びその製造方法
JP3431321B2 (ja) バンプ形成方法