JPH06236887A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH06236887A
JPH06236887A JP5264709A JP26470993A JPH06236887A JP H06236887 A JPH06236887 A JP H06236887A JP 5264709 A JP5264709 A JP 5264709A JP 26470993 A JP26470993 A JP 26470993A JP H06236887 A JPH06236887 A JP H06236887A
Authority
JP
Japan
Prior art keywords
forming
semiconductor device
manufacturing
electrode pad
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5264709A
Other languages
English (en)
Other versions
JP2872548B2 (ja
Inventor
Ku-Song Kim
玖 星 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH06236887A publication Critical patent/JPH06236887A/ja
Application granted granted Critical
Publication of JP2872548B2 publication Critical patent/JP2872548B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B25—HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25B—TOOLS OR BENCH DEVICES NOT OTHERWISE PROVIDED FOR, FOR FASTENING, CONNECTING, DISENGAGING OR HOLDING
    • B25B13/00—Spanners; Wrenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【目的】 製造工程が簡単で、設備投資及び製造原価を
低く抑えることができる半導体装置の製造方法を提供す
ること。 【構成】 半導体基板上に電極パッド３及び表面保護膜
５を形成した後に前記表面保護膜を除去し電極パッドを
露出させて開口部７を形成する工程と、前記露出された
電極パッドの上部にバリアメタル層９を形成する工程
と、半導体基板をマグネット１１上で第１金属マスク１
３を用いて前記バリアメタル層の上部にろうボール１５
を配置させて電極パッド上にろうバンプ電極１７を形成
する工程と、半導体基板を再びマグネット上で前記ろう
バンプ電極が形成された半導体基板上に第２金属マスク
１９を用いろうバンプ電極の相互間に導体ペースト２１
を塗布して素子間の配線パターンを形成する工程と、モ
ールド用の樹脂で封止される保護層２３を形成する工程
と、を備える方法。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置及びその
製造方法に関し、さらに詳しくは、薄型パッケージ及び
３次元的接続構造を持つパッケージの薄型の接続を可能
にした半導体装置の製造方法に関する。
【０００２】
【従来の技術】一般にＴＡＢ(Tape Automated Bonding)
パッケージは、表面実装形パッケージ技術の一種で、こ
のパッケージでは、金属バンプが、金属テープ上の大規
模集積回路（以下ＬＳＩという）を結合するために使用
されている。前記金属テープとしては、リードフレーム
及びワイヤとして機能する銅Ｃｕのパターンが主として
使用される。従来のワイヤポンディングと比較すると、
ＴＡＢは、ＬＳＩを直接リードフレームとボンディング
できるため、より進歩した連結技術であるといえる。
【０００３】近年、使用者の要求を充足させるために、
電子装置に対して漸次、高機能化，大容量化，小型化，
及び薄型化が要求されてきている。したがってこれに対
応して、半導体ＬＳＩに対しても、多機能化，多ピン
化，高速化，高信頼性化，及び表面実装形化が進められ
てきている。
【０００４】このような趨勢により半導体パッケージ
は、薄型パッケージ化及び外部リードの微細の間隔化に
焦点を合わせて開発されており、このような要求事項を
満足させるために、ＴＱＦ（Thin Quad Flat）パッケー
ジ，ＴＳＯ（Thin Small Outline）パッケージ，及びＴ
ＡＢパッケージが脚光を受け始めている。
【０００５】これらの中のＴＱＦパッケージとＴＳＯパ
ッケージは、既存のパッケージ組立て工程を用いて製造
が可能だが、前記ＴＡＢパッケージはバンプ形成工程に
対する諸般技術が確保されなければならなく、これによ
る投資が先行されなければならないため、近頃バンプ形
成技術に関して精魂を注いでいる実情にある。
【０００６】既存のワイヤボンティングとは異なり、前
記バンプは、ワイヤを使わずに半導体チップのパッドと
ＴＡＢパッケージのリードフレームとの接続を可能にす
る金属突起であって、ワイヤボンディングにおけるワイ
ヤと同一な役割をする。
【０００７】また、表面実装型パッケージ技術に関する
研究が、半導体チップの入／出力端子の増加にともなう
多ピン化，薄型化，基板面積減少化，及び実装密度増大
化などの傾向に誘発される全般的な実装技術変化に対応
するため、活発に進行されている。
【０００８】従来の薄型パッケージ及び３次元的接続構
造を持つパッケージに使われる接続技術の例として、下
記の三種の方法が公知されている。（対応する文献は、
ISHM92 Proceedings の「ＴＳＯＰプラスチックパッケ
ージの３Ｄ積層（3D Stacking of TSOP Plastic Packag
es）」 370〜375 頁と、「マイクロチップモジュールに
おけるはんだバンプ製造組立の発展（Development of S
older Bump Fabrication in Multichip Modules ）」 3
15〜316 頁、1991年、日本と、「自動高密度はんだボー
ル実装の発展（Development of Automatic High-Densit
y Solder BallMounter ）」93頁、日本とである。）一
番目の方法は、半導体チップ上に内部回路を設計したあ
とに、ウエーハの一方の側面にウエーハ組立て技術を使
って金属線でワイヤボンディング端子を形成する方法で
ある。
【０００９】二番目の方法は、面積ＴＡＢパッケージを
使って、バンプされた半導体チップをフィルムキャリヤ
に付着させたあとに、ワイヤボンディング端子を形成す
る方法である。
【００１０】三番目の方法は、フィルムキャリヤに半導
体チップを付着させたあとにワイヤボンディングして、
半導体チップを積層させ、その後、外郭をモールディン
グし、端面を切断してワイヤボンディング端子を形成す
る方法である。
【００１１】前記一番目の方法をさらに詳細に説明すれ
ば、この方法は、半導体チップの端部に位置した半導体
チップパッド上に金属突起を形成させるために、蒸着工
程，フォトリソグラフィ工程，及びエッチング工程を通
じて、半導体チップの所望の部分に端子を引き抜く方法
である。
【００１２】前記二番面の方法では、範囲ＴＡＢパッケ
ージが半導体チップの四方面に形成されたパッド上に位
置したバンプと接続される。この技術におけるＴＡＢパ
ッケージにおいては所望の一つの面に内部パターンが形
成されているので、この内部パターンを外部端子とを接
続させる。
【００１３】前記三番目の方法では、半導体チップをテ
ープの上に付着した後、ワイヤボンディングを実施す
る。このようなユニットを接着剤であるエポキシを使っ
て接着させた後、全体をポッティングやモールディング
などの技法によって封止する。そして、ワイヤボンディ
ング部分をダイヤモンドブレード装置で切断して端子を
形成する。
【００１４】しかしながら、前述した従来の半導体装置
の製造方法においては、すべてフォトリソグラフィ工程
やテープキャリヤなどを使用するため、製造工程が複雑
で、設備投資及び製造原価が増加されるという問題点が
ある。
【００１５】
【発明が解決しようとする課題】従って、この発明の目
的は、製造工程が簡単で、設備投資及び製造原価を低く
抑えることができる半導体装置及びその製造方法を提供
することにある。
【００１６】
【課題を解決するための手段】上記目的を達成するため
にこの発明は、バンプ電極を形成するための半導体装置
の製造方法であって、半導体基板上に電極パッド及び表
面保護膜を形成した後に前記表面保護膜を除去し電極パ
ッドを露出させて開口部を形成する工程と、前記露出さ
れた電極パッドの上部にバンプ電極を作るためのバリア
メタル層を形成する工程と、半導体基板をマグネット上
に位置させた状態で第１金属マスクパターンを用いて前
記バリアメタル層の上部にろうボールを配置させて電極
パッド上にろうバンプ電極を形成する工程と、半導体基
板を再びマグネット上に位置させた状態で前記ろうバン
プ電極が形成された半導体基板上に第２金属マスクパタ
ーンを用いろうバンプ電極の相互間に導体ペーストを塗
布して素子間の配線パターンを形成する工程と、半導体
基板の表面と前記電極パッドの上部に形成されたろうバ
ンプ電極とろうバンプ電極間の配線パターンとを保護す
るためにモールド用の樹脂で封止される保護層を形成す
る工程と、を備えることを備えることを特徴とする。
【００１７】また、メタルマスクを用いてバンプ電極が
形成された半導体装置において、この半導体装置は、半
導体基板上の所定の領域に形成された電極パッドと、前
記電極パッドの上部に第１金属マスクパターンを通して
ろうボールを注入させることにより形成されたろうバン
プ電極と、前記ろうバンプ電極の間に第２金属マスクパ
ターンを用いて導体ペーストを塗布したあと二つの半導
体チップ間のスクライブラインに形成された金属配線パ
ターンと、前記半導体基板の上部を保護するための保護
層と、を備え、エポキシによりそれぞれ上／下に接着さ
れて３次元の構造に積層されることを特徴とする。
【００１８】
【実施例】以下、添付した図面を参照してこの発明によ
る半導体装置製造方法の一実施例を詳細に説明する。各
図面において同一部分は同一参照符号を付した。
【００１９】図１及び図２は、この発明による一実施例
としてバンプ電極を形成する半導体装置の製造方法を説
明するための工程順序図である。
【００２０】まず図１(a) に示したごとく、半導体ウエ
ーハ１上部の所定の部分に電極パッド３が形成される。
この電極パッド３の形成は、半導体ウエーハ１の表面上
にアルミニウムＡｌ又はアルミニウム合金などの金属層
を積層形成したあとにエッチング加工をしてパターン形
成することにより成る。表面保護膜５が前記半導体ウエ
ーハ１及び電極パッド３上に塗布される。前記半導体ウ
エーハ１は、１個づつに切断された半導体チップである
場合もある。次に、前記表面保護膜５の上にフォトレジ
ストを塗布したあとに通常的なリソグラフィ法でパター
ン形成する。続けて、前記フォトレジストパターンをマ
スクとして通常的なエッチング工程により前記表面保護
膜５を除去して電極パッド３を露出させる。その次に、
前記フォトレジストパターンを除去する。このような工
程により電極パッド３上に開口部７が形成される。
【００２１】このように電極パッド３が形成された半導
体ウエーハ１をイオンが除去された水いわゆる純水で洗
浄したあとに、前記電極パッド３の酸化膜層をフッ酸Ｈ
Ｆを使って除去する。
【００２２】その次に、めっき工程のために、塩化パラ
ジウムＰｄＣｌ2 パウダーを塩酸ＨＣｌ溶液に溶かした
混合溶液を半導体ウエーハ１の上に作用させて電極パッ
ド３の上に活性化層を作る。ここで前記パラジウムＰｄ
による活性化処理は、例えば、塩化パラジウム水溶液１
００ｍｇ／リットルと塩酸水溶液１ｍリットル／リット
ルとを混合した混合溶液を用い、室温で６秒間を行う。
【００２３】図１(a) に示すように電極パッド３を露出
させたあと、図１(b) に示したごとく、半導体ウエーハ
１の電極パッド３上にバンプを作るために、無電解めっ
き法によりニッケルＮｉを電極パッド３上にめっきして
バリアメタル層９を形成する。このとき強度の増進のた
めにアニーリングを行う。このようにして前記バリアメ
タル層９は、表面保護膜５の開口部７に突出されて形成
される。
【００２４】図１(b) に示すようにバリアメタル層を形
成したあと、ろうバンプ１７を形成するために、図１
(c) 及び図１(d) に示したごとく、電極パッド３上に形
成されたバリアメタル層９の上部にろうボール１５を上
げ、まず、半導体ウエーハ１上に表面清浄化剤フラック
スを塗布し、約９０°Ｃで２０分間熱処理する。
【００２５】次に、前記半導体ウエーハ１をマグネット
１１の上に位置させたあと、所定のパターンに開口部が
形成されて前記バリアメタル層９のパターンに対応して
窓開けされているろうバンプ製作用の第１金属マスク１
３を位置合わせしてマスクの開口部位が電極パッド３上
に来るように調整する。
【００２６】次に、別途製作されたろうボール１５を転
がして半導体ウエーハ１の電極パッド３の上に乗せ、こ
れをリフローして電極パッド３上に球形のろうバンプ１
７を形成する。続いてクリーニングにより前記半導体ウ
エーハ１上に塗布されたフラックスが除去される。前記
フラックスは、化学反応において触媒的に科学反応を促
進させる役割をする。金属感の結合が成る間のフラック
スの存在はなくてはならないが、一旦結合された次には
フラックスは、それ以上必要でないため結合部位に残っ
ているフラックスを除去しなければならない。また、ろ
う接合部の完全性を維持し化学的に弱化されることを防
止するために、大部分の場合にフラックスが除去されな
ければならない。この外にも、フラックス残余物は不活
性物質で固化されるとか、あるいは活性を含んだまま残
ることになるのでこれらは表面から必ず除去されなけれ
ばならない。
【００２７】このように、フラックスを除去したあと、
図２(a) と図２(b) に示したごとく、電極パッド３上に
ろうバンプ１７が形成された半導体ウエーハ１を再びマ
グネット１１の上に位置させる。そして、特にパターン
形成された配線パターン用の第２金属マスク１９をアラ
インしてマスクの開口部位を前記半導体ウエーハ１の電
極パッド３の上に形成されたろうバンプ１７の上部に対
応されるように位置させる。
【００２８】続いて、スクリーンプリンティング方式に
より謄写版の印刷のようにろうバンプ１７の上に導電接
着用の導体ペースト２１、例えばシルバーペースト導体
インクで配線パターンを印刷して乾燥させたあとにこれ
を硬化させる。ここで、前記塗布された導体ペースト２
１により入／出力端子が形成される。前記導体ペースト
２１あるいは導体インクは、導体パターンすなわち、素
子間のバンプの配線パターンを印刷するためのペースト
である。
【００２９】このように配線パターンを形成したあと、
図２(b) に示したごとく、半導体ウエーハ１の表面と電
極パッド３の上に形成されたろうバンプ１７及びろうバ
ンプ１７間の配線パターンを保護するためにモールド用
の樹脂であるポリイミド樹脂で封止させる保護層２３を
形成して半導体ウエーハ１の組立て２３を形成して半導
体ウエーハ１の組立てを完了する。図４はこのように組
立を完了した状態を示す斜視図である。
【００３０】上述のような工程を通じて半導体ウエーハ
１上にバンプ電極を形成する方法は、既存のフォトリソ
グラフィ工程やスパタリング及び電気めっきなどの高価
な方法ではない二つの金属マスクの開口を用いる方法を
採用している。
【００３１】図３は図２(b) 工程あとの半導体ウエーハ
１の平面図を示したものである。前記二つの半導体チッ
プ間のスクライブライン２５上に配線パターンが形成さ
れている。
【００３２】図５は上述のように形成された多数個の半
導体チップ２７を接着エポキシ２９を使って積層させた
もので、導体ペースト２１により印刷された配線パター
ンを通常的に使われる真空技術を持いて垂直方向の金属
パターン３１に連結させて３次元的接続構造を持つ積層
形半導体パッケージを形成すれば、この発明による半導
体装置の製造工程が完了される。
【００３３】以上説明したごとく、この発明は、薄型パ
ッケージ及び３次元的接続パッケージを形成するため
に、バンプ及び配線パターンを形成する半導体装置の製
造方法において、従来のウエーハ組立て工程で用いられ
たフォトリソグラフィ工程やスパッタリング法またはテ
ープキャリヤなどを用いることなく、バンプ形成用及び
配線パターン形成用の二つの金属マスクの開口を用いろ
うバンプと素子との間の配線パターンを形成して半導体
チップの側面に入／出力端子を作ったものである。
【００３４】なお、この発明の技術的思想を外れない範
囲内で多様な変化が可能であることは言うまでもない。
【００３５】
【発明の効果】したがって、この発明よる半導体装置の
製造方法においては、フォトリソグラフィなどの高価な
工程を使用せず、半導体チップ上に端子であるバンプを
金属マスクを使って形成させる方法によりろうバンプと
素子間の配線パターンを形成しているため、半導体装置
の製造原価の節減、設備投資を最小化できる利点があ
る。
【図面の簡単な説明】
【図１】図１(a) 〜図１(d) は、この発明による一実施
例に係るバンプ電極を形成する半導体装置の製造方法を
説明するための工程順序図の前半部分である。
【図２】図２(a) 〜図２(c) は、この発明による一実施
例に係るバンプ電極を形成する半導体装置の製造方法を
説明するための工程順序図の後半部分である。
【図３】図２(b) の工程の後の半導体ウエーハの平面図
である。
【図４】図１及び図２の全工程結果の構造を示す半導体
装置の斜視図である。
【図５】この発明に係る３次元の構造を持つ積層形半導
体装置の斜視図である。
【符号の説明】
３ 電極パッド ５ 表面保護膜 ７ 開口部 ９ バリアメタル層 １１ マグネット １３ 第１金属マスク １５ ろうボール １７ ろうバンプ電極 １９ 第２金属マスク ２１ 導体ペースト ２３ 保護層

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 バンプ電極を形成するための半導体装置
    の製造方法であって、 半導体基板上に電極パッド及び表面保護膜を形成した後
    に前記表面保護膜を除去し電極パッドを露出させて開口
    部を形成する工程と、 前記露出された電極パッドの上部にバンプ電極を作るた
    めのバリアメタル層を形成する工程と、 半導体基板をマグネット上に位置させた状態で第１金属
    マスクパターンを用いて前記バリアメタル層の上部にろ
    うボールを配置させて電極パッド上にろうバンプ電極を
    形成する工程と、 半導体基板を再びマグネット上に位置させた状態で前記
    ろうバンプ電極が形成された半導体基板上に第２金属マ
    スクパターンを用いろうバンプ電極の相互間に導体ペー
    ストを塗布して素子間の配線パターンを形成する工程
    と、 半導体基板の表面と前記電極パッドの上部に形成された
    ろうバンプ電極とろうバンプ電極間の配線パターンとを
    保護するためにモールド用の樹脂で封止される保護層を
    形成する工程と、を備えることを特徴とする半導体装置
    の製造方法。
  2. 【請求項２】 前記半導体基板がウエーハ状態であるこ
    とを特徴とする請求項１記載の半導体装置の製造方法。
  3. 【請求項３】 前記電極パッドを形成する工程は、半導
    体基板の表面上にアルミニウムＡ１又はアルミニウム合
    金などの金属層を積層形成した後にエッチング加工をし
    てパターン形成することを含むことを特徴とする請求項
    １記載の半導体装置の製造方法。
  4. 【請求項４】 前記バリアメタル層を形成する前にフッ
    酸ＨＦを使って電極パッドの酸化膜層を除去する工程を
    実施することを特徴とする請求項１記載の半導体装置の
    製造方法。
  5. 【請求項５】 前記バリアメタル層を形成する前にめっ
    き工程のために塩化パラジウムＰｄＣｌ2 のパウダーを
    塩酸ＨＣｌ溶液に溶かした混合溶液を用いて電極パッド
    上に活性化層を形成することを特徴とする請求項１記載
    の半導体装置の製造方法。
  6. 【請求項６】 前記バリアメタル層は、ニッケルＮｉを
    無電解めっき法でめっきして形成したものであることを
    特徴とする請求項１記載の半導体装置の製造方法。
  7. 【請求項７】 前記バリアメタル層は、表面保護膜の開
    口部に突出されるように形成することを特徴とする請求
    項５記載の半導体装置の製造方法。
  8. 【請求項８】 前記半導体基板をマグネット位置させる
    まえに半導体ウエーハ上にフラックスを塗布し９０°Ｃ
    で２０分間熱処理することを特徴とする請求項１記載の
    半導体装置の製造方法。
  9. 【請求項９】 前記ろうバンプの形成工程は、第１メタ
    ルマスクの開口部に製作されたろうボールを転がして電
    極のパッド上に位置させリフローして球型のろうバンプ
    を形成させることを特徴とする請求項１記載の半導体装
    置の製造方法。
  10. 【請求項１０】 前記素子間の配線パターンを形成する
    工程は、スクリーンプリンティング方式により形成され
    ることを特徴とする請求項１記載の半導体装置の製造方
    法。
  11. 【請求項１１】 前記素子間の配線パターンは、導線接
    着用の導体ペースト及び導体インクからなる群から任意
    に選択される一つの物質で形成されることを特徴とする
    請求項１０記載の半導体記載の製造方法。
  12. 【請求項１２】 前記保護層をポリイミド樹脂で形成す
    ることを特徴とする請求項１記載の半導体装置の製造方
    法。
  13. 【請求項１３】 メタルマスクを用いてバンプ電極が形
    成された半導体装置において、この半導体装置は、 半導体基板上の所定の領域に形成された電極パッドと、 前記電極パッドの上部に第１金属マスクパターンを通し
    てろうボールを注入させることにより形成されたろうバ
    ンプ電極と、 前記ろうバンプ電極の間に第２金属マスクパターンを用
    いて導体ペーストを塗布したあと二つの半導体チップ間
    のスクライブラインに形成された金属配線パターンと、 前記半導体基板の上部を保護するための保護層と、を備
    え、エポキシによりそれぞれ上／下に接着されて３次元
    の構造に積層されることを特徴とする半導体装置。
JP5264709A 1993-01-12 1993-10-22 半導体装置の製造方法 Expired - Lifetime JP2872548B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2019930000349U KR940019076U (ko) 1993-01-12 1993-01-12 렌찌의 소켓
KR1993-349 1993-01-13

Publications (2)

Publication Number Publication Date
JPH06236887A true JPH06236887A (ja) 1994-08-23
JP2872548B2 JP2872548B2 (ja) 1999-03-17

Family

ID=19349591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5264709A Expired - Lifetime JP2872548B2 (ja) 1993-01-12 1993-10-22 半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP2872548B2 (ja)
KR (1) KR940019076U (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522016B1 (en) 1999-07-02 2003-02-18 Fujitsu Limited Interconnection structure with film to increase adhesion of the bump
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
JP2010050470A (ja) * 1996-08-27 2010-03-04 Nippon Steel Materials Co Ltd ウエハー
US11862478B2 (en) 2020-12-18 2024-01-02 STATS ChipPAC Pte. Ltd. Mask design for improved attach position

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
JP2010050470A (ja) * 1996-08-27 2010-03-04 Nippon Steel Materials Co Ltd ウエハー
US6522016B1 (en) 1999-07-02 2003-02-18 Fujitsu Limited Interconnection structure with film to increase adhesion of the bump
US11862478B2 (en) 2020-12-18 2024-01-02 STATS ChipPAC Pte. Ltd. Mask design for improved attach position

Also Published As

Publication number Publication date
KR940019076U (ko) 1994-08-16
JP2872548B2 (ja) 1999-03-17

Similar Documents

Publication Publication Date Title
US5356838A (en) Manufacturing method of a semiconductor device
JP4862848B2 (ja) 半導体パッケージの製造方法
JP3313547B2 (ja) チップサイズパッケージの製造方法
US20020086514A1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
JP3119927B2 (ja) 半導体装置
JPH053183A (ja) 半導体装置及びその製造方法
CN111199924B (zh) 半导体封装结构及其制作方法
JP2007123919A (ja) 半導体パッケ−ジの製造法及び半導体パッケ−ジ
JP2000040676A (ja) 半導体装置の製造方法
JP2872548B2 (ja) 半導体装置の製造方法
JP3522403B2 (ja) 半導体装置
JP2000040713A (ja) 半導体パッケージの製造方法
JP3352084B2 (ja) 半導体素子搭載用基板及び半導体パッケージ
KR100629887B1 (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
JP3992877B2 (ja) 樹脂封止型半導体装置の製造方法
JP3337467B2 (ja) 半導体パッケージの製造法及び半導体パッケージ
JP4140555B2 (ja) 半導体パッケージの製造方法
JP2005328057A (ja) 半導体パッケージの製造法及び半導体パッケージ
JP3606275B2 (ja) 半導体パッケージ及びその製造方法
JP3685203B2 (ja) 半導体素子搭載用基板
JP3685205B2 (ja) 半導体パッケージ及びその製造方法
JP3685204B2 (ja) 半導体素子搭載用基板
JP2003332495A (ja) 半導体装置の製造方法
JP3413191B2 (ja) 半導体パッケージの製造法及び半導体パッケージ
JP3798765B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080108

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090108

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100108

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110108

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120108

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140108

Year of fee payment: 15

EXPY Cancellation because of completion of term