JPH01159893A - ダイナミツク型半導体記憶装置 - Google Patents
ダイナミツク型半導体記憶装置Info
- Publication number
- JPH01159893A JPH01159893A JP62319578A JP31957887A JPH01159893A JP H01159893 A JPH01159893 A JP H01159893A JP 62319578 A JP62319578 A JP 62319578A JP 31957887 A JP31957887 A JP 31957887A JP H01159893 A JPH01159893 A JP H01159893A
- Authority
- JP
- Japan
- Prior art keywords
- refreshing
- refresh
- semiconductor memory
- self
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000005265 energy consumption Methods 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はダイナミック型半導体記憶装置に関し、特に、
通常のリフレッシュモードの他に、セルフリフレッシュ
（自己リフレッシュ）モードを有するダイナミック型半
導体記憶装置に関するものである。
通常のリフレッシュモードの他に、セルフリフレッシュ
（自己リフレッシュ）モードを有するダイナミック型半
導体記憶装置に関するものである。
近年、パーソナルコンピュータの普及が著しい。
特に、最近では携帯型パーソナルコンピュータに対する
需要が増大している。そこで、このような携帯型パーソ
ナルコンピュータに用いられる記憶装置としてはバッテ
リーバックアップ（電池保持）が可能な低消費電力のも
のが必要となる。このような記憶装置としては、通常、
ダイナミック型半導体記憶装置あるいはスタチック型半
導体記憶装置が用いられている。このうちダイナミック
型半導体記憶装置はＭＯＳキャパシタに情報電荷を蓄積
するという原理を用いている。しかし、接合リーク等に
より蓄積電荷が徐々に失われるため、ある一定時間ごと
に蓄積情報を再書込みする必要がある。これをリフレッ
シュと言う。そこで、前述のバラチリルバックアップ時
においても、一定時間ごとにリフレッシュを行なわなけ
ればならない。
需要が増大している。そこで、このような携帯型パーソ
ナルコンピュータに用いられる記憶装置としてはバッテ
リーバックアップ（電池保持）が可能な低消費電力のも
のが必要となる。このような記憶装置としては、通常、
ダイナミック型半導体記憶装置あるいはスタチック型半
導体記憶装置が用いられている。このうちダイナミック
型半導体記憶装置はＭＯＳキャパシタに情報電荷を蓄積
するという原理を用いている。しかし、接合リーク等に
より蓄積電荷が徐々に失われるため、ある一定時間ごと
に蓄積情報を再書込みする必要がある。これをリフレッ
シュと言う。そこで、前述のバラチリルバックアップ時
においても、一定時間ごとにリフレッシュを行なわなけ
ればならない。
一方、ダイナミック型半導体記憶装置では、ＲＡ３オン
リーリフレッシュ、ｍビフォア「Ｘ１リフレツシユ等の
通常のリフレッシュモードは外部クロックにより１サイ
クルずつ制御することにより実行されるので、バッテリ
ーバックアンプ時にこのような通常のリフレッシュモー
ドを用いると、煩雑な制御が必要となり好ましくない。
リーリフレッシュ、ｍビフォア「Ｘ１リフレツシユ等の
通常のリフレッシュモードは外部クロックにより１サイ
クルずつ制御することにより実行されるので、バッテリ
ーバックアンプ時にこのような通常のリフレッシュモー
ドを用いると、煩雑な制御が必要となり好ましくない。
そこで、この問題を解決するため、例えば「山田他。
“オート／セルフ リフレッシュ機能内蔵６４キロビッ
トＭＯＳダイナミックＲＡＭ”、電子通信学会論文誌、
１９８３年１月、 Ｊ６６−Ｃ巻、１号、６２頁〜６
９頁」に示されているように、アドレスカウンタとタイ
マを内蔵して自動的にリフレッシュを続行するというセ
ルフリフレッシュ（自己リフレッシュ）モードを有する
ダイナミック型半導体記憶装置が考案され、商用に供さ
れている。
トＭＯＳダイナミックＲＡＭ”、電子通信学会論文誌、
１９８３年１月、 Ｊ６６−Ｃ巻、１号、６２頁〜６
９頁」に示されているように、アドレスカウンタとタイ
マを内蔵して自動的にリフレッシュを続行するというセ
ルフリフレッシュ（自己リフレッシュ）モードを有する
ダイナミック型半導体記憶装置が考案され、商用に供さ
れている。
このセルフリフレッシュ動作は上記文献に詳しく記載さ
れているが、以下に節単に説明する。
れているが、以下に節単に説明する。
ダイナミック型半導体記憶装置の待機状態と動作状態を
区別する信号ＲＡＳをｒＨＪレベル（待機状態）に保ち
、リフレッシュ制御信号π１１をタイマのセット時間（
最大１６μｓ）以上ｒＬＪレベルに保持し続けると、制
御リフレッシュモードが開始され、内蔵タイマによって
最大１６μｓ毎にリフレッシュアドレスカウンタが動作
し、そのロウアドレスが選択されてリフレッシュされる
。
区別する信号ＲＡＳをｒＨＪレベル（待機状態）に保ち
、リフレッシュ制御信号π１１をタイマのセット時間（
最大１６μｓ）以上ｒＬＪレベルに保持し続けると、制
御リフレッシュモードが開始され、内蔵タイマによって
最大１６μｓ毎にリフレッシュアドレスカウンタが動作
し、そのロウアドレスが選択されてリフレッシュされる
。
ＲＥＦをｒＬＪレベルに保持し続ける限り、このセルフ
リフレッシュモードが継続され、通常のリフレッシュモ
ードと同様に最大２ｍｓ毎に１２８サイクルのリフレッ
シュが行なわれ、全メモリセルがリフレッシュされる。
リフレッシュモードが継続され、通常のリフレッシュモ
ードと同様に最大２ｍｓ毎に１２８サイクルのリフレッ
シュが行なわれ、全メモリセルがリフレッシュされる。
従来のセルフリフレッシュモードを有するダイナミック
型半導体記憶装置は以上のように構成されているので、
バッチリーバ・ツクアップ時にも通常のリフレッシュモ
ードにおける場合と同じ消費電力を必要とするという問
題があった。
型半導体記憶装置は以上のように構成されているので、
バッチリーバ・ツクアップ時にも通常のリフレッシュモ
ードにおける場合と同じ消費電力を必要とするという問
題があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、セルフリフレフシュモード時に
おける消費電力を低減できるダイナミック型半導体記憶
装置を得ることにある。
の目的とするところは、セルフリフレフシュモード時に
おける消費電力を低減できるダイナミック型半導体記憶
装置を得ることにある。
このような目的を達成するために本発明は、通常のリフ
レッシュモードの他にセルフリフレッシュモードを有す
るダイナミック型半導体記憶装置において、セルフリフ
レッシュモード時には通常のリフレッシュモードにおけ
るリフレッシュサイクルよりも長いリフレッシュサイク
ルで動作させるリフレッシュサイクル倍増手段を設ける
ようにしたものである。
レッシュモードの他にセルフリフレッシュモードを有す
るダイナミック型半導体記憶装置において、セルフリフ
レッシュモード時には通常のリフレッシュモードにおけ
るリフレッシュサイクルよりも長いリフレッシュサイク
ルで動作させるリフレッシュサイクル倍増手段を設ける
ようにしたものである。
本発明によるダイナミック型半導体記憶装置のセルフリ
フレッシュモードでは、通常のリフレッシュモードにお
けるよりも長いリフレッシュサイクルで動作し、単位時
間当たりの動作時間が短くなる。
フレッシュモードでは、通常のリフレッシュモードにお
けるよりも長いリフレッシュサイクルで動作し、単位時
間当たりの動作時間が短くなる。
以下、本発明に係わるダイナミック型半導体記憶装置の
一実施例について説明する。セルフリフレフシュにおけ
るリフレッシュサイクルの長さを規定するものは、例え
ば、内蔵されたリフレッシュサイクル倍増手段としての
タイマのセント時間である。前述の従来ではこれが最大
１６μｓであったが、これを例えば最大３２μｓとすれ
ば、リフレッシュサイクルの長さを２倍にすることがで
きる。このセット時間を２倍にする方法としては、例え
ば前述の文献に示されたタイマ回路では、セット時間を
規定するコンデンサの容量を２倍にしてセット時間を２
倍にする方法がある。タイマのセット時間が２倍になれ
ば、リフレッシュサイクルの時間も２倍になり、従って
単位時間当たりの消費電流は１／２に低減される。
一実施例について説明する。セルフリフレフシュにおけ
るリフレッシュサイクルの長さを規定するものは、例え
ば、内蔵されたリフレッシュサイクル倍増手段としての
タイマのセント時間である。前述の従来ではこれが最大
１６μｓであったが、これを例えば最大３２μｓとすれ
ば、リフレッシュサイクルの長さを２倍にすることがで
きる。このセット時間を２倍にする方法としては、例え
ば前述の文献に示されたタイマ回路では、セット時間を
規定するコンデンサの容量を２倍にしてセット時間を２
倍にする方法がある。タイマのセット時間が２倍になれ
ば、リフレッシュサイクルの時間も２倍になり、従って
単位時間当たりの消費電流は１／２に低減される。
なお、上記実施例では、タイマのセット時間を長くする
ことによりリフレッシュサイクルを長くする方法を示し
たが、本発明はこれに限らず、他のどのような方法を用
いても良い。
ことによりリフレッシュサイクルを長くする方法を示し
たが、本発明はこれに限らず、他のどのような方法を用
いても良い。
また、本発明が適用される装置として、リフレッシュ制
御端子を用いてセルフリフレッシュモードを実行するダ
イナミック型半導体記憶装置を示したが、本発明はこれ
に限らず、他のどのような手段を用いてセルフリフレッ
シュモードを実行するものであってもよい。
御端子を用いてセルフリフレッシュモードを実行するダ
イナミック型半導体記憶装置を示したが、本発明はこれ
に限らず、他のどのような手段を用いてセルフリフレッ
シュモードを実行するものであってもよい。
以上説明したように本発明は、セルフリフレッシュモー
ドにおけるリフレッシュサイクルを通常のリフレッシュ
モード時よりも長くするリフレッシュサイクル倍増手段
を設けたことにより、単位時間当たりの動作時間を短く
できるので、セルフリフレッシュにおける消費電力を低
減できる効果がある。
ドにおけるリフレッシュサイクルを通常のリフレッシュ
モード時よりも長くするリフレッシュサイクル倍増手段
を設けたことにより、単位時間当たりの動作時間を短く
できるので、セルフリフレッシュにおける消費電力を低
減できる効果がある。
Claims (2)
- （１）通常のリフレッシュモードの他にセルフリフレッ
シュモードを有するダイナミック型半導体記憶装置にお
いて、前記セルフリフレッシュモード時には前記通常の
リフレッシュモードにおけるリフレッシュサイクルより
も長いリフレッシュサイクルで動作させるリフレッシュ
サイクル倍増手段を備えたことを特徴とするダイナミッ
ク型半導体記憶装置。 - （２）リフレッシュサイクル倍増手段はタイマであり、
このタイマのセット時間を長くすることにより長いリフ
レッシュサイクルで動作させるようにしたことを特徴と
する特許請求の範囲第１項記載のダイナミック型半導体
記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62319578A JPH01159893A (ja) | 1987-12-16 | 1987-12-16 | ダイナミツク型半導体記憶装置 |
| US07/278,552 US4933907A (en) | 1987-12-03 | 1988-12-01 | Dynamic random access memory device and operating method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62319578A JPH01159893A (ja) | 1987-12-16 | 1987-12-16 | ダイナミツク型半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01159893A true JPH01159893A (ja) | 1989-06-22 |
Family
ID=18111829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62319578A Pending JPH01159893A (ja) | 1987-12-03 | 1987-12-16 | ダイナミツク型半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01159893A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0765571A (ja) * | 1993-08-27 | 1995-03-10 | Nec Corp | 半導体記憶装置 |
| US6947345B2 (en) | 2001-04-02 | 2005-09-20 | Nec Electronics Corporation | Semiconductor memory device |
-
1987
- 1987-12-16 JP JP62319578A patent/JPH01159893A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0765571A (ja) * | 1993-08-27 | 1995-03-10 | Nec Corp | 半導体記憶装置 |
| US6947345B2 (en) | 2001-04-02 | 2005-09-20 | Nec Electronics Corporation | Semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5262998A (en) | Dynamic random access memory with operational sleep mode | |
| JP2617779B2 (ja) | 半導体メモリ装置 | |
| US3705392A (en) | Mos dynamic memory | |
| US4616346A (en) | Random access memory capable of varying a frequency in active and standby modes | |
| JP3165585B2 (ja) | 情報処理装置 | |
| CN108140406B (zh) | 用于存储器的自刷新的方法及相关设备 | |
| JPH0444836B2 (ja) | ||
| EP0547758B1 (en) | Optional refresh | |
| US5027327A (en) | Semiconductor memory | |
| KR100509088B1 (ko) | 반도체 기억 장치 | |
| US6298000B1 (en) | Dynamic type semiconductor memory device operable in self refresh operation mode and self refresh method thereof | |
| JPS5987695A (ja) | 半導体記憶装置 | |
| JP2003123468A (ja) | 半導体記憶装置 | |
| JPH01159893A (ja) | ダイナミツク型半導体記憶装置 | |
| EP0790618A1 (en) | Semiconductor memory device capable of setting the magnitude of substrate voltage in accordance with the mode | |
| JPH0799621B2 (ja) | ダイナミック型半導体記憶装置 | |
| JP3337459B2 (ja) | 情報処理装置 | |
| JPH01149295A (ja) | 半導体記憶装置 | |
| JPS61193514A (ja) | タイマ回路 | |
| JPH04114393A (ja) | 半導体集積回路 | |
| JPH05135576A (ja) | 半導体記憶装置 | |
| JPH03242895A (ja) | ダイナミックランダムアクセスメモリ | |
| JPH03217917A (ja) | リングオシレータ回路 | |
| JPH01146194A (ja) | ダイナミック型半導体記憶装置 | |
| JPH0778992B2 (ja) | ダイナミック型半導体記憶装置 |