JPH01157572A - 半導体素子 - Google Patents

半導体素子

Info

Publication number
JPH01157572A
JPH01157572A JP31509087A JP31509087A JPH01157572A JP H01157572 A JPH01157572 A JP H01157572A JP 31509087 A JP31509087 A JP 31509087A JP 31509087 A JP31509087 A JP 31509087A JP H01157572 A JPH01157572 A JP H01157572A
Authority
JP
Japan
Prior art keywords
impurity diffusion
diffusion layer
recombination center
source
drain impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31509087A
Other languages
English (en)
Inventor
Toshisuke Baba
俊祐 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP31509087A priority Critical patent/JPH01157572A/ja
Publication of JPH01157572A publication Critical patent/JPH01157572A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は半導体素子、具体的には電界効果トランジス
タに関するものである。
(従来の技術) 一般に、電界効果トランジスタは、例えば特公昭38−
11563号公報に開示され、かつ第3図に示すように
、シリコン基板1上にゲート酸化膜2とゲート電極3を
配し、その両端の基板1内にソース不純物拡散層4とド
レイン不純物拡散層5を形成して構成される。
このような電界効果トランジスタでは、ゲート電極3に
印加する電圧の強度を変えることでゲート酸化膜2とシ
リコン基板10間に誘起させる多数担体の量を調整し、
ソース不純物拡散層4とドレイン不純物拡散層5間(ソ
ース・ドレイン間)に流れる電流の大きさを制御する。
(発明が解決しようとする問題点) しかるに、上記のような従来の電界効果トランジスタで
は、ソース・ドレイン間に印加される電圧が、ゲート電
極3に印加される電圧に比べて大きいという動作電圧条
件下で、ドレイン不純物拡散層5の近傍で発生ずる2次
組体により、電気的特性が劣化するという問題点があっ
た。
第4図(at、 [b)、 (c)は、かかる電圧条件
における電気的特性の変化の様子を、電界効果トランジ
スタ内の2次組体発生分布、少数担体の分布、および多
数担体の分布によって示したものである。以下、この図
を参照して上記電気的特性を変化させる状況の詳細な説
明を行う。
いま、上記の電界効果トランジスタのソース・ドレイン
間に印加される電圧が、ゲート電極に印加される電圧に
比べて大きい状況下では、第4図Fa)の2次組体発生
分布に示されるように、ドレイン不純物拡散層近傍の高
電界領域で、衝突イオン化現象により2次組体11が発
生する。
すると、第4図+b)の少数担体の分布に示されるよう
に、発生した2次組体の内で、少数担体12は、素子内
の電界分布に従い、ソース接合近傍領域13を通って基
板側に流れ、ソース接合近傍領域13の電位を低下させ
る。
そして、第4図(C)の多数担体の分布に示されるよう
に、ソース接合近傍領域の電位障壁の高さが低下するこ
とによってソース不純物拡散層4(ソース領域)から基
板側へ大量の多数担体が注入され、その結果ソース゛接
合近傍で多数担体濃度が増大する領域14が形成され、
ゲート電界によってソース・ドレイン間の電流を制御す
ることが不可能になる状況が生じる。
このような状況は、第5図に示される電界効果トランジ
スタの電流−電圧特性の異常現象15として観測される
また、前記第4図ta+に示される、発生した2次組体
11はゲート酸化膜2中に注入され、これにより酸化膜
2中の電界分布が変化するので電気的特性が変化する。
この発明は、衝突イオン化現象によって発生する2次組
体によって生じる電気的特性の劣化を防止した半導体素
子を提供することを目的とする。
(問題点を解決するための手段) この発明は、電界効果トランジスタにおいて、ソース・
ドレイン不純物拡散層のうち、少なくともドレイン不純
物拡散層の周りに位置するごとく、基板内に再結合中心
層を形成するものである。
(作 用) 上記のようにドレイン不純物拡散層の周りに再結合中心
層を形成しておくと、ドレイン不純物拡散層近傍の高電
界領域で、衝突イオン化現象によって発生した2次組体
は直ぐに前記再結合中心層で吸収されることになり、2
次組体による電気的特性の劣化は生じない。
(実施例) 以下この発明の一実施例を図面を参照して説明する。第
1図はこの発明の一実施例を示す断面図である。この図
に示すように、この発明の一実施例では、ソース不純物
拡散N4およびドレイン不純物拡散層5の周りに位置す
るごとく、シリコン基板1内に、1016〜101?c
In−3の再結合中心濃度を有する再結合中心層6.7
が形成される。その他は第3図の従来の電界効果トラン
ジスタと同一であり、同一部分は同一符号を付してその
説明を省略する。
前記再結合中心層6.7は、通常の電界効果トランジス
タの製造工程において、ソース・ドレイン不純物拡散層
4,5の形成工程の前または後で、例えば金(Au)を
、温度範囲1000〜1400℃で、1’ 016〜1
0 ”cm−”の濃度で拡散させることによって形成さ
れる。ここで、再結合中心層形成用の金属としては、重
金属であって、不純物準位がシリコンのエネルギーギャ
ップの禁制帯と伝導帯の中心に位置するものであればよ
く、金以外にもNi、 Fe、 Geなどを使用できる
。しかし、金は、拡散係数が他のものより2桁小さいた
め、再結合中心層の形成のための制御が容易である。さ
らに、金は、シリコンに対する固溶度が大きい(溶ける
量が多い)ため、再結合中心層の拡散濃度の選択の幅が
大きいという長所をもつ。なお、金以外の金属を用いた
場合は、上記のように拡散係数が大きいため、拡散温度
を低くする必要がある。
そして、上記のようにソース不純物拡散層4およびドレ
イン不純物拡散層5の周りに再結合中心層6.7を形成
しておくと、衝突イオン化現象によって発生する2次組
体によって生じる電気的特性の劣化を防止できる。
第2図は、この発明の一実施例の効果をシミュレーショ
ンしたものを示し、第2図(alは2次組体発生分布、
同図(blは少数担体の分布、同図(C)は多数担体の
分布を示す。
第2図+a)の2次組体発生分布に示されるように、ド
レイン不純物拡散層近傍の高電界領域で、衝突イオン化
現象により発生した2次組体21は、第1図のドレイン
不純物拡散層5の周りの再結合中心層7で吸収されて、
分布の大きさが、第4図falの従来例の2次組体の分
布に比べて小さくなっている。また、第2図(b)の少
数担体の分布から分るように、ソース接合近傍に流れて
いく少数担体は第1図のソース不純物拡散層4の周りの
再結合中心層6で吸収され、ソース接合近傍領域22に
おける少数担体の溜がない。その結果、第2図(C1の
多数担体の分布から分るように、ソース接合近傍領域2
2における多数担体のソース不純物拡散層4からの注入
が無く、電気的特性の劣化が無いことが分る。また、前
記第2図fatのように2次組体の発生分布が小さいと
、2次組体のゲート酸化膜2中への注入がなく、この点
からも電気的特性の劣化が生じない。
なお、上記一実施例では、ソース不純物拡散層4とドレ
イン不純物拡散層5の両方の周りに再結合中心層6,7
を形成するようにしたが、少なくともドレイン不純物拡
散層5の周りに再結合中心N7を形成するだけで充分特
性の劣化を防止できる。
しかるに、ドレイン不純物拡散層5側にのみ再結合中心
層を形成すると、製造時、選択するための工程が必要と
なるので、製造時のことを考えると、両方に設けた方が
よい。また、両方に再結合中心層を設ければ、一対の不
純物拡散層のいずれをドレインとして用いても良く、さ
らに、回路パターンからマスクパターンを作成する際に
、再結合中心層を意識する必要がなくなり、パターン形
成が容易となる。
(発明の効果) 以上詳述したように、この発明の半導体素子によれば、
少なくともドレイン不純物拡散層の周りに再結合中心層
を設けて、衝突イオン化現象により発生した2次組体を
吸収するようにしたので、前記2次組体による電気的特
性の劣化を防止できる。
【図面の簡単な説明】
第1図はこの発明の半導体素子の一実施′例を示す断面
図、第2図(al 、 (bl 、 (clは上記一実
施例の素子における2次組体発生分布、少数担体分布お
よび多数担体分布を示す図、第3図は従来の電界効果ト
ランジスタを示す断面図、第4図(at、 To)、 
fc)は従来のトランジスタにおける2次組体発生分布
、少数担体分布および多数担体分布を示す図、第5図は
従来のトランジスタにおける電流−電圧特性図である。 1・・・シリコン基板、2・・・ゲート酸化膜、3・・
・ゲ−l−電極、4・・・ソース不純物拡散層、5・・
・ドレイン不純物拡散層、6.7・・・再結合中心層。 1 :シリコン基板 2:ゲート酸化膜 3:ゲート電極 4 !ソース不純物拡散層 5 :ドレイン不純物拡散層 6.7:再結合中心層 本発明一実施例による構造 第1図 2次組体発生分布 第2図(a) 少数担体分布 第2図(b) 第2図 (C) 従来の構造 第3図 第4図(a) 少数担体分布 第4図(b) 電流−電圧特性 第5図

Claims (1)

    【特許請求の範囲】
  1.  半導体基板上にゲート酸化膜とゲート電極を配し、そ
    の両端の基板内にソース・ドレイン不純物拡散層を形成
    してなる半導体素子において、ソース・ドレイン不純物
    拡散層のうち、少なくともドレイン不純物拡散層の周り
    に位置するごとく、前記基板内に再結合中心層を形成し
    たことを特徴とする半導体素子。
JP31509087A 1987-12-15 1987-12-15 半導体素子 Pending JPH01157572A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31509087A JPH01157572A (ja) 1987-12-15 1987-12-15 半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31509087A JPH01157572A (ja) 1987-12-15 1987-12-15 半導体素子

Publications (1)

Publication Number Publication Date
JPH01157572A true JPH01157572A (ja) 1989-06-20

Family

ID=18061287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31509087A Pending JPH01157572A (ja) 1987-12-15 1987-12-15 半導体素子

Country Status (1)

Country Link
JP (1) JPH01157572A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6952064B2 (en) 2001-07-11 2005-10-04 Matsushita Electric Industrial Co., Ltd. Motor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6952064B2 (en) 2001-07-11 2005-10-04 Matsushita Electric Industrial Co., Ltd. Motor

Similar Documents

Publication Publication Date Title
US6919606B2 (en) Semiconductor device comprising an insulating mask formed on parts of a gate electrode and semiconductor layer crossing an active region
US5248892A (en) Semiconductor device provided with a protection circuit
JPH0680688B2 (ja) プレーナ型半導体デバイス体とその製法
KR950012705A (ko) 정전방전 보호회로의 트랜지스터 및 그 제조방법
JPH03196546A (ja) 化合物半導体集積回路装置
US6707116B2 (en) Integrated circuit and manufacturing method therefor
JPH01157572A (ja) 半導体素子
JPH01218070A (ja) Mosトランジスタ
JPH05136405A (ja) 半導体装置
JPS6143475A (ja) Mos型半導体装置
JPS582067A (ja) 半導体装置の製造方法
JPH0342872A (ja) 半導体装置の製造方法
JPH0488669A (ja) 半導体装置
JPH0319370A (ja) 半導体装置
JP2948256B2 (ja) 半導体記憶装置の製造方法
JPH08139103A (ja) 電界効果トランジスタおよびその製造方法
KR100476377B1 (ko) 박막트랜지스터제조방법
JPH0346272A (ja) 半導体装置の製造方法
JPS627710B2 (ja)
JPS627148A (ja) 相補型半導体装置及びその製造方法
JPS63202971A (ja) 半導体装置
JPH07183498A (ja) 半導体装置
JPH01204473A (ja) 薄膜トランジスタ
JPH0456280A (ja) 半導体装置およびその製造方法
JPH04162660A (ja) 半導体装置