JPH01154254A - デバック方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はデバッグ方式に関し、特にＲＯＭペースマシン
の如く、命令を書換えることができないシステムにおい
ては、１命令ずつの割込みは受付けることができるが、
ソフトウェア割込みは受付けることができない場合に好
適な、デバッグ方式％式％ 通常の、ＲＡＭ上で走るデバッガは、あるソフトウェア
を擬似的にトレースする。わかり易く言えば、ＣＲＴの
如き出力装置に、どのような命令が使われており、ＣＰ
Ｕのレジスタの内容および上記命令のアドレスがどうな
っているかを表示するため、１命令ずつ割込みがかかる
機能と、ソフトウェア割込み命令による割込み機能とが
備えられている。これにより、デバッガは、割込みルー
チンの中で、ＣＰＵのレジスタの内容９割込みが入った
時点の命令等を表示させることができる。

これに対して、ＲＯＭベースマシンでは、１命令ずつの
割込みは受付けることができるが、ソフトウェア割込み
命令による割込みは、デバッガがソフトウェアの命令を
割込み命令に変え、割込み処理ルーチンの中で元の命令
に戻しているので、ＲＯＭ上にプログラムが書かれてい
るソフ１−ウェアでは、１命令ずつの割込みを用いてデ
バッグはできるが、ソフトウェア割込みを用いたデバッ
グができないことになる。

上述の、ラフ１−ウエフ割込みを用いたデバッグができ
ないということは、ハードウェアの　Ｉ１０部に直接関
係しているソフトウェアでは、１命令ずつの割込みを用
いてのデバッグ中に、タイマによる割込み等が入って、
予想外の事態が発生することがあるためである。

目　　　　　的 本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来のデバッグ方式における上述の如き
不都合を解消し、ＲＯＭベースマシンの如く、１命令ず
つの割込みは受付けることができるが、ソフトウェア割
込みは受付けることができない場合に好適な、デバッグ
方式を提供することにある。

構成 本発明の上記目的は、ＲＯＭ上で動作するソフトウェア
を含むマシンの、前記ＲＯＭ上のソフトウェアののデバ
ッグ方式において、デバッグ対象となるマシンのブレー
クポイントアドレスを設定するための第一のレジスタと
、ブレークポイン）・アドレス時の出力データを設定す
るための第二のレジスタとを設け、前記システムのアド
レスが前記第一のレジスタに設定された値に到達した時
点で、前記第二のレジスタに設定された出力データを出
力し、これに基づいて前記マシンのデバッグを行うこと
を特徴とするデバッグ方式によって達成される。

以下、本発明の構成を、実施例に基づいてより詳細に説
明する。

第２図は、本発明の適用対象となる、ＲＯＭベースマシ
ンシステムの構成図である。また、第３図は、本発明の
一実施例を示す、ＲＯｂｉをデバッグするための追加回
路の構成図である。

両図において、１はＣＰＵ、２はデバッグ対象となるＲ
ＯＭ、３はアドレスデコーダ、４と５はＣＰＵインター
ナルアドレスバスおよび同データバス、６と７はシステ
ムアドレスバスおよび同データバス、８はアドレスバス
・ドライバ、９はアドレスバス・レシーバ、１０はデー
タバス・ドライバ／レシーバ、１１はデータバス・ドラ
イバ、１２はブレークポイントアドレスを設定するため
のブレークポイントアドレス・レジスタ、１３はブレー
クポイントアドレス時の出力データをセットするための
データ・レジスタ、また、１４は比較回路を示している
。

なお、説明を簡単にするために、ＣＰＵＩは８ビツト構
成であるとし、また、第２図に示したシステムは、通常
の、ＲＡＭ上のソフトウェアのデバッグツールを有して
いるものとする。

第１図は、本実施例の動作例を示すフローチャートであ
る。以下、第１図に基づいて、本実施例の動作を説明す
る。

まず、デバッグ対象となるＲＯＭ２のブレークするアド
レスを、ブレークポイント・レジスタ１２に書込む（ス
テップ２１）。また、ブレークポイントに到達したとき
の出力データを、データ・レジスタ１３に書込む（ステ
ップ２２）。この出力データは。

例えば、ＣＰＵとしてインテル社の”　８０８８”を用
いた場合は、“ＩＮＴ３”となる。

このようにセットした状態で、プログラムをスタートさ
せれば、システムアドレスバス６上のアドレスが、ステ
ップ２１でセットした値に到達した時点で（ステップ２
３）、比較回路１４から出力が送出され、この信号がデ
ータレジスタ１３のゲートを開き、上述のデータ、すな
わち、デバッグのための割込みを発生させる命令を出力
しくステップ２４）、デバッグ対象となるＲＯＭ２のブ
レークするアドレスがデバッグされる。

上記実施例においては、説明を簡単にするために、ＣＰ
ＵＩは８ビツト構成としたが、本発明はこれに限定され
るものではなく、１６ビツト、３２ビツト構成のＣＰＵ
を含むシステム中のＲＯＭベースマシン等のデバッグに
対しても適用可能なものである。

効　　　果 以上述べた如く、本発明によれば、ＲＯＭ上で動作する
ソフトウェアを含むマシンの、前記ＲＯＭ上のソフトウ
ェアののデバッグ方式において。

デバッグ対象となるマシンのブレークポイントアドレス
を設定するための第一のレジスタと、ブレークポイント
アドレス時の出力データを設定するための第二のレジス
タとを設け、前記システムのアドレスが前記第一のレジ
スタに設定された値に到達した時点で、前記第二のレジ
スタに設定された出力データを出力し、これに基づいて
前記マシンのデバッグを行うようにしたことにより、Ｒ
ＯＭベースマシンの如く、１命令ずつの割込みは受付け
ることができるが、ソフトウェア割込みは受付けること
ができない場合に好適なデバッグ方式を実現できるとい
う顕著な効果を奏するものである。

【図面の簡単な説明】

第１図は本発明の一実施例の動作例を示すフローチャー
ト、第２図は本発明の適用対象となる、ＲＯＭベースマ
シンシステムの構成図、第３図は本発明の一実施例を示
すＲＯＭをデバッグするための追加回路の構成図である
。 １　：　ＣＰＵ、２　：　ＲＯＭ、３ニアドレスデコー
ダ、４：ＣＰＵインターナルアドレスバス、５：ＣＰＵ
インターナルデータバス、６：システムアドレスバス、
７：システムデータバス、８ニアドレスバス・ドライバ
、９ニアドレスバス・レシーバ、１０：データバス・ド
ライバ／レシーバ、ｌＩ：データバス・ドライバ、１２
ニブレークポイントアドレス・レジスタ、１３：データ
・レジスタ、１４：比較回路。 特許出願人　株式会社　リ　コ　一 代　理　人　弁理士　磯　村　雅　俊Ａ’ｉ”、”　７
１・′１・−・１１ ・、ゴ 第　　　１　　　図 第　　　２　　　図

Claims (1)

【特許請求の範囲】
1. （１）リードオンリメモリ（ＲＯＭ）上で動作するソフ
   トウェアを含むマシンの、前記ＲＯＭ上のソフトウェア
   ののデバッグ方式において、デバッグ対象となるマシン
   のブレークポイントアドレスを設定するための第一のレ
   ジスタと、ブレークポイントアドレス時の出力データを
   設定するための第二のレジスタとを設け、前記システム
   のアドレスが前記第一のレジスタに設定された値に到達
   した時点で、前記第二のレジスタに設定された出力デー
   タを出力し、これに基づいて前記マシンのデバッグを行
   うことを特徴とするデバッグ方式。