JPH01143331A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01143331A JPH01143331A JP30224487A JP30224487A JPH01143331A JP H01143331 A JPH01143331 A JP H01143331A JP 30224487 A JP30224487 A JP 30224487A JP 30224487 A JP30224487 A JP 30224487A JP H01143331 A JPH01143331 A JP H01143331A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- oxide film
- angle
- crystallographic
- flat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 230000015556 catabolic process Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はシリコンの熱酸化膜を用いる半導体装置の製造
方法に関する。
方法に関する。
従来の技術
従来、半導体基板表面と結晶学的表面のなす角度が０．
５〜１度の半導体基板を用いて半導体装置が製造されて
いた。
５〜１度の半導体基板を用いて半導体装置が製造されて
いた。
発明が解決しようとする問題点
２・・−７
半導体基板表面が正確に結晶学的表面に一致せず、例え
ば半導体基板表面と結晶学的表面のなす角度が１度の半
導体基板の上に例えば１μｍの幅の熱酸化膜を形成する
と、熱酸化膜と半導体基板の界面には、表面が平坦な場
合でも少なくとも６０程度の単原子ステップを含む。こ
のようなステップは、熱酸化膜特にナノメーター程度の
非常に薄い酸化膜の耐圧と信頼性を低くする。
ば半導体基板表面と結晶学的表面のなす角度が１度の半
導体基板の上に例えば１μｍの幅の熱酸化膜を形成する
と、熱酸化膜と半導体基板の界面には、表面が平坦な場
合でも少なくとも６０程度の単原子ステップを含む。こ
のようなステップは、熱酸化膜特にナノメーター程度の
非常に薄い酸化膜の耐圧と信頼性を低くする。
本発明はかかる点に鑑みてなされたもので、さらに高い
耐圧と高い信頼性を有する薄い酸化膜を得る事を目的と
している。
耐圧と高い信頼性を有する薄い酸化膜を得る事を目的と
している。
問題点を解決するための手段
半導体基板表面と結晶学的表面のなす角度が非常に小さ
く表面の平坦な基板の上に熱酸化膜を形成する。
く表面の平坦な基板の上に熱酸化膜を形成する。
作用
半導体基板表面と結晶学的表面のなす角度が非常に小さ
く表面の平坦な基板は半導体装置の大きさに渡って原子
ステップを含まず、従ってその熱酸化膜と半導体基板の
界面にも原子ステップを含３・・−パ まないか又は、極小数しか含まない。従って、高い耐圧
と高い信頼性を有する酸化膜が得られる。
く表面の平坦な基板は半導体装置の大きさに渡って原子
ステップを含まず、従ってその熱酸化膜と半導体基板の
界面にも原子ステップを含３・・−パ まないか又は、極小数しか含まない。従って、高い耐圧
と高い信頼性を有する酸化膜が得られる。
実施例
第１図は本発明の実施例を示す。半導体基板１の表面と
結晶学的表面のなす角度３を１分とすると、原子ステッ
プの高さ４は０．３ｎｍ程度であるから、例えば半導体
装置の基板表面２方向の寸法を１μｍとすると、そこに
含まれる原子ステップの数は表面が平坦であれば（１μ
ｍ／○、ｓ ｎ ｍ ）×ｔａｎ （１’／ｓｏ ）で
与えられるからその数は約１になる。熱酸化の前に表面
を平坦化するには、分子ビームエピタキシャル法又は他
の方法で薄いエピタキシャル膜を成長するのも有効であ
る。
結晶学的表面のなす角度３を１分とすると、原子ステッ
プの高さ４は０．３ｎｍ程度であるから、例えば半導体
装置の基板表面２方向の寸法を１μｍとすると、そこに
含まれる原子ステップの数は表面が平坦であれば（１μ
ｍ／○、ｓ ｎ ｍ ）×ｔａｎ （１’／ｓｏ ）で
与えられるからその数は約１になる。熱酸化の前に表面
を平坦化するには、分子ビームエピタキシャル法又は他
の方法で薄いエピタキシャル膜を成長するのも有効であ
る。
発明の効果
本発明によれば、原子ステップを含まないか又は、極小
数しか含寸ない熱酸化膜が得られ、従って、高い耐圧と
高い信頼性を有する酸化膜が得られる。
数しか含寸ない熱酸化膜が得られ、従って、高い耐圧と
高い信頼性を有する酸化膜が得られる。
第１図は本発明に用いられる半導体基板の一実施例を示
す断面図である。 １・・・半導体基板、２・・・・基板表面、３・・・・
・半導体基板表面と結晶学的表面のカす角度、４・・・
・・・原子ステップの高さ、５・・・・・半導体装置の
寸法。
す断面図である。 １・・・半導体基板、２・・・・基板表面、３・・・・
・半導体基板表面と結晶学的表面のカす角度、４・・・
・・・原子ステップの高さ、５・・・・・半導体装置の
寸法。
Claims (1)
- 半導体基板表面と結晶学的表面のなす角度が非常に小
さく表面の平坦な基板を用いることにより、半導体装置
の大きさに渡って熱酸化膜と半導体基板の界面に原子の
階段状の構造（以下ステップと呼ぶ）を含まないか又は
、極小数しか含まない熱酸化膜を形成し、高い耐圧と高
い信頼性を有する酸化膜を得る事を特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30224487A JPH01143331A (ja) | 1987-11-30 | 1987-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30224487A JPH01143331A (ja) | 1987-11-30 | 1987-11-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01143331A true JPH01143331A (ja) | 1989-06-05 |
Family
ID=17906685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30224487A Pending JPH01143331A (ja) | 1987-11-30 | 1987-11-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01143331A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04162628A (ja) * | 1990-10-26 | 1992-06-08 | Nec Corp | 半導体装置の製造方法 |
-
1987
- 1987-11-30 JP JP30224487A patent/JPH01143331A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04162628A (ja) * | 1990-10-26 | 1992-06-08 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Anner | Planar processing primer | |
| JP2560716B2 (ja) | 半導体素子及びその製造方法 | |
| EP0352801A2 (en) | Production method of a semiconductor-on-insulator structure with gettering sites | |
| JPS62502438A (ja) | エピタキシヤル層のオ−トド−ピング防止方法 | |
| JP3081706B2 (ja) | 半導体装置用基板 | |
| JPH0361634B2 (ja) | ||
| JPH01143331A (ja) | 半導体装置の製造方法 | |
| JPH0521448A (ja) | 半導体装置の製造方法 | |
| JPS5852843A (ja) | 半導体集積回路装置の製造法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPH08321443A (ja) | 半導体装置の製造方法 | |
| US5179030A (en) | Method of fabricating a buried zener diode simultaneously with other semiconductor devices | |
| JPH0468770B2 (ja) | ||
| JP2846986B2 (ja) | 半導体ウェーハの製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPS5890722A (ja) | 半導体装置 | |
| JPH02316A (ja) | Ｓｏｉ基板の形成方法 | |
| Bravman | Morphological Aspects of Silicon-Silicon Dioxide VLSI Interfaces | |
| JPS5821854A (ja) | 半導体回路素子 | |
| JPS5840337B2 (ja) | 半導体集積回路の製造方法 | |
| JP3272908B2 (ja) | 半導体多層材料の製造方法 | |
| JP2003306399A (ja) | シリコン基板上にリン化インジウム層を形成する方法 | |
| JPH0580438B2 (ja) | ||
| JPH0689902A (ja) | 半導体装置の製造方法 | |
| JPS58201331A (ja) | シリコン半導体素子の製造方法 |