JP2003306399A - シリコン基板上にリン化インジウム層を形成する方法 - Google Patents

シリコン基板上にリン化インジウム層を形成する方法

Info

Publication number
JP2003306399A
JP2003306399A JP2003045552A JP2003045552A JP2003306399A JP 2003306399 A JP2003306399 A JP 2003306399A JP 2003045552 A JP2003045552 A JP 2003045552A JP 2003045552 A JP2003045552 A JP 2003045552A JP 2003306399 A JP2003306399 A JP 2003306399A
Authority
JP
Japan
Prior art keywords
layer
indium phosphide
buffer
silicon substrate
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003045552A
Other languages
English (en)
Other versions
JP2003306399A5 (ja
Inventor
Jun Amano
ジュン・アマノ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2003306399A publication Critical patent/JP2003306399A/ja
Publication of JP2003306399A5 publication Critical patent/JP2003306399A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02488Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02543Phosphides
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12687Pb- and Sn-base components: alternative to or next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】従来のリン化インジウム基板上における高品質
リン化インジウム薄膜成長による方法の特徴であるウエ
ハサイズが小さく、脆く、且つ高価であるという固有の
問題点を克服すること。 【解決手段】本発明は、シリコン基板上に高品質のエピ
タキシャルリン化インジウム層を形成する方法とこの方
法によって形成された半導体デバイスを提供するもので
ある。本発明によれば、比較的サイズが大きく(例:最
大直径300mm)且つシリコン基板によって提供され
る比較的高度な機械的安定性を備えた高品質リン化イン
ジウム膜を生成することができる。

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、リン化インジウム
薄膜の形成に関し、更に詳しくは、シリコン上にリン化
インジウム薄膜を形成するための鉛系ペロブスカイトバ
ッファに関する。 【0002】 【従来の技術】高品質のエピタキシャルリン化インジウ
ム薄膜を必要とするデバイスは、従来、リン化インジウ
ム基板上に形成されている。しかしながら、これらの基
板は、ウエハのサイズが小さく、脆く、且つ高価であ
る。従って、例えば、リン化インジウム基板よりも機械
的及び価格的な面で優れたシリコン基板などのその他の
材料システム上に高品質エピタキシャルリン化インジウ
ム薄膜を成長させる技術の開発が強く求められている。 【0003】既に、シリコン基板上にリン化インジウム
薄膜を形成する様々な方法が提案されており、例えば、
シリコン基板上にリン化インジウム層が直接形成されて
いる。これらのプロセスによれば、リン化インジウムを
1つ又は2つの段階によって形成可能であり、従来の1
段階からなるプロセスの場合には、単結晶のリン化イン
ジウムの単一薄膜をシリコン基板上に直接形成してい
る。一方、従来の2段階からなるプロセスにおいては、
まずシリコン基板上に非晶質のリン化インジウムバッフ
ァ層を形成し、この非晶質リン化インジウムバッファ層
上に最終的な単結晶リン化インジウム薄膜を形成する。
しかしながら、これらの方法で形成されたリン化インジ
ウム層は、歩留まりが悪く表面構造も低品質であるた
め、通常、サイズが大きな半導体デバイスの製造には適
さない。これらの方法によって形成されるリン化インジ
ウムが低品質になる主な原因は、リン化インジウムとシ
リコン間の比較的大きな格子ミスマッチ(8%のレベ
ル)にある。 【0004】 【発明が解決しようとする課題】シリコン基板上に形成
されたリン化インジウム薄膜の格子ミスマッチによって
生じる欠陥と表面の粗さを軽減すべく、米国特許第4,
965,224号明細書では、シリコン基板上にガリウ
ム砒素バッファ層を形成しこのガリウム砒素バッファ層
と単結晶のリン化インジウム薄膜の間に非晶質のリン化
インジウムバッファを形成する方法を提案している。ガ
リウム砒素の格子定数はリン化インジウム薄膜とシリコ
ン基板の格子定数の中間に位置しているため、上述の方
法によって形成されるリン化インジウム薄膜に比べ、最
終的な単結晶リン化インジウム薄膜の歪が軽減されると
米国特許第4,965,224号明細書は主張してい
る。しかしながら、リン化インジウムとガリウム砒素間
の格子ミスマッチは依然として比較的大きなものであり
(3.8%のレベル)、又、非晶質リン化インジウム上
におけるリン化インジウム成長の歩留まりと表面構造
も、通常、サイズの大きな半導体デバイスの製造に適し
たものではない。 【0005】 【発明を解決するための手段】本発明は、シリコン基板
上に高品質のエピタキシャルリン化インジウム層を形成
する方法とこの方法によって形成された半導体デバイス
を提供するものである。本発明によれば、比較的サイズ
が大きく(例:最大直径300mm)且つシリコン基板
によって提供される比較的高度な機械的安定性を備えた
高品質リン化インジウム膜を生成することができる。こ
の結果、本発明は、従来のリン化インジウム基板上にお
ける高品質リン化インジウム薄膜成長による方法の特徴
であるウエハサイズが小さく、脆く、且つ高価であると
いう固有の問題点を克服する。又、本発明によれば、シ
リコン系デバイスとリン化インジウム系デバイスの両方
を含む高集積製品の製造が可能となる。 【0006】本発明の一側面では、鉛系ペロブスカイト
バッファをシリコン基板上に形成し、この鉛系ペロブス
カイトバッファ上にエピタキシャルリン化インジウム層
を形成する。 【0007】本発明による実施例には、以下の特徴が1
つ以上含まれている。 【0008】バッファは、次の式に従ってリン化インジ
ウム層の格子定数(αInP)と略マッチする格子定数
(αBUFFER)を有するエピタキシャル核形成面を
リン化インジウム層に対して提供する鉛系ペロブスカイ
ト層から構成されることが望ましい。 【0009】|αInP−αBUFFER|/α
BUFFER≦0.02 【0010】このバッファをPb(ZrTi1−X
の層で構成する実施例も存在する(ここで、0≦X
≦1の範囲にある)。Zrの添え字Xは、0.5<X≦
1の範囲であることが望ましく、略1の値が更に望まし
い。又、このPb(ZrTi1−X)O層が、基板
からリン化インジウム層に向かう成長方向に沿ってTi
成分が減少しつつ徐々に変化する組成を有する実施例も
存在する。更に、リン化インジウム層は、Pb(Zr
Ti1−X)O層の対応するエピタキシャル方向に対
して面内回転したエピタキシャル方向を有することも可
能であり、例えば、リン化インジウム層のエピタキシャ
ル方向は、Pb(ZrTi1−X)O 層の対応する
エピタキシャル方向に対して45°回転可能である。 【0011】又、リン化インジウム層に対してエピタキ
シャル核形成面を提供する鉛系ペロブスカイト層と鉛系
ペロブスカイト層及びシリコン基板間に配設された電気
的、熱的、及び化学的に安定したバリア層からバッファ
を構成する実施例も存在する。このバリア層は混合遷移
金属酸化物で構成することが望ましく、チタン酸ジルコ
ニウム又はチタン酸ストロンチウム、或いはこれらの両
方で構成することできる。 【0012】更には、リン化インジウム層を原子層エピ
タキシャル成長プロセスによって形成する実施例も存在
する。 【0013】本発明のその他の特徴と利点は、図面及び
請求の範囲を参照しつつ以下の説明によって明らかにさ
れる。 【0014】 【発明の実施の形態】以下の説明においては、同様の要
素を識別するために同様の参照符号が使用されている。
又、図面は模範的な実施例における主要な特徴を概略的
に示すためのものであり、これらの図面は、実際の実施
例の様々な特徴や対象要素の相対的な寸法を示すための
ものではなく、縮尺も正確なものではない。 【0015】図1を参照すれば、一実施例における半導
体構造10は、シリコン基板14上に形成された鉛系ペ
ロブスカイト(lead-based perovskite、ペロブスカイ
トは灰チタン石とも呼ばれる)バッファ12を含んでお
り、このバッファ12上に高品質のエピタキシャルリン
化インジウム層16が形成されている。通常、この鉛系
ペロブスカイトバッファ12は、リン化インジウムの格
子定数(αInP)と略マッチする格子定数(α
BUFFER)を有するエピタキシャル核形成面18を
リン化インジウム層16に対して提供する。式(1)に
よって規定されるように、格子ミスマッチ(Δ)は2%
を超過しないことが望ましい。 【0016】 Δ=|αInP−αBUFFER|/αBUFFER≦0.02 (1) 【0017】300°Kにおけるリン化インジウムの格
子定数は0.587nmである。従って、好適な実施例
においては、バッファ12によって提供される格子定数
(α BUFFER)は、300°Kで式(2)で表され
る範囲内の値となる。 【0018】 0.575nm≦αBUFFER≦0.599nm (2) 【0019】通常、リン化インジウム層16は、現在入
手可能なバルクリン化インジウムウエハの品質と略同等
の品質を有することが望ましく、例えば、リン化インジ
ウム層16のエッチピット欠陥密度は5x10cm
−2のレベル未満であることが望ましい。 【0020】バッファ12がリン化インジウム層16に
対してPb(ZrTi1−X)O の結晶層を提供す
る実施例も存在する(ここで、Zrの添え字Xは、通
常、0≦X≦1の範囲内にある)。図2を参照して後程
詳述するように、特定の相対的なエピタキシャル方向に
おいて、このPb(ZrTi1−X)O層は、X=
1(即ち、PbZrO)での値0.588nmからX
≒0.58における0.575まで略線形で減少する格
子定数をリン化インジウム層に対して提供する。この結
果、相対的な組成値Xは0.5<X≦1の範囲内にある
ことが望ましく、略1の値を有することが更に望まし
い。尚、本明細書で使用されているPb(ZrTi
1−X)Oという化学式には一貫して酸素の添え字と
して値3が含まれているが、実際の実施例においては、
この値は、例えば、2.7〜3.3の範囲で変化可能で
あることに留意されたい。 【0021】図2に示されているように、これらの実施
例においては、リン化インジウム層16は、Pb(Zr
Ti1−X)O層の対応するエピタキシャル方向に
対して面内回転したエピタキシャル方向を有している。
例えば、バッファ層12がPbZrOエピタキシャル
核形成層をリン化インジウム層16に対して提供する実
施例においては、リン化インジウム層のエピタキシャル
方向は、PbZrO層の対応するエピタキシャル方向
に対して45°回転可能である。即ち、リン化インジウ
ムエピタキシャル層16の<010>方向は、PbZr
層の<010>の方向に対して45°回転してい
る。この相対的なエピタキシャル方向により、リン化イ
ンジウム層とPbZrO層間の格子ミスマッチは0.
17%程度になり、最大数ミクロンの厚さの高品質エピ
タキシャルリン化インジウム層の成長が可能となる。そ
の他の実施例においては、鉛系ペロブスカイトバッファ
12の個別の化学組成に応じ、この相対的な面内エピタ
キシャル回転の程度を45°以外にすることも可能であ
る。 【0022】このPb(ZrTi1−X)O層の組
成が、基板からリン化インジウム膜に向かう成長方向に
沿ってTi成分が減少しつつ徐々に変化する実施例も存
在する。これにより、バッファ12とシリコン基板14
間の格子ミスマッチによって生じるバッファ12内の歪
による欠陥を軽減することができる。 【0023】図3を参照すれば、一半導体構造20にお
いて、バッファ12は、鉛系ペロブスカイトバッファ層
22と、このバッファ層22とシリコン基板14の間に
配設された電気的、熱的、及び化学的に安定したバリア
層24を含む複数の層を有している。この実施例におい
ては、バリア層24は、鉛系ペロブスカイトバッファ層
22とシリコン基板14の間の電流と酸素の拡散を制限
し、鉛系ペロブスカイトバッファ層22とシリコン基板
14間における有害な化学的及び電気的相互作用を回避
している。このバリア層24は、混合遷移金属酸化物
(例:チタン酸ジルコニウム又はチタン酸ストロンチウ
ム、或いはこれらの両方)を含むことが望ましい。この
バリア層22の組成及び形成法の更なる詳細は、199
9年10月20日に出願されたジュン・アマノ(Jun
Amano)による「強誘電性メモリデバイス用のバ
リア層(Barrier Layer for Fer
roelectric Memory Device
s)」という名称の米国特許出願公開第09/420,
989号明細書で開示されており、この特許出願公開明
細書は欧州特許出願公開第1,094,507(A0
2)号明細書に対応している。この実施例においては、
鉛系ペロブスカイトバッファ層22とバリア層24の間
の格子ミスマッチの結果生じる歪を軽減するために、鉛
系ペロブスカイトバッファ層22の組成を徐々に変化さ
せることができる。 【0024】その他の実施例においては、バッファ12
が2つ以上の層を含むことも可能であり、その中の1つ
以上の層の組成を徐々に変化させることができる。 【0025】図4を参照すれば、一実施例において、リ
ン化インジウム系半導体デバイス30が図1の半導体構
造10上に形成されている。この図示の実施例において
は、半導体デバイス30は、リン化インジウム系ダブル
ヘテロ接合バイポーラトランジスタ(HBT)である
が、その他の実施例においては、半導体デバイス30
は、電気的、光学的、及び光電デバイスを含む、リン化
インジウムのエピタキシャル層上に製造可能な様々な従
来のデバイスのいずれであってよい。 【0026】上述の半導体構造は、従来の半導体プロセ
ス技術によって製造可能である。例えば、鉛系ペロブス
カイト層は、有機金属化学気相蒸着法(MOCVD)又
は反応スパッタリング法によって形成可能である。又、
リン化インジウム層は、分子線エピタキシ法(MBE)
又は低温MOCVD法などの原子層蒸着技術によって形
成することができる。 【0027】要約すれば、上述の実施例の特徴は、シリ
コン基板上での高品質エピタキシャルリン化インジウム
層の形成を可能にする鉛系ペロブスカイトバッファであ
る。これにより、比較的サイズが大きく(例:最大直径
300mm)且つシリコン基板によって提供される比較
的高度な機械的安定性を備えた高品質のリン化インジウ
ム膜を生成することができる。この結果生成された構造
は、リン化インジウムウエハ基板の安価な代替物として
使用可能であり、更には、これらの構造は、高集積の半
導体デバイス及び回路を形成するのに使用可能である。
例えば、標準的なシリコンデバイス(例:CMOSデバ
イス)をシリコン基板上に製造し、そのシリコンデバイ
スの構造上に形成した鉛系ペロブスカイトバッファ上に
エピタキシャル成長させたリン化インジウム層の上にリ
ン化インジウム系回路を製造することができるのであ
る。 【0028】尚、その他の実施例も特許請求の範囲によ
って規定された本発明の範囲内に含まれる。この発明は
例として、次の実施形態を含む。 【0029】(1)シリコン基板にリン化インジウム層
を形成する方法であって、前記シリコン基板上に鉛系ペ
ロブスカイトバッファを形成し、前記鉛系ペロブスカイ
トバッファ上にエピタキシャルリン化インジウム層を形
成する方法。 【0030】(2)前記バッファは、式|αInP−α
BUFFER|/αBUFFER≦0.02を満たすリ
ン化インジウム層の格子定数(αInP)とほぼ一致す
る格子定数(αBUFFER)を有するエピタキシャル核
形成面が、リン化インジウム層に対して存在する鉛系ペ
ロブスカイト層を有する(1)に記載の方法。 【0031】(3)前記バッファ(12)は、Pb(Z
Ti1−X)O層(ここで、Xは0.5<X≦1
の範囲内にある)を有する(1)に記載の方法。 【0032】(4)前記Pb(ZrTi1−X)O
層は、前記基板から前記リン化インジウム膜に向かう成
長方向に沿ってTi成分が減少しつつ徐々に変化する組
成を有する(3)に記載の方法。 【0033】(5)前記リン化インジウム層は、前記P
b(ZrTi1−X)O層の対応するエピタキシャ
ル方向に対して面内回転したエピタキシャル方向を有す
る(3)に記載の方法。 【0034】(6)前記バッファは、前記リン化インジ
ウム層に対してエピタキシャル核形成面が存在する鉛系
ペロブスカイト層と、該鉛系ペロブスカイト層と前記シ
リコン基板の間に配設された電気的、熱的、及び化学的
に安定なバリア層と、を有する(1)に記載の方法。 【0035】(7)シリコン基板と、前記シリコン基板
上に形成された鉛系ペロブスカイトバッファと、前記鉛
系ペロブスカイトバッファ上に形成されたエピタキシャ
ルリン化インジウム層と、を有することを特徴とする半
導体デバイス。 【0036】(8)前記バッファは、式|αInP−α
BUFFER|/αBUFFER≦0.02をみたすリ
ン化インジウム層の格子定数(αInP)とほぼ一致す
る格子定数(αBUFFER)を有するエピタキシャル
核形成面を前記リン化インジウム層に対して存在する鉛
系ペロブスカイト層を有する(7)に記載の半導体デバ
イス。 【0037】(9)前記バッファは、Pb(ZrTi
1−X)O層(ここで、Xは0.5<X≦1の範囲内
にある)を有する(7)に記載の半導体デバイス。 【0038】(10)前記リン化インジウム層は、前記
Pb(ZrTi1−X)O層の対応するエピタキシ
ャル方向に対して面内回転したエピタキシャル方向を有
する(9)に記載の半導体デバイス。
【図面の簡単な説明】 【図1】シリコン基板上に形成されたバッファと、その
上に形成されたエピタキシャルリン化インジウム層を含
む半導体構造の概略的な側面図である。 【図2】図1のバッファとリン化インジウム層のエピタ
キシャル方向における45°の面内回転を概略的に示す
複合結晶構造の透視図である。 【図3】バッファに上部の鉛系ペロブスカイト層とこの
鉛系ペロブスカイト層とシリコン基板の間に配設された
底部バリア層が含まれている図1の半導体構造の概略的
な側面図である。 【図4】図1の半導体構造上に形成されたリン化インジ
ウム系半導体デバイスの概略的な側面図である。 【符号の説明】 12 鉛系ペロブスカイトバッファ 14 シリコン基板 16 リン化インジウム層 18 エピタキシャル核形成面 24 バリア層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジュン・アマノ アメリカ合衆国94010カリフォルニア州ヒ ルズボロー、エンドフィールド・ウェイ 740 Fターム(参考) 4G077 AA03 BE44 DA04 DB08 ED06 EF02 SC01 TB05 TC13 5F045 AB12 AF03 DA53

Claims (1)

  1. 【特許請求の範囲】 【請求項1】シリコン基板にリン化インジウム層を形成
    する方法であって、 前記シリコン基板上に鉛系ペロブスカイトバッファを形
    成し、 前記鉛系ペロブスカイトバッファ上にエピタキシャルリ
    ン化インジウム層を形成することを含む前記方法。
JP2003045552A 2002-03-06 2003-02-24 シリコン基板上にリン化インジウム層を形成する方法 Withdrawn JP2003306399A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/093,342 2002-03-06
US10/093,342 US6872252B2 (en) 2002-03-06 2002-03-06 Lead-based perovskite buffer for forming indium phosphide on silicon

Publications (2)

Publication Number Publication Date
JP2003306399A true JP2003306399A (ja) 2003-10-28
JP2003306399A5 JP2003306399A5 (ja) 2006-02-23

Family

ID=27787965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003045552A Withdrawn JP2003306399A (ja) 2002-03-06 2003-02-24 シリコン基板上にリン化インジウム層を形成する方法

Country Status (3)

Country Link
US (1) US6872252B2 (ja)
EP (1) EP1347502A3 (ja)
JP (1) JP2003306399A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010539723A (ja) * 2007-09-18 2010-12-16 サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク(セエヌエールエス) エピタキシャル固体半導体ヘテロ構造及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4663216B2 (ja) * 2003-06-10 2011-04-06 ルネサスエレクトロニクス株式会社 半導体記憶装置およびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707216A (en) 1986-01-24 1987-11-17 University Of Illinois Semiconductor deposition method and device
US4865659A (en) 1986-11-27 1989-09-12 Sharp Kabushiki Kaisha Heteroepitaxial growth of SiC on Si
JPH01207920A (ja) 1988-02-16 1989-08-21 Oki Electric Ind Co Ltd InP半導体薄膜の製造方法
JP3263964B2 (ja) 1992-01-31 2002-03-11 富士通株式会社 半導体装置形成用結晶とその製造方法
US5981980A (en) 1996-04-22 1999-11-09 Sony Corporation Semiconductor laminating structure
JP3699823B2 (ja) * 1998-05-19 2005-09-28 株式会社東芝 半導体装置
JP2000305117A (ja) * 1999-02-19 2000-11-02 Fuji Xerox Co Ltd 光デバイス、光デバイスの駆動方法、及び光デバイスの製造方法
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
JP2001313429A (ja) 2000-04-27 2001-11-09 Tdk Corp 積層薄膜その製造方法および電子デバイス
US6558517B2 (en) * 2000-05-26 2003-05-06 Micron Technology, Inc. Physical vapor deposition methods
AU2001271293A1 (en) * 2000-06-28 2002-01-08 Motorola, Inc. Semiconductor structure, device, circuit, and process
AU2001266613A1 (en) * 2000-06-30 2002-01-14 Motorola, Inc. Integrated circuits with optical interconnect
US6590236B1 (en) * 2000-07-24 2003-07-08 Motorola, Inc. Semiconductor structure for use with high-frequency signals
US6583034B2 (en) * 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US6563118B2 (en) * 2000-12-08 2003-05-13 Motorola, Inc. Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same
US6559471B2 (en) * 2000-12-08 2003-05-06 Motorola, Inc. Quantum well infrared photodetector and method for fabricating same
US6594414B2 (en) * 2001-07-25 2003-07-15 Motorola, Inc. Structure and method of fabrication for an optical switch

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010539723A (ja) * 2007-09-18 2010-12-16 サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク(セエヌエールエス) エピタキシャル固体半導体ヘテロ構造及びその製造方法
JP2015008293A (ja) * 2007-09-18 2015-01-15 サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク(セエヌエールエス) エピタキシャル固体半導体ヘテロ構造及びその製造方法
JP2017028318A (ja) * 2007-09-18 2017-02-02 サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク(セエヌエールエス) エピタキシャル固体半導体ヘテロ構造及びその製造方法

Also Published As

Publication number Publication date
US6872252B2 (en) 2005-03-29
US20030168000A1 (en) 2003-09-11
EP1347502A3 (en) 2005-07-27
EP1347502A2 (en) 2003-09-24

Similar Documents

Publication Publication Date Title
US7255745B2 (en) Iridium oxide nanowires and method for forming same
JP2670442B2 (ja) 結晶の形成方法
EP1850373B1 (en) Method of forming highly orientated silicon film, method of manufacturing three-dimensional semiconductor device, and three-dimensional semiconductor device
CN104904016A (zh) 配备有过渡金属缓冲层的包含纳米线的电子器件、至少一个纳米线的生长方法以及器件制造方法
US11728387B2 (en) Semiconductor devices comprising continuous crystalline structures, and related memory devices and systems
US11532699B2 (en) Devices comprising crystalline materials and related systems
JPH02191320A (ja) 結晶物品及びその形成方法
JPH06232058A (ja) エピタキシャル半導体構造製造方法
JP2003306399A (ja) シリコン基板上にリン化インジウム層を形成する方法
WO2002009158A2 (en) Semiconductor structure including a magnetic tunnel junction
JPH021115A (ja) 結晶の形成方法
US20080128813A1 (en) Semiconductor Device and Manufacturing Method Thereof
TW517282B (en) Structure and method for fabricating semiconductor devices
US20200411306A1 (en) High Mobility Silicon on Flexible Substrates
US10991836B2 (en) Architectures enabling back contact bottom electrodes for semiconductor devices
JP4943172B2 (ja) シリコンエピタキシャル膜を有するsos基板の形成法
US9972684B2 (en) Compressive strain semiconductor substrates
JP2592832B2 (ja) 結晶の形成方法
JPH01161822A (ja) 素子およびその製造法
Yuan et al. New directions in GaN material research: thinner and smaller
JPH0470771B2 (ja)
TWI360162B (ja)
JPS6117491A (ja) 単結晶薄膜の製造方法
JPS63239934A (ja) 半導体基材の製造方法
JPH01220820A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060106

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070328

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070404

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070807