JPH01142967A - コプロセッサ制御方式 - Google Patents
コプロセッサ制御方式Info
- Publication number
- JPH01142967A JPH01142967A JP62301827A JP30182787A JPH01142967A JP H01142967 A JPH01142967 A JP H01142967A JP 62301827 A JP62301827 A JP 62301827A JP 30182787 A JP30182787 A JP 30182787A JP H01142967 A JPH01142967 A JP H01142967A
- Authority
- JP
- Japan
- Prior art keywords
- coprocessor
- instruction
- cpu
- signal line
- sequencer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 34
- 238000010586 diagram Methods 0.000 description 26
- 239000013256 coordination polymer Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 235000010893 Bischofia javanica Nutrition 0.000 description 1
- 240000005220 Bischofia javanica Species 0.000 description 1
Landscapes
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は複数種類のコプロセッサを備えた計算機システ
ムにおけるコプロセッサ制御方式に関し、特にプロセッ
サとコプロセッサとのインターフェースを少ない命令コ
ードで実現するようにしたコプロセッサ制御方式に関す
る。
ムにおけるコプロセッサ制御方式に関し、特にプロセッ
サとコプロセッサとのインターフェースを少ない命令コ
ードで実現するようにしたコプロセッサ制御方式に関す
る。
［従来の技術］
従来、１つのマイクプロセッサ（以下、ＣＰＵと略す）
に、複数のコプロセッサを接続してなる計算機システム
では、夫々のコプロセッサに対し、専用の命令コードを
割り当てる必要があった。
に、複数のコプロセッサを接続してなる計算機システム
では、夫々のコプロセッサに対し、専用の命令コードを
割り当てる必要があった。
第１２図乃至第１５図を参照して、従来のシステムにお
けるコプロセッサ制御方式について説明する。第１２図
はＣＰ Ｕ １２００とコプロセッサ１２ｏ１との接続
図である。ＣＰ Ｕ １２００は外部バス１２０２がら
、命令バイトを入力する。第１３図は第１２図のＣＰ
Ｕ １２００のブロック図である。外部バス１２０２よ
り入力された命令バイトは、−旦命令バッファ１３０２
に蓄えられ、更に、命令デコーダ１３０３に出力される
。命令デコーダ１３０３は入力された命令バイトをデコ
ードし、シーケンサ１３０４に対し、シーケンス指定信
号線群１３０５によってデコードされた命令のシーケン
スを指定する。シーケンサ１３０４はシーケンス指定信
号線群１３０５の指定に従い、実行制御部（以下、ＥＸ
Ｕと略す） １３０６、バスサイクル制御部（以下、Ｂ
ＩＵと略す） １３０７に対し制御信号線群１３０８に
よって実行制御を行う。
けるコプロセッサ制御方式について説明する。第１２図
はＣＰ Ｕ １２００とコプロセッサ１２ｏ１との接続
図である。ＣＰ Ｕ １２００は外部バス１２０２がら
、命令バイトを入力する。第１３図は第１２図のＣＰ
Ｕ １２００のブロック図である。外部バス１２０２よ
り入力された命令バイトは、−旦命令バッファ１３０２
に蓄えられ、更に、命令デコーダ１３０３に出力される
。命令デコーダ１３０３は入力された命令バイトをデコ
ードし、シーケンサ１３０４に対し、シーケンス指定信
号線群１３０５によってデコードされた命令のシーケン
スを指定する。シーケンサ１３０４はシーケンス指定信
号線群１３０５の指定に従い、実行制御部（以下、ＥＸ
Ｕと略す） １３０６、バスサイクル制御部（以下、Ｂ
ＩＵと略す） １３０７に対し制御信号線群１３０８に
よって実行制御を行う。
第１４図はＣＰ Ｕ １２００の命令マツプを示す。命
令マツプ中のＤｏ、Ｄｉ、Ｄ２、Ｄ３はＣＰＵ１２００
のコプロセッサに対する命令バイトとして割り当てられ
おり、その他のコードはＣＰ Ｕ １２００自身の命令
バイトである。更に、ＣＰ Ｕ １２００は４種類の種
類が異なるコプロセッサを接続可能であり、命令バイト
Ｄｏは第１のコプロセッサに対する命令バイト、Ｄｌは
第２のコプロセッサに対する命令バイト、Ｄ２は第３の
コプロセッサに対する命令バイト、Ｄ３は第４のコプロ
セッサに対する命令バイトである。
令マツプ中のＤｏ、Ｄｉ、Ｄ２、Ｄ３はＣＰＵ１２００
のコプロセッサに対する命令バイトとして割り当てられ
おり、その他のコードはＣＰ Ｕ １２００自身の命令
バイトである。更に、ＣＰ Ｕ １２００は４種類の種
類が異なるコプロセッサを接続可能であり、命令バイト
Ｄｏは第１のコプロセッサに対する命令バイト、Ｄｌは
第２のコプロセッサに対する命令バイト、Ｄ２は第３の
コプロセッサに対する命令バイト、Ｄ３は第４のコプロ
セッサに対する命令バイトである。
ＣＰ Ｕ １２００の第１から第４のコプロセッサに対
する制御は夫々異なり、命令デコーダ１３０３はＤＯ〜
Ｄ３の命令バイトの入力に対し、シーケンサ１３０４に
異なるシーケンス指定を行う。
する制御は夫々異なり、命令デコーダ１３０３はＤＯ〜
Ｄ３の命令バイトの入力に対し、シーケンサ１３０４に
異なるシーケンス指定を行う。
第１５図（ａ）乃至（ｄ）は命令バイトＤｏ〜Ｄ３に対
するＣ Ｐ Ｕ １２００の実行シーケンスを示す。
するＣ Ｐ Ｕ １２００の実行シーケンスを示す。
第１５図（ａ）は命令バイトＤＯに対するＣＰＵ １２
００の実行シーケンスである。ＣＰ Ｕ １２００は命
令デコーダ１３０３により命令バイトＤｏをデコードす
ると、シーケンサ１３０４に対し５ＥＱＩの指定を行う
。シーケンサ１３０４は５ＥＱＩのシーケンス指定を受
けると、実行を開始し、制御信号線群１３０８によって
Ｂ Ｉ Ｕ １３０７に対し、１回のリードサイクルの
発行を指令する。次に、シーケンサ１３０４はリードサ
イクルが完了すると、ＢＵＳＹ信号１３０９を調べ、Ｂ
ＵＳＹ＝１ならばコプロセッサ１２０１の実行が完了し
ていないとしてＢＵＳＹ＝Ｏになるまで待ち状態に入る
。ＢＵＳＹ＝Ｏを検出すると、シーケンサ１３０４は命
令の実行を完了する。
００の実行シーケンスである。ＣＰ Ｕ １２００は命
令デコーダ１３０３により命令バイトＤｏをデコードす
ると、シーケンサ１３０４に対し５ＥＱＩの指定を行う
。シーケンサ１３０４は５ＥＱＩのシーケンス指定を受
けると、実行を開始し、制御信号線群１３０８によって
Ｂ Ｉ Ｕ １３０７に対し、１回のリードサイクルの
発行を指令する。次に、シーケンサ１３０４はリードサ
イクルが完了すると、ＢＵＳＹ信号１３０９を調べ、Ｂ
ＵＳＹ＝１ならばコプロセッサ１２０１の実行が完了し
ていないとしてＢＵＳＹ＝Ｏになるまで待ち状態に入る
。ＢＵＳＹ＝Ｏを検出すると、シーケンサ１３０４は命
令の実行を完了する。
第１５図（ｂ）は命令バイトＤ１に対するＣＰＵ １２
００の実行シーケンスである。ＣＰ Ｕ １２００は命
令デコーダ１３０３により命令バイトＤ１をデコードす
ると、シーケンサ１３０４に対し５ＥＱ２の指定を行う
。シーケンサ１３０４は５ＥＱ２のシーケンス指定を受
けると、実行を開始し、ＢＵＳＹ信号１３０９ヲ調へ、
ＢＵＳＹ＝１ならばコプロセッサ１２ｏ１の実行が完了
していないとして、ＢＵＳＹ＝Ｏになるまで待ち状態に
入る。ＢＵＳＹ＝Ｏを検出する−と、制御信号線群１３
０８によってＢ Ｉ Ｕ１３０７に対し、１回のライト
サイクルの発行を指令する。次に、シーケンサ１３０４
はライトサイクルが完了すると、命令の実行を完了する
。
００の実行シーケンスである。ＣＰ Ｕ １２００は命
令デコーダ１３０３により命令バイトＤ１をデコードす
ると、シーケンサ１３０４に対し５ＥＱ２の指定を行う
。シーケンサ１３０４は５ＥＱ２のシーケンス指定を受
けると、実行を開始し、ＢＵＳＹ信号１３０９ヲ調へ、
ＢＵＳＹ＝１ならばコプロセッサ１２ｏ１の実行が完了
していないとして、ＢＵＳＹ＝Ｏになるまで待ち状態に
入る。ＢＵＳＹ＝Ｏを検出する−と、制御信号線群１３
０８によってＢ Ｉ Ｕ１３０７に対し、１回のライト
サイクルの発行を指令する。次に、シーケンサ１３０４
はライトサイクルが完了すると、命令の実行を完了する
。
第１５図（Ｃ）は命令バイトＤ２に対するＣＰＵ １２
００の実行シーケンスである。ＣＰ Ｕ １２００は命
令デコーダ１３０３により命令バイトＤ２をデコードす
ると、シーケンサ１３０４に対し５ＥＱ３の指定を行う
。シーケンサ１３０４は５ＥＱ３のシーケンス指定を受
けると、実行を開始し、制御信号線群１３０８によって
Ｂ Ｉ Ｕ １３０７に対し、２回のリードサイクルの
発行を指令する。次に、シーケンサ１３０４は２回目の
リードサイクルが完了すると、ＢＵＳＹ信号１３０９を
調べ、ＢＵＳＹ＝１ならばコプロセッサ１２０１の実行
が完了していないとしてＢＵＳＹ＝０になるまで待ち状
態に入る。ＢｔＪＳＹ＝Ｏを検出すると、シーケンサ１
３０４は命令の実行を完了する。
００の実行シーケンスである。ＣＰ Ｕ １２００は命
令デコーダ１３０３により命令バイトＤ２をデコードす
ると、シーケンサ１３０４に対し５ＥＱ３の指定を行う
。シーケンサ１３０４は５ＥＱ３のシーケンス指定を受
けると、実行を開始し、制御信号線群１３０８によって
Ｂ Ｉ Ｕ １３０７に対し、２回のリードサイクルの
発行を指令する。次に、シーケンサ１３０４は２回目の
リードサイクルが完了すると、ＢＵＳＹ信号１３０９を
調べ、ＢＵＳＹ＝１ならばコプロセッサ１２０１の実行
が完了していないとしてＢＵＳＹ＝０になるまで待ち状
態に入る。ＢｔＪＳＹ＝Ｏを検出すると、シーケンサ１
３０４は命令の実行を完了する。
第１５図（ｄ）は命令バイトＤ３に対するＣＰＵ １２
００の実行シーケンスである。ＣＰ Ｕ １２００は命
令デコーダ１３０３により命令バイトＤ３をデコードす
ると、シーケンサ１３０４に対し５ＥＱ４の指定を行う
。シーケンサ１３０４は５ＥＱ４のシーケンス指定を受
けると、実行を開始し、ＢＵＳＹ信号１３０９を調べ、
ＢＵＳＹ＝１ならばコプロセッサ１２０１の実行が完了
していないとしてＢＵＳＹ＝Ｏになるまで待ち状態に入
る。ＢＵＳＹ＝Ｏを検出すると、制御信号線群１３０８
によってＢ Ｉ Ｕ １３０７に対し、２回のライトサ
イクルの発行を指令する。次に、シーケンサ１３０４は
２回目のライトサイクルが完了すると、命令の実行を完
了する。
００の実行シーケンスである。ＣＰ Ｕ １２００は命
令デコーダ１３０３により命令バイトＤ３をデコードす
ると、シーケンサ１３０４に対し５ＥＱ４の指定を行う
。シーケンサ１３０４は５ＥＱ４のシーケンス指定を受
けると、実行を開始し、ＢＵＳＹ信号１３０９を調べ、
ＢＵＳＹ＝１ならばコプロセッサ１２０１の実行が完了
していないとしてＢＵＳＹ＝Ｏになるまで待ち状態に入
る。ＢＵＳＹ＝Ｏを検出すると、制御信号線群１３０８
によってＢ Ｉ Ｕ １３０７に対し、２回のライトサ
イクルの発行を指令する。次に、シーケンサ１３０４は
２回目のライトサイクルが完了すると、命令の実行を完
了する。
このように、種類が異なる複数のコブロセッサを接続可
能なＣＰＵは夫々のコプロセッサに対しコードが異なる
複数の命令バイトを割り当てる必要があった。
能なＣＰＵは夫々のコプロセッサに対しコードが異なる
複数の命令バイトを割り当てる必要があった。
［発明が解決しようとする問題点コ
しかしながら、上述した従来のシステムにおけるコプロ
セッサ接続方式では、種類が異なる複数のコプロセッサ
を接続する場合、夫々のコプロセッサに対し専用の命令
コードを割り当てる必要があり、このためプロセッサ自
身の命令コードが削減されるという問題点がある。
セッサ接続方式では、種類が異なる複数のコプロセッサ
を接続する場合、夫々のコプロセッサに対し専用の命令
コードを割り当てる必要があり、このためプロセッサ自
身の命令コードが削減されるという問題点がある。
本発明はかかる問題点に鑑みてなされたものであって、
複数種類のコプロセッサに共通の唯一の命令コードで異
なる制御を行うことができ、プロセッサ自身の命令コー
ドを削減することがないコプロセッサ制御方式を提供す
ることを目的とする。
複数種類のコプロセッサに共通の唯一の命令コードで異
なる制御を行うことができ、プロセッサ自身の命令コー
ドを削減することがないコプロセッサ制御方式を提供す
ることを目的とする。
［問題点を解決するための手段］
本発明に係るコプロセッサ制御方式は、プロセッサの命
令セット中にコプロセッサに対する命令として複数種類
のコプロセッサに共通の単一の命令コードを備え、前記
プロセッサは、前記共通の命令コードとコプロセッサの
識別信号とをデコードして、前記複数種類のコプロセッ
サのうちの１つを選択的に制御することを特徴とする。
令セット中にコプロセッサに対する命令として複数種類
のコプロセッサに共通の単一の命令コードを備え、前記
プロセッサは、前記共通の命令コードとコプロセッサの
識別信号とをデコードして、前記複数種類のコプロセッ
サのうちの１つを選択的に制御することを特徴とする。
［作用コ
本発明によれば、コプロセッサの特定はコプロセッサの
識別信号により行い、複数のコプロセッサに対する命令
としては一つの命令コードしか用いていない。このため
、プロセッサ自身の命令コードがコプロセッサ制御のた
めに大幅に削減されるようなことがない。
識別信号により行い、複数のコプロセッサに対する命令
としては一つの命令コードしか用いていない。このため
、プロセッサ自身の命令コードがコプロセッサ制御のた
めに大幅に削減されるようなことがない。
［実施例］
次に、本発明の実施例に係るコプロセッサ制御方式つい
て添付の図面を参照して説明する。
て添付の図面を参照して説明する。
第１図乃至第３図は本発明の第１の実施例を示す図であ
る。
る。
第１図において、ＣＰ Ｕ １００は処理が異なる２種
類のコプロセッサ１０１を外部バス１０２を介して接続
可能であり、且つ、２種類のコプロセッサ１０１は同時
には接続されない。更に、ｃ ｐ ｕ ｔｏ。
類のコプロセッサ１０１を外部バス１０２を介して接続
可能であり、且つ、２種類のコプロセッサ１０１は同時
には接続されない。更に、ｃ ｐ ｕ ｔｏ。
には第３図の命令マツプに示すように２種類のコプロセ
ッサ１０１に対し、命令バイトＤＯのみが割り当てられ
ており、その他の命令バイトは全てＣＰ Ｕ １００自
身の命令バイトである。ＣＰ Ｕ １００に第１のコプ
ロセッサが接続された場合、ＣＰＵ１００は命令バイト
ＤＯをデコードして前述した第１５図（ａ）に示す５Ｅ
Ｑ１の処理を行う。一方、ＣＰ Ｕ １００に第２のコ
プロセッサが接続された場合、ＣＰ Ｕ １００は命令
バイトＤｏをデコードして第１５図（ｂ）に示す５ＥＱ
２の処理を行う。
ッサ１０１に対し、命令バイトＤＯのみが割り当てられ
ており、その他の命令バイトは全てＣＰ Ｕ １００自
身の命令バイトである。ＣＰ Ｕ １００に第１のコプ
ロセッサが接続された場合、ＣＰＵ１００は命令バイト
ＤＯをデコードして前述した第１５図（ａ）に示す５Ｅ
Ｑ１の処理を行う。一方、ＣＰ Ｕ １００に第２のコ
プロセッサが接続された場合、ＣＰ Ｕ １００は命令
バイトＤｏをデコードして第１５図（ｂ）に示す５ＥＱ
２の処理を行う。
先ず、ＣＰ Ｕｌｏｏと第１のコプロセッサ１０１とを
接続する場合、コプロセッサ識別信号線１０３を” １
” ニ固定する０次に、ＣＰ ｔＪ １００が第１の
コプロセッサに対する命令バイトＤＯを外部バス１０２
より入力すると、入力された命令バイトＤＯは一旦命令
バッファ２０２に蓄えられ、更に命令デコーダ２０３に
出力される。命令デコーダ２０３は入力された命令バイ
トＤＯと、コプロセッサ識別信号線１０３（＝’“１”
）とをデコードし、シーケンサ２０４に対しシーケンス
指定信号線群２０５によって５ＥＱＩのシーケンス指定
を行う、シーケンサ２０４はシーケンス指定信号線群２
０５の指定に従い、第１５図（ａ）に示す処理を行う。
接続する場合、コプロセッサ識別信号線１０３を” １
” ニ固定する０次に、ＣＰ ｔＪ １００が第１の
コプロセッサに対する命令バイトＤＯを外部バス１０２
より入力すると、入力された命令バイトＤＯは一旦命令
バッファ２０２に蓄えられ、更に命令デコーダ２０３に
出力される。命令デコーダ２０３は入力された命令バイ
トＤＯと、コプロセッサ識別信号線１０３（＝’“１”
）とをデコードし、シーケンサ２０４に対しシーケンス
指定信号線群２０５によって５ＥＱＩのシーケンス指定
を行う、シーケンサ２０４はシーケンス指定信号線群２
０５の指定に従い、第１５図（ａ）に示す処理を行う。
つまり、制御信号線群２０８によってＢＩＵ２０７に対
し、１回のリードサイクルの発行を指令する。次に、シ
ーケンサ２０４はリードサイクルが完了すると、ＢＵＳ
Ｙ信号２０９を調べ、ＢＵＳＹ＝１ならばコプロセッサ
１０１の実行が完了していないとしてＢＬＪＳＹ＝０に
なるまで待ち状態に入る。ＢＵＳＹ＝Ｏを検出すると、
シーケンサ２０４は命令の実行を完了する。
し、１回のリードサイクルの発行を指令する。次に、シ
ーケンサ２０４はリードサイクルが完了すると、ＢＵＳ
Ｙ信号２０９を調べ、ＢＵＳＹ＝１ならばコプロセッサ
１０１の実行が完了していないとしてＢＬＪＳＹ＝０に
なるまで待ち状態に入る。ＢＵＳＹ＝Ｏを検出すると、
シーケンサ２０４は命令の実行を完了する。
次に、ｃ Ｐ Ｕ １００と第２のコプロセッサ１０１
とを接続する場合、コプロセッサ識別信号線１０３を“
０″に固定する。次に、ＣＰ Ｕ １００が第２のコプ
ロセッサに対する命令バイトＤＯを外部バス１０２より
入力すると、入力された命令バイトＤＯは一旦命令バッ
ファ２０２に蓄えられ、更に、命令デコーダ２０３に出
力される。命令デコーダ２０３は入力された命令バイト
ＤＯと、コプロセッサ識別信号線１０３（＝“０パ）と
をデコードし、シーケンサ２０４に対しシーケンス指定
信号線群２０５によって５ＥＱ２のシーケンス指定を行
う。シーケンサ２０４はシーケンス指定信号線群２０５
の指定に従い、第１５図（ｂ）に示す処理を行う。つま
り、ＢＵＳＹ信号２０９を調べ、ＢＵＳＹ＝１ならばコ
プロセッサ１０１の実行が完了していないとしてＢＵＳ
Ｙ＝Ｏになるまで待ち状態に入る。ＢＵＳＹ＝０を検出
すると、制御信号線群２０８によってＢＩＵ２０７に対
し、１回のライトサイクルの発行を指令する。次に、シ
ーケンサ２０４はライトサイクルが完了すると、命令の
実行を完了する。
とを接続する場合、コプロセッサ識別信号線１０３を“
０″に固定する。次に、ＣＰ Ｕ １００が第２のコプ
ロセッサに対する命令バイトＤＯを外部バス１０２より
入力すると、入力された命令バイトＤＯは一旦命令バッ
ファ２０２に蓄えられ、更に、命令デコーダ２０３に出
力される。命令デコーダ２０３は入力された命令バイト
ＤＯと、コプロセッサ識別信号線１０３（＝“０パ）と
をデコードし、シーケンサ２０４に対しシーケンス指定
信号線群２０５によって５ＥＱ２のシーケンス指定を行
う。シーケンサ２０４はシーケンス指定信号線群２０５
の指定に従い、第１５図（ｂ）に示す処理を行う。つま
り、ＢＵＳＹ信号２０９を調べ、ＢＵＳＹ＝１ならばコ
プロセッサ１０１の実行が完了していないとしてＢＵＳ
Ｙ＝Ｏになるまで待ち状態に入る。ＢＵＳＹ＝０を検出
すると、制御信号線群２０８によってＢＩＵ２０７に対
し、１回のライトサイクルの発行を指令する。次に、シ
ーケンサ２０４はライトサイクルが完了すると、命令の
実行を完了する。
上述したように、第１の実施例では命令デコーダ２０３
で単一の命令バイトＤＯと、コプロセッサ識別信号線１
０３とを同時にデコードすることにより、単一の命令バ
イトで２種類のコプロセッサに対する制御を変えること
できる。
で単一の命令バイトＤＯと、コプロセッサ識別信号線１
０３とを同時にデコードすることにより、単一の命令バ
イトで２種類のコプロセッサに対する制御を変えること
できる。
第４図及び第５図は本発明の第２の実施例を示す図であ
る。
る。
第４図において、ＣＰ Ｕ ４００は処理が異なる４種
類のコプロセッサ４０１を接続可能であり、且つ、４種
類のコプロセッサ４０１は同時には接続されなぃ。更に
、ＣＰ Ｕ ４００は第３図の命令マツプに示したよう
に４種類のコプロセッサ４０１に対し、命令バイトＤｏ
のみが割り当てられており、その他の命令バイトは全て
ＣＰ Ｕ ４００自身の命令バイトである。ＣＰ Ｕ
４００に第１のコプロセッサが接続された場合、ＣＰ
Ｕ ４００は命令バイトＤｏをデコードして第１５図（
ａ）に示す５ＥＱＩの処理を行う。ＣＰ Ｕ ２００に
第２のコプロセッサが接続された場合、ＣＰ Ｕ ４０
０は命令バイトＤＯをデコードして第１５図（Ｃ）に示
す５ＥＱ２の処理を行う、ＣＰＵ４００に第３のコプロ
セッサが接続された場合、ＣＰ Ｕ ４００は命令バイ
トＤｏをデコードして第１５図（Ｃ）に示す５ＥＱ３の
処理を行う。
類のコプロセッサ４０１を接続可能であり、且つ、４種
類のコプロセッサ４０１は同時には接続されなぃ。更に
、ＣＰ Ｕ ４００は第３図の命令マツプに示したよう
に４種類のコプロセッサ４０１に対し、命令バイトＤｏ
のみが割り当てられており、その他の命令バイトは全て
ＣＰ Ｕ ４００自身の命令バイトである。ＣＰ Ｕ
４００に第１のコプロセッサが接続された場合、ＣＰ
Ｕ ４００は命令バイトＤｏをデコードして第１５図（
ａ）に示す５ＥＱＩの処理を行う。ＣＰ Ｕ ２００に
第２のコプロセッサが接続された場合、ＣＰ Ｕ ４０
０は命令バイトＤＯをデコードして第１５図（Ｃ）に示
す５ＥＱ２の処理を行う、ＣＰＵ４００に第３のコプロ
セッサが接続された場合、ＣＰ Ｕ ４００は命令バイ
トＤｏをデコードして第１５図（Ｃ）に示す５ＥＱ３の
処理を行う。
ＣＰ Ｕ ４００に第４のコプロセッサが接続された場
合、ＣＰ Ｕ ４００は命令バイトＤＯをデコードして
第１５図（ｄ）に示す５ＥＱ４の処理を行う。
合、ＣＰ Ｕ ４００は命令バイトＤＯをデコードして
第１５図（ｄ）に示す５ＥＱ４の処理を行う。
先ず、ＣＰ Ｕ ４００と第１のコプロセッサ４０１と
を接続する場合、コプロセッサ識別信号線４０３を“１
”に、コプロセッサ識別信号線４０４を“１゛。
を接続する場合、コプロセッサ識別信号線４０３を“１
”に、コプロセッサ識別信号線４０４を“１゛。
に固定する。次に、ＣＰ Ｕ ４００が第１のコプロセ
ッサに対する命令バイトＤｏを外部バス４０２より入力
すると、入力された命令バイトＤＯは一旦命令バッファ
５０２に蓄えられ、更に、命令デコーダ５０３に出力さ
れる。命令デコーダ５０３は入力された命令バイトＤＯ
と、コプロセッサ識別信号線４０３．４０４（＝“°１
パ、１゛°）とをデコードし、シーケンサ５０４に対し
シーケンス指定信号線群５０５によって５ＥＱＩのシー
ケンス指定を行う。シーケンサ５０４はシーケンス指定
信号線群５０５の指定に従い、第１５図（ａ）に示す処
理を行う。つまり、制御信号線群５０８によってＢＩＵ
５０７に対し、１回のリードサイクルの発行を指令する
０次に、シーケンサ５０４はリードサイクルが完了する
と、ＢＵＳＹ信号５０９を調べ、ＢＵＳＹ＝１ならばコ
プロセッサ４０１の実行が完了していないとしてＢＵＳ
Ｙ＝Ｏになるまで待ち状態に入る。ＢＵｓｙ＝ｏを検出
すると、シーケンサ５０４は命令の実行を完了する。
ッサに対する命令バイトＤｏを外部バス４０２より入力
すると、入力された命令バイトＤＯは一旦命令バッファ
５０２に蓄えられ、更に、命令デコーダ５０３に出力さ
れる。命令デコーダ５０３は入力された命令バイトＤＯ
と、コプロセッサ識別信号線４０３．４０４（＝“°１
パ、１゛°）とをデコードし、シーケンサ５０４に対し
シーケンス指定信号線群５０５によって５ＥＱＩのシー
ケンス指定を行う。シーケンサ５０４はシーケンス指定
信号線群５０５の指定に従い、第１５図（ａ）に示す処
理を行う。つまり、制御信号線群５０８によってＢＩＵ
５０７に対し、１回のリードサイクルの発行を指令する
０次に、シーケンサ５０４はリードサイクルが完了する
と、ＢＵＳＹ信号５０９を調べ、ＢＵＳＹ＝１ならばコ
プロセッサ４０１の実行が完了していないとしてＢＵＳ
Ｙ＝Ｏになるまで待ち状態に入る。ＢＵｓｙ＝ｏを検出
すると、シーケンサ５０４は命令の実行を完了する。
次に、ＣＰ Ｕ ４００と第２のコプロセッサ４０１と
を接続する場合、コプロセッサ識別信号線４０３は″“
Ｏ”に、コプロセッサ識別信号線４０４は“１′′に固
定する。次に、ＣＰ Ｕ ４００が第２のコプロセッサ
に対する命令バイトＤｏを外部バス４０２より入力する
と、入力された命令バイトＤＯは一旦命令バッファ５０
２に蓄えられ、更に、命令デコーダ５０３に出力される
。命令デコーダ５０３は入力されり命令バイトＤｏと、
コプロセッサ識別信号線４０３．４０４ （＝“Ｏパ
、“’１”）とをデコードし、シーケンサ５０４に対し
シーケンス指定信号線群５０５によって５ＥＱ２のシー
ケンス指定を行う。シーケンサ５０４はシーケンス指定
信号線群５０５の指定に従い、第１５図（ｂ）に示す処
理を行う。つまり、ＢＵＳＹ信号５０９を調べ、ＢＵＳ
Ｙ＝１ならばコプロセッサ４０１の実行が完了していな
いとしてＢＵＳＹ＝Ｏになるまで待ち状態に入る。Ｂｕ
ｓｙ＝ｏを検出すると、制御信号線群５０８によってＢ
ＩＵ５０７に対し、１回のライトサイクルの発行を指令
する６次に、シーケンサ５０４はライトサイクルが完了
すると、命令の実行を完了する。
を接続する場合、コプロセッサ識別信号線４０３は″“
Ｏ”に、コプロセッサ識別信号線４０４は“１′′に固
定する。次に、ＣＰ Ｕ ４００が第２のコプロセッサ
に対する命令バイトＤｏを外部バス４０２より入力する
と、入力された命令バイトＤＯは一旦命令バッファ５０
２に蓄えられ、更に、命令デコーダ５０３に出力される
。命令デコーダ５０３は入力されり命令バイトＤｏと、
コプロセッサ識別信号線４０３．４０４ （＝“Ｏパ
、“’１”）とをデコードし、シーケンサ５０４に対し
シーケンス指定信号線群５０５によって５ＥＱ２のシー
ケンス指定を行う。シーケンサ５０４はシーケンス指定
信号線群５０５の指定に従い、第１５図（ｂ）に示す処
理を行う。つまり、ＢＵＳＹ信号５０９を調べ、ＢＵＳ
Ｙ＝１ならばコプロセッサ４０１の実行が完了していな
いとしてＢＵＳＹ＝Ｏになるまで待ち状態に入る。Ｂｕ
ｓｙ＝ｏを検出すると、制御信号線群５０８によってＢ
ＩＵ５０７に対し、１回のライトサイクルの発行を指令
する６次に、シーケンサ５０４はライトサイクルが完了
すると、命令の実行を完了する。
次に、ＣＰ Ｕ ４００と第３のコプロセッサ４０１と
を接続する場合、コプロセッサ識別信号線４０３を“１
″に、コプロセッサ識別信号線４０４を“０”に固定す
る。次に、ｃ ｐ ｕ ４００が第３のコプロセッサに
対する命令バイトＤｏを外部バス４０２より入力すると
、入力された命令バイトＤＯは一旦命令バッファ５０２
に蓄えられ、更に、命令デコーダ５０３に出力される。
を接続する場合、コプロセッサ識別信号線４０３を“１
″に、コプロセッサ識別信号線４０４を“０”に固定す
る。次に、ｃ ｐ ｕ ４００が第３のコプロセッサに
対する命令バイトＤｏを外部バス４０２より入力すると
、入力された命令バイトＤＯは一旦命令バッファ５０２
に蓄えられ、更に、命令デコーダ５０３に出力される。
命令デコーダ５０３は入力された命令バイトＤｏと、コ
プロセッサ識別信号線４０３．４０４ （＝“１″、
“０″）とをデコードし、シーケンサ５０４に対しシー
ケンス指定信号線群５０５によって５ＥＱ３のシーケン
ス指定を行う。
プロセッサ識別信号線４０３．４０４ （＝“１″、
“０″）とをデコードし、シーケンサ５０４に対しシー
ケンス指定信号線群５０５によって５ＥＱ３のシーケン
ス指定を行う。
シーケンサ５０４はシーケンス指定信号線群５０５の指
定に従い、第１５図（ｃ）に示す処理を行う。
定に従い、第１５図（ｃ）に示す処理を行う。
つまり、制御信号線群５０８によってＢＩＵ５０７に対
し、２回のリードサイクルの発行を指令する。
し、２回のリードサイクルの発行を指令する。
次に、シーケンサ５０４は２回目のリードサイクルが完
了すると、ＢＵＳＹ信号５０９を調べ、ＢＵＳＹ＝１な
らばコプロセッサ４０１の実行が完了していないとして
ＢＵＳＹ＝Ｏになるまで待ち状態に入る。ＢＵＳＹ＝Ｏ
を検出すると、シーケンサ５０４は命令の実行を完了す
る。
了すると、ＢＵＳＹ信号５０９を調べ、ＢＵＳＹ＝１な
らばコプロセッサ４０１の実行が完了していないとして
ＢＵＳＹ＝Ｏになるまで待ち状態に入る。ＢＵＳＹ＝Ｏ
を検出すると、シーケンサ５０４は命令の実行を完了す
る。
次に、ＣＰ Ｕ ４００と第４のコプロセッサ４０１と
を接続する場合、コプロセッサ識別信号線４０３を“Ｏ
ＩＴに、コプロセッサ識別信号線４０４を“０″に固定
する０次に、ＣＰ Ｕ ４００が第２のコプロセッサに
対する命令バイトＤＯを外部バス４０２より入力すると
、入力された命令バイトＤｏは一旦命令バッファ４０２
に蓄えられ、更に、命令デコーダ５０３に出力される。
を接続する場合、コプロセッサ識別信号線４０３を“Ｏ
ＩＴに、コプロセッサ識別信号線４０４を“０″に固定
する０次に、ＣＰ Ｕ ４００が第２のコプロセッサに
対する命令バイトＤＯを外部バス４０２より入力すると
、入力された命令バイトＤｏは一旦命令バッファ４０２
に蓄えられ、更に、命令デコーダ５０３に出力される。
命令デコーダ５０３は入力された命令バイトＤＯと、コ
プロセッサ識別信号線４０３．４０４ （＝ ”Ｏ”
、 ’“０″）とをデコードし、シーケンサ５０４
に対しシーケンス指定信号線群５０５によって５ＥＱ４
のシーケンス指定を行う。
プロセッサ識別信号線４０３．４０４ （＝ ”Ｏ”
、 ’“０″）とをデコードし、シーケンサ５０４
に対しシーケンス指定信号線群５０５によって５ＥＱ４
のシーケンス指定を行う。
シーケンサ５０４はシーケンス指定信号線群５０５の指
定に従い、第１５図（ｄ）に示す処理を行う。
定に従い、第１５図（ｄ）に示す処理を行う。
つまり、ＢｔＪＳＹ信号５０９を調べ、ＢＵＳＹ＝１な
らばコプロセッサ４０１の実行が完了していないとして
ＢＵＳＹ＝Ｏになるまで待ち状態に入る。
らばコプロセッサ４０１の実行が完了していないとして
ＢＵＳＹ＝Ｏになるまで待ち状態に入る。
ＢＵＳＹ＝Ｏを検出すると、制御信号線群５０８によっ
てＢＩＵ５０７に対し、２回のライトサイクルの発行を
指令する。次に、シーケンサ５０４は２回目のライトサ
イクルが完了すると、命令の実行を完了する。
てＢＩＵ５０７に対し、２回のライトサイクルの発行を
指令する。次に、シーケンサ５０４は２回目のライトサ
イクルが完了すると、命令の実行を完了する。
上述したように、第２の実施例においては、命令デコー
ダ５０４で単一の命令バイトＤＯと、コプロセッサ識別
信号線４０３．４０４とを同時にデコードすることによ
り、単一の命令バイトで４種類のコプロセッサに対する
制御を変えることができる。
ダ５０４で単一の命令バイトＤＯと、コプロセッサ識別
信号線４０３．４０４とを同時にデコードすることによ
り、単一の命令バイトで４種類のコプロセッサに対する
制御を変えることができる。
第６図乃至第８図は本発明の第３の実施例を示す図であ
る。
る。
第６図において、ＣＰ Ｕ ６００は処理が異なる２種
類のコプロセッサを接続可能であり、且つ２種類のコプ
ロセッサは同時には接続されない。更に、ＣＰ Ｕ ６
００は第３図の命令マツプに示したように２種類のコプ
ロセッサに対し、命令バイトＤＯのみが割り当てられて
おり、その他の命令バイトは全てＣＰ Ｕ ６００自身
の命令バイトである。ＣＰＵ６００に第１のコプロセッ
サが接続された場合、ＣＰ Ｕ ６００は命令バイトＤ
ｏをデコードして第１５図（ａ）に示す５ＥＱ１の処理
を行う。一方、ＣＰＵ６００に第２のコプロセッサが接
続された場合、ＣＰ Ｕ ６００は命令バイトＤｏをデ
コードして第１５図（ｂ）に示す５ＥＱ２の処理を行う
。
類のコプロセッサを接続可能であり、且つ２種類のコプ
ロセッサは同時には接続されない。更に、ＣＰ Ｕ ６
００は第３図の命令マツプに示したように２種類のコプ
ロセッサに対し、命令バイトＤＯのみが割り当てられて
おり、その他の命令バイトは全てＣＰ Ｕ ６００自身
の命令バイトである。ＣＰＵ６００に第１のコプロセッ
サが接続された場合、ＣＰ Ｕ ６００は命令バイトＤ
ｏをデコードして第１５図（ａ）に示す５ＥＱ１の処理
を行う。一方、ＣＰＵ６００に第２のコプロセッサが接
続された場合、ＣＰ Ｕ ６００は命令バイトＤｏをデ
コードして第１５図（ｂ）に示す５ＥＱ２の処理を行う
。
６０３はロウアクティブ入力の第１のコプロセッサ制御
信号線であり、リセット時はハイレベル“１”になって
いる。７１１はリセット信号である。
信号線であり、リセット時はハイレベル“１”になって
いる。７１１はリセット信号である。
先ず、ＣＰ ｔＪ ６００と第１のコプロセッサ６０１
とを接続する場合、第１のコプロセッサ制御信号線６０
３を第１のコプロセッサに接続する。コプロセッサ識別
部７１０は第１のコプロセッサ制御信号線６０３と、リ
セット信号７１１とを入力し、第８図（ａ）に示すよう
にリセット信号７１１の立下がりエツジでコプロセッサ
制御信号６０３（＝“１”）をラッチし、コプロセッサ
識別信号線７１２に出力する。次に、ＣＰ Ｕ ６００
が第１のコプロセッサに対する命令バイトＤＯを外部バ
ス６０２より入力すると、入力さ°れた命令バイトＤＯ
は一旦命令バッファ７０２に蓄えられ、更に、命令デコ
ーダ７０３に出力される。命令デコーダ７０３は入力さ
れた命令バイトＤＯと、コプロセッサ識別信号線７１２
（＝“１”）とをデコードし、シーケンサ７０４に対し
シーケンス指定信号線群７０５によって５ＥＱ１のシー
ケンス指定を行う。シーケンサ７０４はシーケンス指定
信号線群７０５の指定に従い、第１５図（ａ）に示す処
理を行う。つまり、制御信号線群７０８によってＢＩＵ
７０７に対し、１回のリードサイクルの発行を指令する
。次に、シーケンサ７０４はリードサイクルが完了する
と、ＢＵＳＹ信号７０９を調べ、ＢＵＳＹ＝１ならばコ
プロセッサ６０１の実行が完了していないとしてＢＵＳ
Ｙ＝０になるまで待ち状態に入る。ＢＵＳＹ＝Ｏを検出
すると、シーケンサ７０４は命令の実行を完了する。
とを接続する場合、第１のコプロセッサ制御信号線６０
３を第１のコプロセッサに接続する。コプロセッサ識別
部７１０は第１のコプロセッサ制御信号線６０３と、リ
セット信号７１１とを入力し、第８図（ａ）に示すよう
にリセット信号７１１の立下がりエツジでコプロセッサ
制御信号６０３（＝“１”）をラッチし、コプロセッサ
識別信号線７１２に出力する。次に、ＣＰ Ｕ ６００
が第１のコプロセッサに対する命令バイトＤＯを外部バ
ス６０２より入力すると、入力さ°れた命令バイトＤＯ
は一旦命令バッファ７０２に蓄えられ、更に、命令デコ
ーダ７０３に出力される。命令デコーダ７０３は入力さ
れた命令バイトＤＯと、コプロセッサ識別信号線７１２
（＝“１”）とをデコードし、シーケンサ７０４に対し
シーケンス指定信号線群７０５によって５ＥＱ１のシー
ケンス指定を行う。シーケンサ７０４はシーケンス指定
信号線群７０５の指定に従い、第１５図（ａ）に示す処
理を行う。つまり、制御信号線群７０８によってＢＩＵ
７０７に対し、１回のリードサイクルの発行を指令する
。次に、シーケンサ７０４はリードサイクルが完了する
と、ＢＵＳＹ信号７０９を調べ、ＢＵＳＹ＝１ならばコ
プロセッサ６０１の実行が完了していないとしてＢＵＳ
Ｙ＝０になるまで待ち状態に入る。ＢＵＳＹ＝Ｏを検出
すると、シーケンサ７０４は命令の実行を完了する。
次に、ＣＰ Ｕ ６００と第２のコプロセッサ６０１と
を接続する場合、第１のコプロセッサ制御信号線６０３
は“０°゛に固定しておく。コプロセッサ識別部７１０
は第８図（ｂ）に示すようにリセット信号７１１の立下
がりエツジでコプロセッサ制御信号６０３ （＝“Ｏ”
）をラッチし、コプロセッサ識別信号線７１２に出力す
る。次に、ＣＰ Ｕ ６００が第２のコプロセッサに対
する命令バイトＤＯを外部バス６０２より入力すると、
入力された命令バイトＤ。
を接続する場合、第１のコプロセッサ制御信号線６０３
は“０°゛に固定しておく。コプロセッサ識別部７１０
は第８図（ｂ）に示すようにリセット信号７１１の立下
がりエツジでコプロセッサ制御信号６０３ （＝“Ｏ”
）をラッチし、コプロセッサ識別信号線７１２に出力す
る。次に、ＣＰ Ｕ ６００が第２のコプロセッサに対
する命令バイトＤＯを外部バス６０２より入力すると、
入力された命令バイトＤ。
は−旦命令バッファ７０２に蓄えられ、更に、命令デコ
ーダ７０３に出力される。命令デコーダ７０３は入力さ
れた命令バイトＤＯと、コプロセッサ識別信号線７１２
（＝ ”Ｏ” ’）とをデコードし、シーケンサ７
０４に対しシーケンス指定信号線群７０５によって５Ｅ
Ｑ２のシーケンス指定を行う、シーケンサ７０４はシー
ケンス指定信号線群７０５の指定に従い、第１５図（ｂ
）に示す処理を行う。つまり、ＢＵＳＹ信号７０９を調
べ、ＢＵＳＹ＝１ならばコプロセッサ６０１の実行が完
了していないとしてＢＵＳＹ＝Ｏになるまで待ち状態に
入る。ＢＵＳＹ−〇を検出すると、制御信号線群７０８
によってＢＩＵ７０７に対し、１回のライトサイクルの
発行を指令する。次に、シーケンサ７０４はライトサイ
クルが完了すると、命令の実行を完了する。
ーダ７０３に出力される。命令デコーダ７０３は入力さ
れた命令バイトＤＯと、コプロセッサ識別信号線７１２
（＝ ”Ｏ” ’）とをデコードし、シーケンサ７
０４に対しシーケンス指定信号線群７０５によって５Ｅ
Ｑ２のシーケンス指定を行う、シーケンサ７０４はシー
ケンス指定信号線群７０５の指定に従い、第１５図（ｂ
）に示す処理を行う。つまり、ＢＵＳＹ信号７０９を調
べ、ＢＵＳＹ＝１ならばコプロセッサ６０１の実行が完
了していないとしてＢＵＳＹ＝Ｏになるまで待ち状態に
入る。ＢＵＳＹ−〇を検出すると、制御信号線群７０８
によってＢＩＵ７０７に対し、１回のライトサイクルの
発行を指令する。次に、シーケンサ７０４はライトサイ
クルが完了すると、命令の実行を完了する。
上述したように、この第３の実施例においてはコプロセ
ッサ制御信号６０３をリセット信号７１１でラッチして
コプロセッサ識別信号７１２を生成し、命令デコーダ７
０４で単一の命令バイトＤｏと、上記コプロセッサ識別
信号線７１２とを同時にデコードすることにより、単一
の命令バイトで２種類のコプロセッサに対する制御を変
えるとができる。
ッサ制御信号６０３をリセット信号７１１でラッチして
コプロセッサ識別信号７１２を生成し、命令デコーダ７
０４で単一の命令バイトＤｏと、上記コプロセッサ識別
信号線７１２とを同時にデコードすることにより、単一
の命令バイトで２種類のコプロセッサに対する制御を変
えるとができる。
第９図乃至第１１図は本発明の第４の実施例を示す図で
ある。
ある。
第９図において、ＣＰ Ｕ ９００は処理が異なる４種
類のコプロセッサを接続可能であり、且つ４種類のコプ
ロセッサは同時には接続されない。更に、ＣＰ Ｕ ９
００は第３図の命令マツプに示したように４種類のコプ
ロセッサに対し、命令バイトＤＯのみが割り当てられて
おり、その他の命令バイトは全てＣＰ Ｕ ９００自身
の命令バイトである。ＣＰＵ９００に第１のコプロセッ
サが接続された場合、ＣＰＵ９００は命令バイトＤｏを
デコードして第１５図（ａ）に示す５ＥＱＩの処理を行
う、ＣＰＵ９００に第２のコプロセッサが接続された場
合、ＣＰＵ９００は命令バイトＤＯをデコードして第１
５図（ｂ）に示す５ＥＱ２の処理を行う、ＣＰＵ９００
に第３のコプロセッサが接続された場合、ＣＰＵ９００
は命令バイトＤＯをデコードして第１５図（Ｃ）に示す
５ＥＱ３の処理を行う。ＣＰＵ９００に第４のコプロセ
ッサが接続された場合、ＣＰＵ９００は命令バイトＤｏ
をデコードして第１５図（ｄ）に示す５ＥＱ４の処理を
行う。
類のコプロセッサを接続可能であり、且つ４種類のコプ
ロセッサは同時には接続されない。更に、ＣＰ Ｕ ９
００は第３図の命令マツプに示したように４種類のコプ
ロセッサに対し、命令バイトＤＯのみが割り当てられて
おり、その他の命令バイトは全てＣＰ Ｕ ９００自身
の命令バイトである。ＣＰＵ９００に第１のコプロセッ
サが接続された場合、ＣＰＵ９００は命令バイトＤｏを
デコードして第１５図（ａ）に示す５ＥＱＩの処理を行
う、ＣＰＵ９００に第２のコプロセッサが接続された場
合、ＣＰＵ９００は命令バイトＤＯをデコードして第１
５図（ｂ）に示す５ＥＱ２の処理を行う、ＣＰＵ９００
に第３のコプロセッサが接続された場合、ＣＰＵ９００
は命令バイトＤＯをデコードして第１５図（Ｃ）に示す
５ＥＱ３の処理を行う。ＣＰＵ９００に第４のコプロセ
ッサが接続された場合、ＣＰＵ９００は命令バイトＤｏ
をデコードして第１５図（ｄ）に示す５ＥＱ４の処理を
行う。
９０３はロウアクティブ入力の第１のコプロセッサ制御
信号線であり、リセット時はハイレベル°“１′°にな
っている。９０４はロウアクティブ入力の第２のコプロ
セッサ制御信号線であり、リセット時はハイレベル“１
゛′になっている。なお、１０１１はリセット信号であ
る。
信号線であり、リセット時はハイレベル°“１′°にな
っている。９０４はロウアクティブ入力の第２のコプロ
セッサ制御信号線であり、リセット時はハイレベル“１
゛′になっている。なお、１０１１はリセット信号であ
る。
先ず、ＣＰ Ｕ ９００と第１のコプロセッサ９０１と
を接続する場合、第１のコプロセッサ制御信号線９０３
を第１のコプロセッサに接続し、第２のコプロセッサ制
御信号線９０４を“１パに固定する。コプロセッサ識別
部１０１０は第１のコプロセッサ制御信号線９０３と、
第２のコプロセッサ制御信号線９０４と、リセット信号
１０１１とを入力し、第１１図（ａ）に示すように、リ
セット信号１０１１の立下がりエツジで第１のコプロセ
ッサ制御信号９０３（＝“１°′）及び第２のコプロセ
ッサ制御信号９０４（＝“１”）をラッチし、夫々コプ
ロセッサ識別信号線１０１２．１０１３に出力する。
を接続する場合、第１のコプロセッサ制御信号線９０３
を第１のコプロセッサに接続し、第２のコプロセッサ制
御信号線９０４を“１パに固定する。コプロセッサ識別
部１０１０は第１のコプロセッサ制御信号線９０３と、
第２のコプロセッサ制御信号線９０４と、リセット信号
１０１１とを入力し、第１１図（ａ）に示すように、リ
セット信号１０１１の立下がりエツジで第１のコプロセ
ッサ制御信号９０３（＝“１°′）及び第２のコプロセ
ッサ制御信号９０４（＝“１”）をラッチし、夫々コプ
ロセッサ識別信号線１０１２．１０１３に出力する。
次に、ＣＰ Ｕ ９００が第１のコプロセッサに対する
命令バイトＤｏを外部バス９０２より入力すると、入力
された命令バイトＤＯは一旦命令バッファ１００２に蓄
えられ、更に、命令デコーダ１００３に出力される。命
令デコーダ１００３は入力された命令バイトＤＯと、コ
プロセッサ識別信号線１０１２．１０１３（＝“１”、
′１”）とをデコードし、シーケンサ１００４に対しシ
ーケンス指定信号線群１００５によって５ＥＱＩのシー
ケンス指定を行う。シーケンサ１００４はシーケンス指
定信号線群１００５の指定に従い、第１５図（ａ）、に
示す処理を行う。つまり、制御信号線群１００８によっ
てＢ Ｉ Ｕ １００７に対し、１回のリードサイクル
の発行を指令する。次に、シーケンサ１００４はリード
サイクルが完了すると、ＢＵＳＹ信号１００９を調べ、
ＢＵＳＹ＝１ならばコプロセッサ９０１の実行が完了し
ていないとして、ＢＵＳＹ＝Ｏになるまで待ち状態に入
る。ＢＵＳＹ＝０を検出すると、シーケンサ１００４は
命令の実行を完了する。
命令バイトＤｏを外部バス９０２より入力すると、入力
された命令バイトＤＯは一旦命令バッファ１００２に蓄
えられ、更に、命令デコーダ１００３に出力される。命
令デコーダ１００３は入力された命令バイトＤＯと、コ
プロセッサ識別信号線１０１２．１０１３（＝“１”、
′１”）とをデコードし、シーケンサ１００４に対しシ
ーケンス指定信号線群１００５によって５ＥＱＩのシー
ケンス指定を行う。シーケンサ１００４はシーケンス指
定信号線群１００５の指定に従い、第１５図（ａ）、に
示す処理を行う。つまり、制御信号線群１００８によっ
てＢ Ｉ Ｕ １００７に対し、１回のリードサイクル
の発行を指令する。次に、シーケンサ１００４はリード
サイクルが完了すると、ＢＵＳＹ信号１００９を調べ、
ＢＵＳＹ＝１ならばコプロセッサ９０１の実行が完了し
ていないとして、ＢＵＳＹ＝Ｏになるまで待ち状態に入
る。ＢＵＳＹ＝０を検出すると、シーケンサ１００４は
命令の実行を完了する。
次に、ＣＰ Ｕ ９００と第２のコプロセッサ９０１と
を接続する場合、第１のコプロセッサ制御信号線９０３
を“０”に固定し、第２のコプロセッサ制御信号線９０
４を第２のコプロセッサに接続する。コプロセッサ識別
部１０１０は第１のコプロセッサ制御信号線９０３と、
第２のコプロセッサ制御信号線９０４と、リセット信号
１０１１とを入力し、第１１図（ｂ）に示すように、リ
セット信号１０１１の立下がりエツジで第１のコプロセ
ッサ制御信号９０３（＝“’Ｏ”）及び第２のコプロセ
ッサ制御信号９０４（＝“１”）をラッチし、夫々コプ
ロセッサ識別信号線１０１２．１０１３に出力する。
を接続する場合、第１のコプロセッサ制御信号線９０３
を“０”に固定し、第２のコプロセッサ制御信号線９０
４を第２のコプロセッサに接続する。コプロセッサ識別
部１０１０は第１のコプロセッサ制御信号線９０３と、
第２のコプロセッサ制御信号線９０４と、リセット信号
１０１１とを入力し、第１１図（ｂ）に示すように、リ
セット信号１０１１の立下がりエツジで第１のコプロセ
ッサ制御信号９０３（＝“’Ｏ”）及び第２のコプロセ
ッサ制御信号９０４（＝“１”）をラッチし、夫々コプ
ロセッサ識別信号線１０１２．１０１３に出力する。
次に、ＣＰ Ｕ ９００が第２のコプロセッサに対する
命令バイトＤＯを外部バス９０２より入力すると、入力
された命令バイトＤＯは一旦命令バッファ１００２に蓄
えられ、更に、命令デコーダ１００３に出力される。命
令デコーダ１００３は入力された命令バイトＤＯと、コ
プロセッサ識別信号線１０１２．１０１３（＝“０”、
“１”）とをデコードし、シーケンサ１００４に対しシ
ーケンス指定信号線群１００５によって５ＥＱ１のシー
ケンス指定を行う。シーケンサ１００４はシーケンス指
定信号線群１００５の指定に従い、第１５図（ｂ）に示
す処理を行う、つまり、ＢＵＳＹ信号１００９を調べ、
ＢＵＳＹ＝１ならばコプロセッサ９０１の実行が完了し
ていないとしてＢＵＳＹ＝Ｏになるまで待ち状態に入る
。ＢＵＳＹ＝０を検出すると、制御信号線群ｔｏｏｇに
よってＢＩＵ１００７に対し、１回のライトサイクルの
発行を指令する。次に、シーケンサ１００４はライトサ
イクルが完了すると、命令の実行を完了する。
命令バイトＤＯを外部バス９０２より入力すると、入力
された命令バイトＤＯは一旦命令バッファ１００２に蓄
えられ、更に、命令デコーダ１００３に出力される。命
令デコーダ１００３は入力された命令バイトＤＯと、コ
プロセッサ識別信号線１０１２．１０１３（＝“０”、
“１”）とをデコードし、シーケンサ１００４に対しシ
ーケンス指定信号線群１００５によって５ＥＱ１のシー
ケンス指定を行う。シーケンサ１００４はシーケンス指
定信号線群１００５の指定に従い、第１５図（ｂ）に示
す処理を行う、つまり、ＢＵＳＹ信号１００９を調べ、
ＢＵＳＹ＝１ならばコプロセッサ９０１の実行が完了し
ていないとしてＢＵＳＹ＝Ｏになるまで待ち状態に入る
。ＢＵＳＹ＝０を検出すると、制御信号線群ｔｏｏｇに
よってＢＩＵ１００７に対し、１回のライトサイクルの
発行を指令する。次に、シーケンサ１００４はライトサ
イクルが完了すると、命令の実行を完了する。
次に、’ＣＰＵ９００と第３のコプロセッサ９０１とを
接続する場合、第１のコプロセッサ制御信号線９０３は
“１′”を固定し、第２のコプロセッサ制御信号線９０
４を“０”に固定する。コプロセッサ識別部１０１０は
第１のコプロセッサ制御信号線９０３と、第２のコプロ
セッサ制御信号線９０４と、リセット信号１０１１とを
入力し、第１１図（Ｃ）に示すようにリセット信号１０
１１の立下がりエツジで第１のコプロセッサ制御信号９
０３（“＝１・”）及び第２のコプロセッサ制御信号９
０４（“＝Ｏ”）をラッチし、夫々コプロセッサ識別信
号線１０１２．１０１３に出力する。
接続する場合、第１のコプロセッサ制御信号線９０３は
“１′”を固定し、第２のコプロセッサ制御信号線９０
４を“０”に固定する。コプロセッサ識別部１０１０は
第１のコプロセッサ制御信号線９０３と、第２のコプロ
セッサ制御信号線９０４と、リセット信号１０１１とを
入力し、第１１図（Ｃ）に示すようにリセット信号１０
１１の立下がりエツジで第１のコプロセッサ制御信号９
０３（“＝１・”）及び第２のコプロセッサ制御信号９
０４（“＝Ｏ”）をラッチし、夫々コプロセッサ識別信
号線１０１２．１０１３に出力する。
次に、ＣＰ Ｕ ９００が第３の、コプロセッサに対す
る命令バイトＤｏを外部バス９０２より入力すると、入
力された命令バイトＤＯは一旦命令バッファ１００２に
蓄えられ、更に、命令デコーダ１００３に出力される。
る命令バイトＤｏを外部バス９０２より入力すると、入
力された命令バイトＤＯは一旦命令バッファ１００２に
蓄えられ、更に、命令デコーダ１００３に出力される。
命令デコーダ１００３は入力された命令バイトＤｏと、
コプロセッサ識別信号線１０１２．１０１３（＝”１”
、パ０°′）とをデコードし、シーケンサ１００４に対
しシーケンス指定信号線群１００５によって５ＥＱ３の
シーケンス指定を行う。シーケンサ１００４はシーケン
ス指定信号線群１００５の指定に従い、第１５図（ｃ）
に示す処理を行う。つまり、制御信号線群１００８によ
ってＢ Ｉ Ｕ １００７に対し、２回のリードサイク
ルの発行を指令する。次に、シーケンサ１００４は２回
目のリードサイクルが完了すると、ＢＵＳＹ信号１００
９を調べ、ＢｔＪＳＹ＝１ならばコプロセッサ９０１の
実行が完了していないとして、ＢＵＳＹ＝Ｏになるまで
待ち状態に入る。ＢＵＳＹ＝Ｏを検出すると、シーケン
サ１００４は命令の実行を完了する。
コプロセッサ識別信号線１０１２．１０１３（＝”１”
、パ０°′）とをデコードし、シーケンサ１００４に対
しシーケンス指定信号線群１００５によって５ＥＱ３の
シーケンス指定を行う。シーケンサ１００４はシーケン
ス指定信号線群１００５の指定に従い、第１５図（ｃ）
に示す処理を行う。つまり、制御信号線群１００８によ
ってＢ Ｉ Ｕ １００７に対し、２回のリードサイク
ルの発行を指令する。次に、シーケンサ１００４は２回
目のリードサイクルが完了すると、ＢＵＳＹ信号１００
９を調べ、ＢｔＪＳＹ＝１ならばコプロセッサ９０１の
実行が完了していないとして、ＢＵＳＹ＝Ｏになるまで
待ち状態に入る。ＢＵＳＹ＝Ｏを検出すると、シーケン
サ１００４は命令の実行を完了する。
次に、ＣＰ Ｕ ９００と第４のコプロセッサ９０１と
を接続する場合、第１のコプロセッサ制御信号線９０３
を“０″に固定し、第２のコプロセッサ制御信号線９０
４を“０”に固定する。コプロセッサ識別部１０１０は
第１のコプロセッサ制御信号線９０３と、第２のコプロ
セッサ制御信号線９０４と、リセット信号１０１１とを
入力し、第１１図（ｄ）に示すようにリセット信号１０
１１の立下がりエツジで第１のコプロセッサ制御信号９
０３（＝’“Ｏ”）及び第２のコプロセッサ制御信号９
０４（＝“０°′）をラッチし、夫々コプロセッサ識別
信号線１０１２．１０１３に出力する。
を接続する場合、第１のコプロセッサ制御信号線９０３
を“０″に固定し、第２のコプロセッサ制御信号線９０
４を“０”に固定する。コプロセッサ識別部１０１０は
第１のコプロセッサ制御信号線９０３と、第２のコプロ
セッサ制御信号線９０４と、リセット信号１０１１とを
入力し、第１１図（ｄ）に示すようにリセット信号１０
１１の立下がりエツジで第１のコプロセッサ制御信号９
０３（＝’“Ｏ”）及び第２のコプロセッサ制御信号９
０４（＝“０°′）をラッチし、夫々コプロセッサ識別
信号線１０１２．１０１３に出力する。
次に、ＣＰ Ｕ ９００が第２のコプロセッサに対する
命令バイトＤｏを外部バス９０２より入力すると、入力
された命令バイトＤｏは一旦命令バッファ１００２に蓄
えられ、更に、命令デコーダ１００３に出力される。命
令デコーダ１００３は入力された命令パイ）Ｄｏと、コ
プロセッサ識別信号線１０１２．１０１３（＝゛０“、
“０″）とをデコードし、シーケンサ１００４に対しシ
ーケンス指定信号線群１００５によって５ＥＱ４のシー
ケンス指定を行う。シーケンサ１００４はシーケンス指
定信号線群１００５の指定に従い、第１５図（ｄ）に示
す処理を行う。つまり、ＢＵＳＹ信号１００９を調べ、
ＢＵＳＹ＝１ならばコプロセッサ９０１の実行が完了し
ていないとしてＢＵＳＹ＝Ｏになるまで待ち状態に入る
。ＢＵＳＹ＝０を検出すると、制御信号線群１００８に
よってＢＩＵ１００７に対し、２回のライトサイクルの
発行を指令する。次に、シーケンサ１００４は２回目の
ライトサイクルが完了すると、命令の実行を完了する。
命令バイトＤｏを外部バス９０２より入力すると、入力
された命令バイトＤｏは一旦命令バッファ１００２に蓄
えられ、更に、命令デコーダ１００３に出力される。命
令デコーダ１００３は入力された命令パイ）Ｄｏと、コ
プロセッサ識別信号線１０１２．１０１３（＝゛０“、
“０″）とをデコードし、シーケンサ１００４に対しシ
ーケンス指定信号線群１００５によって５ＥＱ４のシー
ケンス指定を行う。シーケンサ１００４はシーケンス指
定信号線群１００５の指定に従い、第１５図（ｄ）に示
す処理を行う。つまり、ＢＵＳＹ信号１００９を調べ、
ＢＵＳＹ＝１ならばコプロセッサ９０１の実行が完了し
ていないとしてＢＵＳＹ＝Ｏになるまで待ち状態に入る
。ＢＵＳＹ＝０を検出すると、制御信号線群１００８に
よってＢＩＵ１００７に対し、２回のライトサイクルの
発行を指令する。次に、シーケンサ１００４は２回目の
ライトサイクルが完了すると、命令の実行を完了する。
上述したように、第４の実施例においては、コプロセッ
サ制御信号９０３ 、９０４をリセット信号１０１１で
ラッチしてコプロセッサ識別信号１０１２． １０１３
を生成し、命令デコーダ１００４で単一の命令バイトＤ
Ｏと、上記コプロセッサ識別信号線１０１２．１０１３
とを同時にデコードすることにより、単一の命令バイト
で４穐類のコプロセッサに対する制御を変えることがで
きる。
サ制御信号９０３ 、９０４をリセット信号１０１１で
ラッチしてコプロセッサ識別信号１０１２． １０１３
を生成し、命令デコーダ１００４で単一の命令バイトＤ
Ｏと、上記コプロセッサ識別信号線１０１２．１０１３
とを同時にデコードすることにより、単一の命令バイト
で４穐類のコプロセッサに対する制御を変えることがで
きる。
なお、上記第３、第４の実施例によれば、コプロセッサ
から入力する既存の制御信号線をコプロセッサ識別に用
いることにより、コプロセッサを識別するための入力端
子を特別に設ける必要がなく、端子数を削減することが
できるという効果がある。
から入力する既存の制御信号線をコプロセッサ識別に用
いることにより、コプロセッサを識別するための入力端
子を特別に設ける必要がなく、端子数を削減することが
できるという効果がある。
［発明の効果］
以上説明したように本発明は、複数の種類が異なるコプ
ロセッサを接続可能で、且つ前記複数のコプロセッサは
同時に接続されることがないマイクロプロセッサにおい
て、接続されているコプロセッサの識別信号と命令コー
ドとを同時にデコードするので、コプロセッサに対する
命令コードを削減することができ、その分プロセッサ自
身の命令バイトに割り当てることができるという効果が
ある。
ロセッサを接続可能で、且つ前記複数のコプロセッサは
同時に接続されることがないマイクロプロセッサにおい
て、接続されているコプロセッサの識別信号と命令コー
ドとを同時にデコードするので、コプロセッサに対する
命令コードを削減することができ、その分プロセッサ自
身の命令バイトに割り当てることができるという効果が
ある。
第１図乃至第３図は本発明の第１の実施例を説明するた
めの図であって、第１図は一システムブロック図、第２
図はＣＰＵ内部ブロック図、第３図は命令マツプ図、第
４図及び第５図は本発明の第２の実施例を説明するため
の図であって、第４図はシステムブロック図、第５図は
ＣＰＵ内部ブロック図、第６図、第７図及び第８図（ａ
）、（ｂ）は本発明の第３の実施例を説明するための図
であって、第６図はシステムブロック図、第７図はＣＰ
Ｕ内部ブロック図、第８図（ａ）、（ｂ）は動作タイミ
ング図、第９図、第１０図、第１１図（ａ）乃至（ｄ）
は本発明の第４の実施例を説明するための図であって、
第９図はシステムブロック図、第１０図はＣＰＵ内部ブ
ロック図、第１１図（ａ）乃至（ｄ）は動作タイミング
図、第１２図乃至第１４図は従来のコプロセッサ制御方
式を説明するための図であって、第１２図はシステムブ
ロック図、第１３図はＣＰＵ内部ブロック図、第１４図
は命令マツプ図、第１５図（ａ）は第１のコプロセッサ
に対する５ＥＱＩシーケンスのフローチャート図、第１
５図（ｂ）は第２のコプロセッサに対する５ＥＱ２のシ
ーケンスのフローチャート図、第１５図（ｃ）は第３の
コプロセッサに対する５ＥＱ３シーケンスのフローチャ
ート図、第１５図（ｄ）は第４のコプロセッサに対する
５ＥＱ４シーケンスのフローチャート図である。 １００ 、４００ 、６００ 、９００ 、１２００
、 ＣＰ Ｕ、１０１゜４０１ 、６０１ 、９０１
、１２０１ 、コプロセッサ、１０２゜４０２ 、６０
２ 、９０２ 、１２０２．外部バス、２０２ 、５０
２ 。 ７０２ 、１００２．１３０２．命令バッファ、２０３
、５０３ 。 ７０３ 、１００３．１３０３．命令デコーダ、２０４
、５０４ 。
めの図であって、第１図は一システムブロック図、第２
図はＣＰＵ内部ブロック図、第３図は命令マツプ図、第
４図及び第５図は本発明の第２の実施例を説明するため
の図であって、第４図はシステムブロック図、第５図は
ＣＰＵ内部ブロック図、第６図、第７図及び第８図（ａ
）、（ｂ）は本発明の第３の実施例を説明するための図
であって、第６図はシステムブロック図、第７図はＣＰ
Ｕ内部ブロック図、第８図（ａ）、（ｂ）は動作タイミ
ング図、第９図、第１０図、第１１図（ａ）乃至（ｄ）
は本発明の第４の実施例を説明するための図であって、
第９図はシステムブロック図、第１０図はＣＰＵ内部ブ
ロック図、第１１図（ａ）乃至（ｄ）は動作タイミング
図、第１２図乃至第１４図は従来のコプロセッサ制御方
式を説明するための図であって、第１２図はシステムブ
ロック図、第１３図はＣＰＵ内部ブロック図、第１４図
は命令マツプ図、第１５図（ａ）は第１のコプロセッサ
に対する５ＥＱＩシーケンスのフローチャート図、第１
５図（ｂ）は第２のコプロセッサに対する５ＥＱ２のシ
ーケンスのフローチャート図、第１５図（ｃ）は第３の
コプロセッサに対する５ＥＱ３シーケンスのフローチャ
ート図、第１５図（ｄ）は第４のコプロセッサに対する
５ＥＱ４シーケンスのフローチャート図である。 １００ 、４００ 、６００ 、９００ 、１２００
、 ＣＰ Ｕ、１０１゜４０１ 、６０１ 、９０１
、１２０１ 、コプロセッサ、１０２゜４０２ 、６０
２ 、９０２ 、１２０２．外部バス、２０２ 、５０
２ 。 ７０２ 、１００２．１３０２．命令バッファ、２０３
、５０３ 。 ７０３ 、１００３．１３０３．命令デコーダ、２０４
、５０４ 。
Claims (3)
- （１）複数の種類が異なるコプロセッサの一つを選択的
にプロセッサに接続するコプロセッサ制御方式において
、前記プロセッサの命令セット中に前記コプロセッサに
対する命令として前記複数種類のコプロセッサに共通の
単一の命令コードを備え、前記プロセッサは前記共通の
命令コードとコプロセッサの識別信号とをデコードして
、前記複数の種類が異なるコプロセッサのうちの一つを
選択的に制御することを特徴とするコプロセッサ制御方
式。 - （２）前記コプロセッサの識別信号は前記プロセッサの
外部より与えられるものであることを特徴とする特許請
求の範囲第１項に記載のコプロセッサ制御方式。 - （３）前記コプロセッサの識別信号は、コプロセッサ制
御信号をリセット信号でラッチして得られるものである
ことを特徴とする特許請求の範囲第１項に記載のコプロ
セッサ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62301827A JPH01142967A (ja) | 1987-11-30 | 1987-11-30 | コプロセッサ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62301827A JPH01142967A (ja) | 1987-11-30 | 1987-11-30 | コプロセッサ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01142967A true JPH01142967A (ja) | 1989-06-05 |
| JPH0578864B2 JPH0578864B2 (ja) | 1993-10-29 |
Family
ID=17901638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62301827A Granted JPH01142967A (ja) | 1987-11-30 | 1987-11-30 | コプロセッサ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01142967A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0534770A2 (en) * | 1991-09-27 | 1993-03-31 | Dell Usa L.P. | User transparent system for using any one of a family of processors in a single socket |
| WO2000068782A1 (fr) * | 1999-05-06 | 2000-11-16 | Hitachi, Ltd. | Procede de mise au point d'un circuit integre a semiconducteur |
-
1987
- 1987-11-30 JP JP62301827A patent/JPH01142967A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0534770A2 (en) * | 1991-09-27 | 1993-03-31 | Dell Usa L.P. | User transparent system for using any one of a family of processors in a single socket |
| EP0534770A3 (en) * | 1991-09-27 | 1994-11-09 | Dell Usa Lp | User transparent system for using any one of a family of processors in a single socket |
| WO2000068782A1 (fr) * | 1999-05-06 | 2000-11-16 | Hitachi, Ltd. | Procede de mise au point d'un circuit integre a semiconducteur |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0578864B2 (ja) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS638489B2 (ja) | ||
| JPS62243058A (ja) | マルチプロセツサシステムの割込制御方法 | |
| JPH01142967A (ja) | コプロセッサ制御方式 | |
| JPH01258163A (ja) | ダイレクトメモリアクセス制御装置 | |
| EP0376003A2 (en) | Multiprocessing system with interprocessor communications facility | |
| JPS61241833A (ja) | 命令コ−ドアクセス制御装置 | |
| JPH0520120A (ja) | 並列処理コンピユータシステム | |
| JP2990800B2 (ja) | 割込み処理装置 | |
| JP2846904B2 (ja) | 付加演算装置制御方式 | |
| JPS62221059A (ja) | 中央処理装置 | |
| JPH02263256A (ja) | マイクロコンピュータ及びコントローラ | |
| JPH0242587A (ja) | 画像処理装置 | |
| JPH0683640A (ja) | 割込応答処理方式 | |
| JPS61183764A (ja) | ダイレクトメモリアクセス制御方式 | |
| JPH0567035A (ja) | Ｄｍａ転送におけるデータアライメント方式 | |
| JPS63173142A (ja) | 終了ト−クン出力回路 | |
| JPH07141288A (ja) | Ｄｍａ転送方式 | |
| JPS62269237A (ja) | デ−タプロセツサ | |
| JPS6260033A (ja) | マイクロプロセツサ制御方式 | |
| JPS63310059A (ja) | ディジタル処理装置 | |
| EP1193606A2 (en) | Apparatus and method for a host port interface unit in a digital signal processing unit | |
| JPH06301632A (ja) | Ｄｍａ制御装置および制御方法 | |
| JPH09305533A (ja) | マイクロプロセッサとその命令実行制御方法、パイプライン制御方法、及びｄｍａ転送方法 | |
| JPS6217776B2 (ja) | ||
| JPH01250118A (ja) | データ処理システム |