JPH011368A - 画像形成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は画像形成装置、詳しくは少なくとも２つの画像
を合成して印刷出力する画像形成装置に関するものであ
る。

［従来の技術］ この独の装置の代表例としてレーザビームプリンタが挙
げられる。

従来のレーザビームプリンタにおいて、２つの画像を夫
々の画像に対応した色でもって合成する場合を考えてみ
る。

通常、レーザビームプリンタでは、ビットマツプメモリ
から読み出された画像データは画像信号に変換、感光ド
ラム上への照射、静電潜像の形成、トナーの付着、出力
用紙に転写、という大まかな処理でもって像を形成して
いる。２つの画像の合成の場合には上述した処理系統が
２つ必要になるが、単色印刷のとき感光ドラム上への照
射は互いに同じ位置に照射しても横わない。しかしなが
ら、２色印刷のときにはそうはいかない。すなわち、２
つのビットマツプメモリのうち、どちらかを手前（或い
は上）側に位置するべく、処理することが必要である。

例えば、画像Ａを赤、画像Ｂを黒として合成するとき、
画像Ａと画像Ｂとが重なり合っている領域に対して、画
像Ｂを優先させると、得られる出力画像は画像Ｂが手前
（上）側に位置する様に見える。また、逆の場合には画
像Ａが手前に位置する出力画像が形成される。

この様に２つ（３つ以上でも同じだが）の画像の合成に
おいては、夫々の画像同志の係り具合（論理演算）を制
御しなければならない。従来ではこの様な処理を、装置
を制御する中央演算処理装置（以下、ＣＰＵという）に
まかせていた。

［発明が解決しようとする問題点コ ところが、この論理演算をＣＰＵにまかせると、その演
算の後に展開する少なくとも１ライン分のビットマツプ
メモリが必要となる。この論理演算後のデータを格納す
るビットマツプメモリをスキャンして画像を形成するが
、１ライン分感光ドラムに展開した後、再び、次のライ
ンの論理演算処理をして格納するという処理が１ペ一ジ
分行われるものであるから、その画像形成処理そのもの
が高速であるにもかかわらず、出力画像を得るまでの全
体的な処理時間は遅くならざるを得なかった。

本発明はかかる従来技術に鑑みなされたものであり、画
像形成処理に係る処理を高速にする画像形成装置を提供
しようとするものである。

［問題点を解決するための手段］ この問題を解決するために、本発明は以下に示す様な構
成を僅える。

すなわち、 少なくとも２つの画像データを格納する格納手段と、格
納された夫々の画像データを読み出し、各画像データ毎
に所定データ或いは画像データの相互関係に基づいて論
理演算する論理演算回路と、該論理演算回路における夫
々の論理演算の種類を設定する設定手段と、設定された
論理演算で生成された夫々の画像データを合成して像を
形成する像形成手段とを備える。

［作用コ かかる本発明の構成において、格納手段に格納された夫
々の画像データを、設定手段で設定された夫々の論理演
算種類に基づき論理演算回路で論埋演算し、生成された
夫々の画像データを像形成手段で合成して像を形成する
ものである。

［実施例］ 以下、添付図面に従って本発明に係る実施例を詳細に説
明する。

くブロック構成の説明（第１図）〉 第１図は実施例における画像形成に係る主要ブロック構
成図である。図中、１００はデータ発生源となるホスト
コンピュータであり、１０１は本実施例におけるレーザ
ビームプリンタである。

ホストコンピュータ１００から出力されてきた画像デー
タは入力インターフェース１を介してＣＰＵ２に読み込
まれ、後述する画像処理回路３内のビットマツプメモリ
にその画像データを格納する。４は画像形成部であり、
実施例では画像処理回路３より出力された画像信号に基
づいて、感光ドラム（図示せず）にレーザ光を照射して
画像を形成するものである。

尚、ＣＰＵ２はＲＯＭ２ａ内に格納されたプログラム（
第４図のフローチャート）によって制御動作するもので
あり、ＲＡＭ２ｂはそのワークエリアとして使用するも
のである。

く画像処理回路の説明（第２図、第３図）〉次に、画像
処理回路内部の構成を第２図に従って説明する。

図中、３１ａ、ｂはビットマツプメモリであり、画像イ
メージ１ページ分を格納できるものである。また、実施
例ではビットマツプメモリ３１ａに格納されたデータを
“赤色”、ビットマツプメモリ３１ｂに格納されたデー
タを“黒色”でもって印刷処理する場合を説明する。３
２ａ、ｂはＣＰＬＩ２がビットマツプメモリ３１ａ、ｂ
にデータを書き込む際のライトバッファであり、３３ａ
、ｂは読み込むためのリードバッファである。

３５ａ、ｂはビットマツプメモリ３１ａ、ｂから読み込
まれた画素データを論理演算する論理演算素子（以下、
ＡＬＵという）であり、命令レジスタ３４ａ、ｂ内に書
き込まれたコマンドに基づく論理演算を行う。３６ａ、
ｂはＡＬＵ３５ａ、ｂからの演算結果を格納するレジス
タであり、３７ａ、ｂはこのレジスタ３６ａ、ｂからの
データに従ってビデオ信号を生成するビデオ信号生成回
路である。

尚、３００，３０１はＣＰＵ２とのバスであり、アドレ
ス、データ、及び制御バス等からなり、３０２及び３０
３は画像形成部４へ出力されるビデオ信号線を意味する
。画像形成部４はこのビデオ信号線３０２，３０３上に
あるビデオ信号に基づいて、画像信号Ａに対しては“赤
色”、画像信号Ｂに対しては“黒色でもって合成印刷す
る。

さて、ホストコンピュータ１００から黒及び赤色でもっ
て出力するべきデータが入力されると、先ずＣＰＵ２は
バス３００を介して、それぞれの画像の属性（印刷色）
に従い、ビットマツプメモリ３１ａ、ｂに展開処理する
。このとき、ライトバッファ３２ａ、ｂを介して書き込
むことになる。

ビットマツプメモリ３１ａ、ｂへのデータの展開が終了
すると、ＣＰＵ２はＡＬＵ３５ａ、ｂに対して演算命令
として、命令レジスタ３４ａ、ｂにその旨のコマンドデ
ータをセットする。ＡＬＵ３５ａ、ｂは、命令レジスタ
３４ａ、ｂの出力信号に基づき不図示のビデオクロック
に同期してビットマップメモリ３１ａ、ｂから画素デー
タを次、々と読み込んでは先に説明した命令レジスタ３
４ａ、ｂからの信号に基づいた論理演算を実行する。尚
、このとき、ＣＰＵ２はビデオ信号Ａ、　　Ｂを生成す
る為、ＤＭＡ（ダイレクトメモリアクセス、図示せず）
に起動をかける。起動をかけられたＤＭＡはアドレスを
バス３００にのせ、ビットマツプメモリ３１ａ、ｂをア
クセスし、所望のデータがＡＬＵ３５ａ、ｂとのバスに
出力される。このデータはＡＬＵ３５ａ、ｂに接続され
ており、命令レジスタ３４ａ、ｂに従って論理演算を行
い、その演算結果が出力信号としてレジスタ３６ａ、ｂ
に夫々出力される。また、レジスタ３６ａ、ｂの出力は
ビデオ信号生成回路３７ａ、ｂに人力されていて、ビデ
オクロツタ信号と同期をとり、ビデオ信号Ａ、Ｂが生成
される。第３図にこの一連のタイミングチャートを示す
。

例えば、ＣＰＵ２が命令レジスタ３４ａに対してビット
マツプメモリ３１ａからの画素データ（仮にＲとする）
と“０”との論理和（ＯＲ）させるコマンドデータをセ
ットし、命令レジスタ３４ｂに対して、〜Ｒ（“〜”は
反転を意味する）とビットマツプメモリ３１ｂからの画
素データ（仮にＢとする）との論理積（ＡＮＤ）させる
コマンドデータをセットさせた場合を考えてみる。

このとき、ビデオマツプメモリ３１ａ内の“１”となっ
ている画素データは全てビデオ信号Ａとしてビデオ信号
生成回路３７ａから出力されるが、ビデオ信号生成回路
３７ｂからビデオマツプメモリ３ｉｂ内の“１”となる
画素において、尚且つビットマツプメモリ３１ａ内のデ
ータが“０”となっているときのみ、出力されることに
なる。、換言すれば、ビットマツプメモリ３１ａ内に展
開された画像（赤色で印刷される）がビットマツプメモ
リ３１ｂに展開された画像に対して手前（上）側に位置
する様に像を形成することが可能となる。つまり、つま
り、両方の色が同時に出力される時は片方の色を消去す
ることで、出力画像の混色防止が可能となるわけである
。

尚、上述した実施例における命令レジスタ３４ａ、ｂに
セットする論理演算コマンドを変化させることによって
、様々な合成画像を形成することか可能となるが、その
処理は全くハードウェアによってビデオ信号が形成され
るので、その処理速度は画像形成部４の処理速度にのみ
依存することになる。

＜ＣＰＬＩ２の制御処理手順の説明（第４図）〉実施例
の画像形成に係る処理概要は以上の通りであるが、ＣＰ
Ｕ２の処理手順を以下に説明する。

先ず、ステップＳ１でホストコンピュータ１００から画
像データを入力し、ステップＳ２で人力した画像データ
を、夫々の属性に従ってビットマツプメモリ３１ａ或い
は３１ｂに格納する。ステップＳ３では命令レジスタ３
４ａ、ｂに論理演算の種類を指定するコマンドを出力し
、ステップＳ４で画像形成開始を指示する。従って、こ
の処理内容からも解る様に、論理演算処理そのものに関
してはＣＰＵ２は処理する必要がない。すなわち、どの
ような論理演算をするかを指示するだけで良いことにな
る。

尚、上述した実施例では２色合成印刷処理について説明
したが、これに限定されるものではなく、それ以上のビ
ットマツプメモリを用意し、印刷形成部にその機能を持
たせれば、何色もの合成画像を形成することが可能とな
る。また、単色でもって画像を重畳させる様にすること
も同様に可能であることは言うまでもないことであろう
。

更に、論理演算の指示であるが、ホストコンピュータ１
００からの制御コマンドを入力し、そのコマンドを解析
して設定しても良いし、本体側に論理演算を指示するキ
ースイッチを設け、このキーを操作することによって指
定する様にしても構わない。

以上、説明した様に本実施例によれば、２つ以上の画像
合成（論理演算）処理をハードウェアでもって処理する
ので、その処理速度は格段に向上する。また、論理演算
の書式は簡単に設定変更できるので、同一の画像データ
を人力しても、様々な出力画像を形成することが可能と
なる。

また、実施例では主に、レーザビームプリンタを例にし
て説明したが、これは本発明を何ら限定する要素ではな
く、他のプリンタに対しても全く同様に応用することも
可能である。

更にまた、本実施例にては、ＤＭＡに起動がかかり、ビ
デオ信号が生成されると説明したが、ＣＰＵにて行って
よいことは言うまでもない。

［発明の効果］ 以上説明した様に本発明によれば、２つ以上の画像合成
（論理演算）ＩＡ理をハードウェアでもって処理するの
で、その処理速度は格段に向上する。また、論理演算の
書式は簡単に設定変更できるので、同一の画像データを
人力しても、様々な出力画像を形成することが可能とな
る。

【図面の簡単な説明】

第１図は実施例の画像形成装置のブロック概略図、 第２図は第１図における画像処理回路の内部構成を示す
図、 第３図は画像形成におけるタイミングチャー”ト、 第４図は実施例におけるＣＰＵの処理手順を示す図であ
る。 図中、１・・・入力インターフェース、２・・・ＣＰＵ
　、　２　ａ　・・−ＲＯＭ　、　２　ｂ　・−・ＲＡ
　Ｍ　、　３−画像処理回路、４・・・画像形成部、３
１ａ、ｂ・・・ビットマツプメモリ％　　３２　ａ　、
　　ｂ・・・ライトバッファ、３３ａ、ｂ・・・リード
バッファ、３４ａ、ｂ・・・命令レジスタ、３５ａ、ｂ
・・・論理演算素子（ＡＬＵ）、３６ａ、ｂ・・・レジ
スタ、３７ａ、ｂ・・・ビデオ信号生成回路、１００・
・・ホストコンピュータ、１０１・・・画像形成装置本
体である。 ＋ＯＯ 第１図 ／ １′ 第４図

Claims (2)

【特許請求の範囲】
1. （１）少なくとも２つの画像データを格納する格納手段
   と、 格納された夫々の画像データを読み出し、各画像データ
   毎に所定データ或いは画像データの相互関係に基づいて
   論理演算する論理演算回路と、該論理演算回路における
   夫々の論理演算の種類を設定する設定手段と、 設定された論理演算で生成された夫々の画像データを合
   成して像を形成する像形成手段とを備えることを特徴と
   する画像形成装置
2. （２）像形成手段で合成・形成される像は多色であつて
   、夫々の画像データ毎に設定された色でもつて像を形成
   することを特徴とする特許請求の範囲第１項記載の画像
   形成装置。