JPH01136408A - データｒａｍ初期設定方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はディジタル信号処理用プロセッサで用いられる
巡回型フィルタ（以下、ＩＩＲフィルタと略す）におけ
るリミットサイクル（発振）の発生を防ぐために、デー
タＲＡＭのデータエリアの初期設定を行なう方法に関す
る。

（従来の技術） ディジタル信号処理用プロセッサにおいてＴＩＲフィル
タを含むフィルタ処理を行なう場合、フィルタ処理の実
行開始時にＩＩＲフィルタ演璋で用いる単位遅延素子を
構成するデータＲＡＭの内容がＯでない不定な値である
とフィルタ入力信号が零であっても出力にリミットサイ
クル（発振）と呼ばれる周期的な誤差出力が現れること
があり、その出力振幅が演算レンジの最大値に達し、以
後の正常な動作が行なわれない可能性がある。

このリミットサイクルを防止するにはＩＩＲフィルタ演
算で用いる単位遅延素子を構成するデータＲＡＭの内容
を全て０にする初期設定が必要である。

従来特開昭５６−１０１２６６号公報による信号処理用
プロセッサでは初期設定をハードウェアで行なう機能を
有しない為ソフトウェアによりフィルタ処理の実行開始
館にデータＲＡＭに逐次Ｏを書き込むことにより初期設
定を行なっていた。

（発明が解決しようとする問題点） しかしながら、従来の方法では初期化を必要とするデー
タＲＡＭを確実に把握しておく必要があり、又初期設定
のためのソフトウェアを格納する領域が必要であるので
プログラムメモリの増大を招くという問題点があった。

本発明はこれらの問題点を解決するためのもので、ソフ
トウェアによりデータＲＡＭの初期化を行なうための初
期化を必要とするデータＲＡＭの管理を不要とし、又デ
ータＲＡＭ初期化のためのプログラムメモリ領域を不要
とし、ソフトウェアで意識することの無いデータＲＡＭ
初期設定方式を提供することを目的とする。

（問題点を解決するための手段） 本発明は前記問題点を解決するために、巡回型フィルタ
を含むフィルタ処理を行なうディジタル信号処理用プロ
ッセッサにおいて、フィルタ処理の実行を指示する信号
に起動され、一定の幅を持つパルスを発生して出力する
パルス発生手段と、パルスが印加されている間、フィル
タ処理にあける演算結果を一時格納する格納手段の内容
をリセットするリセット手段とを設けたことに特徴があ
る。

（作用） 以上のような構成を有す゛る本発明によれば、パルス発
生手段にフィルタ処理の実行を指示する信号が人力され
る。パルス発生手段は一定の幅を持つパルスを発生して
出力する。そして、フィルタ処理における演算結果を一
時格納する格納手段の格納内容はパルス発生手段が出力
したパルスが印加されている間でリセットされる。

したがって、本発明は前記問題点を解決することができ
、データＲＡＭの管理が不要で、データＲＡＭ初期化の
ためのプログラムメモリ領域を不要としソフトウェアで
意識する゛ことの無いデータＲＡＭ初期設定方式を提供
できる。

（実施例） 以下、本発明の一実施例を図面に基づいて説明する。

第１図は本発明の一実施例におけるディジタル信号処理
用プロセッサの演算部及びメモリの構成を示すブロック
図である。同図において、１１はフィルタ処理のための
フィル゛り係数を格納している係数ＲＯＭ、１２は係数
ＲＯＭ　１１から読み出したフィルタ係数と後述するバ
ス１４上のデータとを乗算し、その乗算結果と後述する
アキュムレータ１３からのデータの和を取っ−てアキュ
ムレータ１３に出力する演算回路、１３は演算回路１２
の出力を一時保持するレジスタで構成されるアキュムレ
ータ、１４は図示していない他の機能ブロックとのデー
タ授受を行なうバス、１５はＩＩＲフィルタの単位遅延
素子及び汎用のメモリとして使用されるデータをバスか
ら受は取って１時格納しておくデータＲＡＭ、１６は後
述する外部信号１７により起動されである一定長のリセ
ット信号１８を作成しアキュムレータ１３に出力するパ
ルス発生回路、１７はディジタル信号処理用プロセッサ
にフィルタ処理の開始を指示すると共にデータＲＡＭ１
５の初期化の動作を指示する外部信号である。

なお、アキュムレータ１３はリセット機能を有し、ソフ
トウェア又はパルス発生回路１６°により発生するリセ
ット信号１８で内容をリセットされる。

次に、第１図を用いて本実施例の動作を説明する。

係数ＲＯＭ　１１はフィルタ処理のためのフィルタ係数
を格納して演算回路１２にフィルタ係数を出力する。演
算回路１２では前記フィルタ係数と、バス１４上のデー
タを取り込み、被乗数とし、その被乗数との積と、アキ
ュムレータ１３との和をアキュムレータ１３に出力する
。そして、アキュムレータ１３は演算回路１２の出力を
一時保持し、バス１４及び演算回路１２にその内容を出
力する。また、アキュムレータ１３はソフトウェア又は
パルス発生回路１６により発生されるリセット信号１８
により内容をリセットされる。さらに、パルス発生回路
１６は外部信号１７により起動されある一定長のリセッ
ト信号１８を作成しアキュムレータ１３に出力している
。

次に、第２図に示される２次巡回型フィルタ（ＩＩＲフ
ィルタ）を例として第１図のディジタル信号処理用プロ
セッサにより実現する場合について説明する。第２図の
人力信号（ｘｎ）２０が既に第１図のアキュムレータ１
３に格納されているとして以下のフローにより実行され
る。ここで、以下の八〇〇は第１図のアキュムレータ１
３を示す。

ＡＣＣ＋ＡＣＣ＋ｂ　２　＊　Ｄ　２　　　（１）ＡＣ
（：　＋ＡＣＣ＋ｂ　１　＊　Ｄ　１　　　（２）ＤＯ
←ＡＣ（：　　　　　　　　（３）ＡＣＣ４−ＡＣ：Ｃ
＋ａ　１　＊　Ｄ　１　　　（４）ＡＣＣ＋Ａｌｌ：（
：＋ａ２＊Ｄ２　　（５）Ｄ２←Ｄ　ｔ　　　　　　　
　（６） Ｄ１←Ｄ　Ｏ（７） 次に、単位遅延素子を構成するデータＲへＭ２２に注目
すると第１図のアキュムレータ１３の内容が常に書き込
まれる。したがって、上述のフローからＡＣＣの内容を
第１図の演算回路１２の出力と無関係に０にすると、デ
ータＲＡＭ２２の内容は０となることがわかる。又、も
う一つの単位遅延素子を構成するデータＲＡＭ２３はデ
ータＲＡＭ２２の内容が転送されるため次の周期で内容
がＯとなることがわかる。２次ＩＩＲフィルタでは２周
期の間アキュムレータ１３の内容をＯにリセットしてお
けば、単位遅延素子を構成するデータＲＡＭが初期化で
きる。以上の動作タイミングを第３図により示す。同図
かられかるように、外部信号１７によりフィルタ動作開
始が指示されるとパルス発生回路１６の出力つまりリセ
ット信号１８は２周期の間“１”となりアキュムレータ
１３をクリアする指示を与える。また、外部信号１７は
一般にリセット信号等を利用し作成することができる。

多くの場合ディジタル信号処理用プロセッサはアキュム
レータをクリアする機能を有しているため、上記のハー
ドウェアの増加は非常に小さい。

（発明の効果） 以上説明したように、本発明によれば、ソフトウェアに
よりデータＲＡＭの初期化を行なうための初期化を必要
とするデータＲＡＭの管理を不要とし、また、ハードウ
ェア量の増加が極めて少なくて済みかつソフトウェアで
意識することなく　ＲＡＭの初期設定が行なうことがで
きる安定なＩＩＩＩフィルタを構成することができる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるディジタル信号処理
用プロセッサの演算部及びメモリの構成を示すブロック
図、第２図は２次巡回型フィルタの構成を示す論理回路
図、第３図は本実施例の動作を示すタイムチャートであ
る。

Claims (1)

1. 【特許請求の範囲】 巡回型フィルタを含むフィルタ処理を行なうディジタル
   信号処理用プロッセッサにおいて、前記フィルタ処理の
   実行を指示する信号に起動され、一定の幅を持つパルス
   を発生して出力するパルス発生手段と、 前記パルスが印加されている間、前記フィルタ処理にお
   ける演算結果を一時格納する格納手段の内容をリセット
   するリセット手段とを設けたことを特徴とするデータＲ
   ＡＭ初期設定方式。