JPH0113112B2 - - Google Patents
Info
- Publication number
- JPH0113112B2 JPH0113112B2 JP6801580A JP6801580A JPH0113112B2 JP H0113112 B2 JPH0113112 B2 JP H0113112B2 JP 6801580 A JP6801580 A JP 6801580A JP 6801580 A JP6801580 A JP 6801580A JP H0113112 B2 JPH0113112 B2 JP H0113112B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- screen
- refresh memory
- refresh
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 44
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Document Processing Apparatus (AREA)
Description
【発明の詳細な説明】
本発明は情報処理システムにおいて、文字、図
形等を表示する表示装置に関する。
形等を表示する表示装置に関する。
簡易図形を表示できるキヤラクタデイスプレイ
装置において、１台の装置内に、２つ以上の画面
記憶メモリを持たせることにより、複数の画面記
憶メモリから読み出される画面表示情報を表示画
面上で重ね合わせて、複雑な画面表示を得ること
ができる。この方式を重ね合わせ表示方式と呼ぶ
ことにする。従来の重ね合わせ表示方式は、表示
画面全域について重ね合わせを行なうものであつ
たが、表示内容によつては、画面全域ではなく、
画面の指定部分のみを重ね合わせ表示した方が良
いケースもある。このようなケースの具体例を第
１図を参照しながら説明する。一つの装置内に
は、第１の画面記憶メモリ１と第２の画面記憶メ
モリ２とがある。第１の画面記憶メモリ１は、記
憶容量として実際に画面表示される容量以上のも
のを持つていて、たとえば規模の大きい電力系統
の系統全貌図などが記憶され、必要に応じて画面
記憶メモリ１の適当な部分をスクロール又はペー
ジング手段等により選択表示させる様になつてい
る。この際実際に画面に表示されているエリアを
実表示エリアという。又、第２の画面記憶メモリ
２の記憶容量は、表示画面の表示容量と同じにな
つている。重ね合わせ回路３は前記２つのメモリ
１，２から読出される表示情報を混合して表示画
面４に出すための回路である。表示画面４はたと
えばCRTであり表示画面の右端にはメニユー表
示領域Ｍが割当てられ、第２の画面記憶メモリ２
の内容が表示される。残りの部分が系統図表示領
域Ｄであり、第１の画面記憶メモリ１の実表示エ
リアから表示される。今系統図の現在表示されて
いる位置とは別の部分を見ようとする時、スクロ
ール、又はページング手段によつて実表示エリア
を第１の画面記憶メモリ１内で移動させる（画面
移動）ことになるが、この際、メニユー表示領域
Ｍの内容はそのまま固定化して表示しておく。こ
のメニユー表示領域Ｍには、画面移動時に変化さ
せたくないオペレータに対する操作ガイド情報等
が表示される。従つて、スクロール、ページング
等によつて画面移動が生じても、メニユー表示の
みを固定化でき、これによつてオペレータは操作
ガイド情報等を容易に認識することができる。
装置において、１台の装置内に、２つ以上の画面
記憶メモリを持たせることにより、複数の画面記
憶メモリから読み出される画面表示情報を表示画
面上で重ね合わせて、複雑な画面表示を得ること
ができる。この方式を重ね合わせ表示方式と呼ぶ
ことにする。従来の重ね合わせ表示方式は、表示
画面全域について重ね合わせを行なうものであつ
たが、表示内容によつては、画面全域ではなく、
画面の指定部分のみを重ね合わせ表示した方が良
いケースもある。このようなケースの具体例を第
１図を参照しながら説明する。一つの装置内に
は、第１の画面記憶メモリ１と第２の画面記憶メ
モリ２とがある。第１の画面記憶メモリ１は、記
憶容量として実際に画面表示される容量以上のも
のを持つていて、たとえば規模の大きい電力系統
の系統全貌図などが記憶され、必要に応じて画面
記憶メモリ１の適当な部分をスクロール又はペー
ジング手段等により選択表示させる様になつてい
る。この際実際に画面に表示されているエリアを
実表示エリアという。又、第２の画面記憶メモリ
２の記憶容量は、表示画面の表示容量と同じにな
つている。重ね合わせ回路３は前記２つのメモリ
１，２から読出される表示情報を混合して表示画
面４に出すための回路である。表示画面４はたと
えばCRTであり表示画面の右端にはメニユー表
示領域Ｍが割当てられ、第２の画面記憶メモリ２
の内容が表示される。残りの部分が系統図表示領
域Ｄであり、第１の画面記憶メモリ１の実表示エ
リアから表示される。今系統図の現在表示されて
いる位置とは別の部分を見ようとする時、スクロ
ール、又はページング手段によつて実表示エリア
を第１の画面記憶メモリ１内で移動させる（画面
移動）ことになるが、この際、メニユー表示領域
Ｍの内容はそのまま固定化して表示しておく。こ
のメニユー表示領域Ｍには、画面移動時に変化さ
せたくないオペレータに対する操作ガイド情報等
が表示される。従つて、スクロール、ページング
等によつて画面移動が生じても、メニユー表示の
みを固定化でき、これによつてオペレータは操作
ガイド情報等を容易に認識することができる。
従来の画面全域における重ね合わせ方式では、
上述したような表示画面上の一部のみの排他的表
示、或いは部分的重ね合わせ表示を実現すること
ができなかつた。
上述したような表示画面上の一部のみの排他的表
示、或いは部分的重ね合わせ表示を実現すること
ができなかつた。
本発明は上記実情に鑑みなされたもので、画面
上における部分的重ね合わせ表示、或いは画面上
の一部分に他の特定情報を表示する排他的重ね合
わせ表示等を元の表示情報を破壊することなく、
任意にしかも容易に行なうことのできる表示装置
を提供することを目的とする。
上における部分的重ね合わせ表示、或いは画面上
の一部分に他の特定情報を表示する排他的重ね合
わせ表示等を元の表示情報を破壊することなく、
任意にしかも容易に行なうことのできる表示装置
を提供することを目的とする。
以下図面を参照して本発明の一実施例を説明す
る。第２図において、１０１はCPU（中央処理装
置）、１０２は本発明に係る表示装置、１０３は
CPU１０１と表示装置１０２との間のデータ転
送制御に供される入出力インターフエイス部であ
る。１０４は表示装置１０２全体の制御を司るマ
イクロプロセツサ（μ−PU）である。１０５Ａ
は第１のリフレツシユメモリ、１０５Ｂは第２の
リフレツシユメモリであり、共にタイミングコン
トロール回路１０６の制御で同期して表示リフレ
ツシユ動作を行なう。ここで第１のリフレツシユ
メモリ１０５Ａには文字、簡易図形等の表示情報
（ここでは単に文字コードと称す）が記憶され、
第２のリフレツシユメモリ１０５Ｂには上記した
ような文字コードとその各文字コードそれぞれに
付随して、第３図に示すような例えば２ビツト構
成の重ね合わせ制御ビツトMC１，MC２とが記
憶される。而して上記重ね合わせ制御ビツトMC
１，MC２は、ここでは次のような意味をもつ。
すなわち、MC１は第１のリフレツシユメモリ１
０５Ａに対する制御ビツトであり、MC１＝“１”
であれば第１のリフレツシユメモリ１０５Ａより
読出された文字コードに対する表示を許可し、
MC１＝“０”であれば第１のリフレツシユメモ
リ１０５Ａより読出された文字コードに対する表
示を禁止する。又、MC２は第２のリフレツシユ
メモリ１０５Ｂに対する制御ビツトであり、MC
２＝“１”であれば第２のリフレツシユメモリ１
０５Ｂより読出された文字コードに対する表示を
許可し、MC２＝“０”であれば第２のリフレツ
シユメモリ１０５Ｂより読出された文字コードに
対する表示を禁止する。従つて例えばMC１，
MC２が共に“１”であれば第１、第２のリフレ
ツシユメモリ１０５Ａ，１０５Ｂより読出された
各文字コードに対する表示が許可され、MC１，
MC２が共に“０”であれば第１、第２のリフレ
ツシユメモリ１０５Ａ，１０５Ｂより読出された
各文字コードに対する表示が共に禁止され、又、
MC１＝“０”，MC２＝“１”であれば第２のリフ
レツシユメモリ１０５Ｂより読出された文字コー
ドに対する表示のみが許可されることを意味す
る。又、上記タイミングコントロール回路１０６
は、カラムカウンタ、ラインカウンタ、ローカウ
ンタ、更には水平・垂直同期信号発生回路等を有
してなり、これら各機能部の信号に基づいて上記
第１、第２のリフレツシユメモリ１０５Ａ，１０
５Ｂを互に同期をとつて表示リフレツシユ制御す
る。１０７Ａ，１０７Ｂは上記第１、第２のリフ
レツシユメモリ１０５Ａ，１０５Ｂに対応して設
けられた第１、第２の文字発生回路であり、共に
対応するリフレツシユメモリ１０５Ａ，１０５Ｂ
からの文字コードを受けて、そのコードに対応し
た表示データ（文字パターン）を発生する。１０
８Ａは第１の文字発生回路１０５Ａで発生した表
示データを第２のリフレツシユメモリ１０５Ｂよ
り読出される重ね合わせ制御ビツトMC１の内容
に基づいて出力制御する第１の表示データ出力制
御用ゲートGA、１０８Ｂは第２の文字発生回路
１０７Ｂで発生した表示データを同じく重ね合わ
せ制御ビツトMC２の内容に基づいて出力制御す
る第２の表示データ出力制御用ゲートGBであ
る。１０９は上記第１、第２の表示データ出力制
御用ゲート１０８Ａ，１０８Ｂの出力データを受
けてその論理和出力を得る表示データ出力ゲート
GO、１１０はこの表示データ出力ゲート１０９
より出力された表示データを並直列変換し、
CRT表示用の映像信号を得る並直列変換回路、
１１１はこの並直列変換回路１１０からの映像信
号を受けて表示画面CRT上に表示するCRT表示
部である。
る。第２図において、１０１はCPU（中央処理装
置）、１０２は本発明に係る表示装置、１０３は
CPU１０１と表示装置１０２との間のデータ転
送制御に供される入出力インターフエイス部であ
る。１０４は表示装置１０２全体の制御を司るマ
イクロプロセツサ（μ−PU）である。１０５Ａ
は第１のリフレツシユメモリ、１０５Ｂは第２の
リフレツシユメモリであり、共にタイミングコン
トロール回路１０６の制御で同期して表示リフレ
ツシユ動作を行なう。ここで第１のリフレツシユ
メモリ１０５Ａには文字、簡易図形等の表示情報
（ここでは単に文字コードと称す）が記憶され、
第２のリフレツシユメモリ１０５Ｂには上記した
ような文字コードとその各文字コードそれぞれに
付随して、第３図に示すような例えば２ビツト構
成の重ね合わせ制御ビツトMC１，MC２とが記
憶される。而して上記重ね合わせ制御ビツトMC
１，MC２は、ここでは次のような意味をもつ。
すなわち、MC１は第１のリフレツシユメモリ１
０５Ａに対する制御ビツトであり、MC１＝“１”
であれば第１のリフレツシユメモリ１０５Ａより
読出された文字コードに対する表示を許可し、
MC１＝“０”であれば第１のリフレツシユメモ
リ１０５Ａより読出された文字コードに対する表
示を禁止する。又、MC２は第２のリフレツシユ
メモリ１０５Ｂに対する制御ビツトであり、MC
２＝“１”であれば第２のリフレツシユメモリ１
０５Ｂより読出された文字コードに対する表示を
許可し、MC２＝“０”であれば第２のリフレツ
シユメモリ１０５Ｂより読出された文字コードに
対する表示を禁止する。従つて例えばMC１，
MC２が共に“１”であれば第１、第２のリフレ
ツシユメモリ１０５Ａ，１０５Ｂより読出された
各文字コードに対する表示が許可され、MC１，
MC２が共に“０”であれば第１、第２のリフレ
ツシユメモリ１０５Ａ，１０５Ｂより読出された
各文字コードに対する表示が共に禁止され、又、
MC１＝“０”，MC２＝“１”であれば第２のリフ
レツシユメモリ１０５Ｂより読出された文字コー
ドに対する表示のみが許可されることを意味す
る。又、上記タイミングコントロール回路１０６
は、カラムカウンタ、ラインカウンタ、ローカウ
ンタ、更には水平・垂直同期信号発生回路等を有
してなり、これら各機能部の信号に基づいて上記
第１、第２のリフレツシユメモリ１０５Ａ，１０
５Ｂを互に同期をとつて表示リフレツシユ制御す
る。１０７Ａ，１０７Ｂは上記第１、第２のリフ
レツシユメモリ１０５Ａ，１０５Ｂに対応して設
けられた第１、第２の文字発生回路であり、共に
対応するリフレツシユメモリ１０５Ａ，１０５Ｂ
からの文字コードを受けて、そのコードに対応し
た表示データ（文字パターン）を発生する。１０
８Ａは第１の文字発生回路１０５Ａで発生した表
示データを第２のリフレツシユメモリ１０５Ｂよ
り読出される重ね合わせ制御ビツトMC１の内容
に基づいて出力制御する第１の表示データ出力制
御用ゲートGA、１０８Ｂは第２の文字発生回路
１０７Ｂで発生した表示データを同じく重ね合わ
せ制御ビツトMC２の内容に基づいて出力制御す
る第２の表示データ出力制御用ゲートGBであ
る。１０９は上記第１、第２の表示データ出力制
御用ゲート１０８Ａ，１０８Ｂの出力データを受
けてその論理和出力を得る表示データ出力ゲート
GO、１１０はこの表示データ出力ゲート１０９
より出力された表示データを並直列変換し、
CRT表示用の映像信号を得る並直列変換回路、
１１１はこの並直列変換回路１１０からの映像信
号を受けて表示画面CRT上に表示するCRT表示
部である。
ここで作用を説明する。CPU１０１より送出
された表示情報が入出力インターフエイス部１０
３を介して表示装置１０２に入力されることによ
り、表示装置１０２はマイクロプロセツサ１０４
の制御の下で上記表示情報の内容に従う表示動作
を開始する。この動作時において、第１、第２の
リフレツシユメモリ１０５Ａ，１０５Ｂは共にタ
イミングコントロール回路１０６のタイミング制
御で互に同期して表示リフレツシユ動作を行な
い、第１のリフレツシユメモリ１０５Ａからは文
字コードが、又、第２のリフレツシユメモリ１０
５Ｂからは第３図に示す如く文字コードとそれに
付随する２ビツトの重ね合わせ制御ビツトMC
１，MC２が出力される。而して第１、第２のリ
フレツシユメモリ１０５Ａ，１０５Ｂより出力さ
れた文字コードはそれぞれ対応する第１、第２の
文字発生回路１０７Ａ，１０７Ｂに送られてパタ
ーン化され、更にそのパターン化された表示デー
タはそれぞれ対応する第１、第２の表示データ出
力制御用ゲート１０８Ａ，１０８Ｂに送られる。
この際、第１、第２の表示データ出力制御用ゲー
ト１０８Ａ，１０８Ｂは第２のリフレツシユメモ
リ１０５Ｂより文字コードと共に読出された重ね
合わせ制御ビツトMC１，MC２によつて開閉制
御されるもので、MC１＝“１”であれば第１の
表示データ出力制御用ゲート１０８Ａが開制御さ
れて、第１の文字発生回路１０７Ａより発生され
た表示データ（文字パターン）が出力され、MC
２＝“１”であれば第２の表示データ出力制御用
ゲート１０８Ｂが開制御されて、第２の文字発生
回路１０７Ｂより発生された表示データ（文字パ
ターン）が出力される。従つてMC１，MC２が
共に“１”であれば、第１、第２の文字発生回路
１０７Ａ，１０７Ｂより発生された各表示データ
が共に出力され、又、MC１，MC２が共に“０”
であれば第１、第２の文字発生回路１０７Ａ，１
０７Ｂより発生された各表示データが共に禁止さ
れる。このような制御が文字コード単位をもつて
順次行なわれる。而して上記第１、第２の表示デ
ータ出力制御用ゲート１０８Ａ，１０８Ｂの各出
力は表示データ出力ゲート１０９で論理和加算さ
れた後、並直列変換回路１１０を経てCRT表示
部１１１に送られCRT画面上に表示される。第
４図は重ね合わせ制御ビツトMC１，MC２を
種々セツトした場合の表示例を示すもので、領域
ａにはMC１＝“１”，MC２＝“０”がセツトさ
れ、領域ｂにはMC１＝“０”MC２＝“１”がセ
ツトされ、領域ｃにはMC１，MC２＝“１”がセ
ツトされ、領域ｄにはMC１，MC２＝“０”がセ
ツトされた場合をそれぞれ示している。このよう
にCRT表示部１１１の表示画面には、第２のリ
フレツシユメモリ１０５Ｂより、文字コードに付
随して読出される重ね合わせ制御ビツトMC１，
MC２の内容に応じて、第１、第２のリフレツシ
ユメモリ１０５Ａ，１０５Ｂより読出される文字
コードの双方、又は何れか一方に対する表示デー
タが選択的に表示される。このような重ね合わせ
制御ビツトMC１，MC２の内容に基づく表示デ
ータの選択制御手段により、表示画面上における
所望する位置又は領域のみの重ね合わせ表示、或
いは一部分のみに他の情報を表示する排他的重ね
合わせ表示等が容易に行なえ、かつ、これら重ね
合わせ表示の際に元のデータを破壊することはな
く、更に上記排他的重ね合わせ表示の際に、非表
示データを退避する必要もなく、実用上において
極めて有利な構成となる。
された表示情報が入出力インターフエイス部１０
３を介して表示装置１０２に入力されることによ
り、表示装置１０２はマイクロプロセツサ１０４
の制御の下で上記表示情報の内容に従う表示動作
を開始する。この動作時において、第１、第２の
リフレツシユメモリ１０５Ａ，１０５Ｂは共にタ
イミングコントロール回路１０６のタイミング制
御で互に同期して表示リフレツシユ動作を行な
い、第１のリフレツシユメモリ１０５Ａからは文
字コードが、又、第２のリフレツシユメモリ１０
５Ｂからは第３図に示す如く文字コードとそれに
付随する２ビツトの重ね合わせ制御ビツトMC
１，MC２が出力される。而して第１、第２のリ
フレツシユメモリ１０５Ａ，１０５Ｂより出力さ
れた文字コードはそれぞれ対応する第１、第２の
文字発生回路１０７Ａ，１０７Ｂに送られてパタ
ーン化され、更にそのパターン化された表示デー
タはそれぞれ対応する第１、第２の表示データ出
力制御用ゲート１０８Ａ，１０８Ｂに送られる。
この際、第１、第２の表示データ出力制御用ゲー
ト１０８Ａ，１０８Ｂは第２のリフレツシユメモ
リ１０５Ｂより文字コードと共に読出された重ね
合わせ制御ビツトMC１，MC２によつて開閉制
御されるもので、MC１＝“１”であれば第１の
表示データ出力制御用ゲート１０８Ａが開制御さ
れて、第１の文字発生回路１０７Ａより発生され
た表示データ（文字パターン）が出力され、MC
２＝“１”であれば第２の表示データ出力制御用
ゲート１０８Ｂが開制御されて、第２の文字発生
回路１０７Ｂより発生された表示データ（文字パ
ターン）が出力される。従つてMC１，MC２が
共に“１”であれば、第１、第２の文字発生回路
１０７Ａ，１０７Ｂより発生された各表示データ
が共に出力され、又、MC１，MC２が共に“０”
であれば第１、第２の文字発生回路１０７Ａ，１
０７Ｂより発生された各表示データが共に禁止さ
れる。このような制御が文字コード単位をもつて
順次行なわれる。而して上記第１、第２の表示デ
ータ出力制御用ゲート１０８Ａ，１０８Ｂの各出
力は表示データ出力ゲート１０９で論理和加算さ
れた後、並直列変換回路１１０を経てCRT表示
部１１１に送られCRT画面上に表示される。第
４図は重ね合わせ制御ビツトMC１，MC２を
種々セツトした場合の表示例を示すもので、領域
ａにはMC１＝“１”，MC２＝“０”がセツトさ
れ、領域ｂにはMC１＝“０”MC２＝“１”がセ
ツトされ、領域ｃにはMC１，MC２＝“１”がセ
ツトされ、領域ｄにはMC１，MC２＝“０”がセ
ツトされた場合をそれぞれ示している。このよう
にCRT表示部１１１の表示画面には、第２のリ
フレツシユメモリ１０５Ｂより、文字コードに付
随して読出される重ね合わせ制御ビツトMC１，
MC２の内容に応じて、第１、第２のリフレツシ
ユメモリ１０５Ａ，１０５Ｂより読出される文字
コードの双方、又は何れか一方に対する表示デー
タが選択的に表示される。このような重ね合わせ
制御ビツトMC１，MC２の内容に基づく表示デ
ータの選択制御手段により、表示画面上における
所望する位置又は領域のみの重ね合わせ表示、或
いは一部分のみに他の情報を表示する排他的重ね
合わせ表示等が容易に行なえ、かつ、これら重ね
合わせ表示の際に元のデータを破壊することはな
く、更に上記排他的重ね合わせ表示の際に、非表
示データを退避する必要もなく、実用上において
極めて有利な構成となる。
以上詳記したように本発明によれば、表示画面
上における部分的重ね合わせ表示、或いは画面上
の一部分に他の特定情報を表示する排他的重ね合
わせ表示等を容易に行なうことのできる表示装置
が提供できる。
上における部分的重ね合わせ表示、或いは画面上
の一部分に他の特定情報を表示する排他的重ね合
わせ表示等を容易に行なうことのできる表示装置
が提供できる。
第１図は重ね合わせ表示例を説明するための概
念図、第２図は本発明の一実施例を示すブロツク
図、第３図は上記実施例において第２のリフレツ
シユメモリより読出されるコード情報のフオーマ
ツトを示す図、第４図は同じく上記実施例におい
て重ね合わせ制御ビツトを種々セツトした場合の
表示例を示す図である。 １０５Ａ，１０５Ｂ……リフレツシユメモリ、
１０７Ａ，１０７Ｂ……文字発生回路、１０８
Ａ，１０８Ｂ……表示データ出力制御用ゲート、
１０９……表示データ出力ゲート、MC１，MC
２……重ね合わせ制御ビツト。
念図、第２図は本発明の一実施例を示すブロツク
図、第３図は上記実施例において第２のリフレツ
シユメモリより読出されるコード情報のフオーマ
ツトを示す図、第４図は同じく上記実施例におい
て重ね合わせ制御ビツトを種々セツトした場合の
表示例を示す図である。 １０５Ａ，１０５Ｂ……リフレツシユメモリ、
１０７Ａ，１０７Ｂ……文字発生回路、１０８
Ａ，１０８Ｂ……表示データ出力制御用ゲート、
１０９……表示データ出力ゲート、MC１，MC
２……重ね合わせ制御ビツト。
Claims (1)
- 【特許請求の範囲】 １ 第１の表示情報が格納された第１の表示用リ
フレツシユメモリと、 第２の表示情報と、前記第１および第２の表示
情報の重ね合わせを制御する重ね合わせ制御情報
とが格納され、前記第１の表示用リフレツシユメ
モリに同期して動作する第２の表示用リフレツシ
ユメモリと、 前記第２の表示用リフレツシユメモリから読み
出される前記重ね合わせ制御情報に基づき、前記
第１および第２の表示情報の出力を制御する制御
手段とを具備し、 画面上の任意部分における重ね合わせ表示、あ
るいは排他的表示を選択的に行なうことを特徴と
した表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6801580A JPS56164385A (en) | 1980-05-22 | 1980-05-22 | Display unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6801580A JPS56164385A (en) | 1980-05-22 | 1980-05-22 | Display unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56164385A JPS56164385A (en) | 1981-12-17 |
| JPH0113112B2 true JPH0113112B2 (ja) | 1989-03-03 |
Family
ID=13361574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6801580A Granted JPS56164385A (en) | 1980-05-22 | 1980-05-22 | Display unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56164385A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59216190A (ja) * | 1983-05-24 | 1984-12-06 | 株式会社日立製作所 | 表示制御方式 |
| JP2814461B2 (ja) * | 1988-07-07 | 1998-10-22 | 富士通 株式会社 | 電子カタログ装置 |
| JPH05210663A (ja) * | 1992-01-31 | 1993-08-20 | Sanyo Electric Co Ltd | 文字出力装置 |
| JPH06324795A (ja) * | 1993-11-12 | 1994-11-25 | Toshiba Corp | 表示画面選択方法 |
-
1980
- 1980-05-22 JP JP6801580A patent/JPS56164385A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56164385A (en) | 1981-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0366871B1 (en) | Apparatus for processing video signal | |
| JPH0113112B2 (ja) | ||
| JPH0426273B2 (ja) | ||
| JPS61295594A (ja) | 表示装置の制御方式 | |
| JPH11194869A (ja) | ウインドウ表示制御装置 | |
| JPS6139677B2 (ja) | ||
| JPH0319000Y2 (ja) | ||
| JPH0778061A (ja) | 動画表示装置 | |
| JPS5816190B2 (ja) | Ｃｒｔデイスプレイ駆動方式 | |
| JPH01255884A (ja) | 画像表示信号伝送装置 | |
| JPH0443594B2 (ja) | ||
| JPH0695274B2 (ja) | カ−ソル制御装置 | |
| JPH0627932A (ja) | フレームメモリ制御装置 | |
| JP2626232B2 (ja) | 画像マルチ表示方式 | |
| JPS61258291A (ja) | マルチウィンドウ表示装置 | |
| JPS605006B2 (ja) | Ｃｒｔ表示装置付電子計算機のキ−入力方式 | |
| JPH0312297U (ja) | ||
| JPS6147984A (ja) | 画像表示装置 | |
| JPS6340190A (ja) | 情報表示説明装置 | |
| JPS5866991A (ja) | カ−ソル表示制御方式 | |
| JPS6213690B2 (ja) | ||
| JPH0216882A (ja) | 画像の重ね合せ制御方式 | |
| JPH05241563A (ja) | 図形表示装置 | |
| JPH02202627A (ja) | 表示画像編集システム | |
| JPS6012635B2 (ja) | Ｃｒｔ表示装置 |