JPH01128295A - 半導体メモリ装置 - Google Patents
半導体メモリ装置Info
- Publication number
- JPH01128295A JPH01128295A JP62287619A JP28761987A JPH01128295A JP H01128295 A JPH01128295 A JP H01128295A JP 62287619 A JP62287619 A JP 62287619A JP 28761987 A JP28761987 A JP 28761987A JP H01128295 A JPH01128295 A JP H01128295A
- Authority
- JP
- Japan
- Prior art keywords
- data
- serial
- memory
- field
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 230000015654 memory Effects 0.000 claims abstract description 34
- 230000003068 static effect Effects 0.000 claims abstract description 15
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は大規模集積回路化された半導体メモリ、特にダ
イナミック型メモリに関するものである。
イナミック型メモリに関するものである。
〈従来の技術〉
一般に画像データ処理に用いられる画像メモリというの
は、大量・高速の画像データに対応した仕様、すなわち
、大量のシリアルデータの高速アクセスが可能という仕
様をもっている。このような仕様を満す大容量かつ高速
のシリアルアクセスメモリを実現するため以下のような
内部構成をとる事が多い。
は、大量・高速の画像データに対応した仕様、すなわち
、大量のシリアルデータの高速アクセスが可能という仕
様をもっている。このような仕様を満す大容量かつ高速
のシリアルアクセスメモリを実現するため以下のような
内部構成をとる事が多い。
まず、汎用ダイナミックＲＡＭの１トランジスタ型のメ
モリセルを用いてメモリセルアレイを構成すれば最も効
率よく大容量化を図ることができる。さらに、シリアル
データの高速アクセスを図るため、メモリセルアレイに
対置する形でシリアル／パラレル変換回路及びパラレル
／シリアル変換回路を内蔵し、ワード線単位でメモリセ
ルアレイとはデータ転送を行い、入力及び出方端子とは
シリアルデータの入出力を行う。
モリセルを用いてメモリセルアレイを構成すれば最も効
率よく大容量化を図ることができる。さらに、シリアル
データの高速アクセスを図るため、メモリセルアレイに
対置する形でシリアル／パラレル変換回路及びパラレル
／シリアル変換回路を内蔵し、ワード線単位でメモリセ
ルアレイとはデータ転送を行い、入力及び出方端子とは
シリアルデータの入出力を行う。
第３図は上記従来のシリアルアクセスメモリの内部構成
を示すブロック図である。図に於いて、ｌはダイナミッ
ク・メモリセルアレイ、２はシリアル／パラレル変換回
路、３はパラレル／シリアル変換回路、４はシリアル入
力、５はシリアル出力である。
を示すブロック図である。図に於いて、ｌはダイナミッ
ク・メモリセルアレイ、２はシリアル／パラレル変換回
路、３はパラレル／シリアル変換回路、４はシリアル入
力、５はシリアル出力である。
以上のようにして、要求される仕様に対し比較的遅いと
思われる汎用ダイナミックＲＡＭのサイクルタイムを見
かけ上短縮し、シリアルデータの高速アクセスを実現し
ている。また、アクセスはシリアルデータであるため、
シーケンシャルであるＯ 〈発明が解決しようとする問題点〉 この様なシーケンシャルアクセス方式のダイナミック型
メモリでは、メモリアドレスをイニシャライズした後で
、再びデータアクセスするのに、現行のダイナミックＲ
ＡＭでも、短くとも２００ｎｓｅｃ８度必要とするため
、この期間にデータアクセスが中断して、シリアルデー
タのアクセス等ではデータの不連続が予想される。とい
うのは、一般のダイナミックＲＡＭでは、アドレス・イ
ニシャライズした場合に、その次のアドレスを選択する
ため、捷ずＲＡＳ及びＣＡＳ をプリチャージし、入
力されたアドレスをＲＡＳ及びＣＡＳの立下りでラッチ
する。その後、行（ＲＯＷ）、列（Ｃｏ１．）の順序で
入力されたアドレスに対応して、メモリセルからの読出
しデータのセンスをしてデータ出力又は入力データを取
込んでからメモリセルに書込むという過程を経るためで
ある。その−例として、一般のダイナミックＲＡＭをス
タティックコラムモードで使用した場合を第４図に示す
。ここでは、アドレス・イニシャライズ信号（ＲＥＳＥ
Ｔ）が入力されると、−度ＲＡＳ、ＣＡＳ がプリチ
ャージされるため、シリアルデータのアクセス（Ｄｏｕ
ｔ 、Ｄｉｎ）に不連続が生じることを示している。
思われる汎用ダイナミックＲＡＭのサイクルタイムを見
かけ上短縮し、シリアルデータの高速アクセスを実現し
ている。また、アクセスはシリアルデータであるため、
シーケンシャルであるＯ 〈発明が解決しようとする問題点〉 この様なシーケンシャルアクセス方式のダイナミック型
メモリでは、メモリアドレスをイニシャライズした後で
、再びデータアクセスするのに、現行のダイナミックＲ
ＡＭでも、短くとも２００ｎｓｅｃ８度必要とするため
、この期間にデータアクセスが中断して、シリアルデー
タのアクセス等ではデータの不連続が予想される。とい
うのは、一般のダイナミックＲＡＭでは、アドレス・イ
ニシャライズした場合に、その次のアドレスを選択する
ため、捷ずＲＡＳ及びＣＡＳ をプリチャージし、入
力されたアドレスをＲＡＳ及びＣＡＳの立下りでラッチ
する。その後、行（ＲＯＷ）、列（Ｃｏ１．）の順序で
入力されたアドレスに対応して、メモリセルからの読出
しデータのセンスをしてデータ出力又は入力データを取
込んでからメモリセルに書込むという過程を経るためで
ある。その−例として、一般のダイナミックＲＡＭをス
タティックコラムモードで使用した場合を第４図に示す
。ここでは、アドレス・イニシャライズ信号（ＲＥＳＥ
Ｔ）が入力されると、−度ＲＡＳ、ＣＡＳ がプリチ
ャージされるため、シリアルデータのアクセス（Ｄｏｕ
ｔ 、Ｄｉｎ）に不連続が生じることを示している。
〈問題点を解決するための手段〉
メモリアドレスをイニシャライズした直後のデータの不
連続を補償するためには、アドレス・イニシャライズ直
後に直ちにアクセスできるようなスタティック型データ
レジスタを予め持っておけばよい。
連続を補償するためには、アドレス・イニシャライズ直
後に直ちにアクセスできるようなスタティック型データ
レジスタを予め持っておけばよい。
第１図は本発明によるシリアルアクセスメモリの構成を
示すブロック図である。図に於いて、Ｉ＋はダイナミッ
ク・メモリセルアレイ、１２はシリアル／パラレル変換
回路、＋３はパラレル／シリアル変換回路、１４はシリ
アル入力、１５はシリアル出力、＋６はスタティック型
データレジスタである。
示すブロック図である。図に於いて、Ｉ＋はダイナミッ
ク・メモリセルアレイ、１２はシリアル／パラレル変換
回路、＋３はパラレル／シリアル変換回路、１４はシリ
アル入力、１５はシリアル出力、＋６はスタティック型
データレジスタである。
〈作用〉
このようにしておけば、アドレス・イニシャライズ直後
には、このスタティック型データレジスタをアクセスす
るため、この間にダイナミック・メモリセルを活性化し
てデータを準備して、先のスタティック型データレジス
タのデータと連続するようにすれば、シリアルデータア
クセスの際のデータの不連続を防ぐことができ、シリア
ルデータを間断なくアクセスすることができる。
には、このスタティック型データレジスタをアクセスす
るため、この間にダイナミック・メモリセルを活性化し
てデータを準備して、先のスタティック型データレジス
タのデータと連続するようにすれば、シリアルデータア
クセスの際のデータの不連続を防ぐことができ、シリア
ルデータを間断なくアクセスすることができる。
第２図は、本発明によるスタティック型データレジスタ
を持てば、シリアルデータをアクセスした場合でもデー
タの連続性を保障できる一例である。この図では、読出
し、書込みのクロック（ＲＣＫ。
を持てば、シリアルデータをアクセスした場合でもデー
タの連続性を保障できる一例である。この図では、読出
し、書込みのクロック（ＲＣＫ。
ＷＣＫ）が非同期の場合、アドレス・イニシャライズ信
号（ＲＥＳＥＴ）が入ってもシリアルデータ（Ｄｏｕｔ
＋Ｄｉｎ）は不連続にはならないことを示す。
号（ＲＥＳＥＴ）が入ってもシリアルデータ（Ｄｏｕｔ
＋Ｄｉｎ）は不連続にはならないことを示す。
〈実施例〉
フィールドメモリの場合を考えてみる。フィールドメモ
リはフィールド遅延が基本機能であるため、メモリアド
レスのイニシャライズに相当するのは、各フィールド毎
の基準（リセット）信号、即ち垂直同期信号をとる場合
が多い。このフィールド・リセット信号が入力されると
、メモリの先頭アドレスに戻り、ｌフィールド分のデー
タの読出し／書込みを行うわけであるが、ダイナミック
・メモリセルが活性化され、アクセス可能となる丑での
データを５スタテイツク型データレジスタ（フリップフ
ロップを用いたシフ） Ｌ／レジスタスタティックＲＡ
Ｍ等）に格納しておく。次のフィールド拳リセット信号
が入力されると、まず、このデータレジスタの読出し／
書込みを行った後、予め活性化されヘデータアクセス可
能となっているダイナミック・メモリセルのデータに切
換えて読出し／書込みを続ける。このように、フィール
ド・リセット時のデータも途切れることなく読出し／書
込みができる為、１フイールドデータの間断のないアク
セスが可能となる。
リはフィールド遅延が基本機能であるため、メモリアド
レスのイニシャライズに相当するのは、各フィールド毎
の基準（リセット）信号、即ち垂直同期信号をとる場合
が多い。このフィールド・リセット信号が入力されると
、メモリの先頭アドレスに戻り、ｌフィールド分のデー
タの読出し／書込みを行うわけであるが、ダイナミック
・メモリセルが活性化され、アクセス可能となる丑での
データを５スタテイツク型データレジスタ（フリップフ
ロップを用いたシフ） Ｌ／レジスタスタティックＲＡ
Ｍ等）に格納しておく。次のフィールド拳リセット信号
が入力されると、まず、このデータレジスタの読出し／
書込みを行った後、予め活性化されヘデータアクセス可
能となっているダイナミック・メモリセルのデータに切
換えて読出し／書込みを続ける。このように、フィール
ド・リセット時のデータも途切れることなく読出し／書
込みができる為、１フイールドデータの間断のないアク
セスが可能となる。
本発明は、前記フィールドメモリに限らず、−般の画像
メモリの様な高速のシリアルデータを間断なくアクセス
する必要がある場合には有効な手段である。
メモリの様な高速のシリアルデータを間断なくアクセス
する必要がある場合には有効な手段である。
〈発明の効果〉
以上詳細に説明したように、本発明によれば、高速シリ
アルデータを間断なくアクセスすることができる極めて
有用な半導体メモリ装置を得ることができるものである
。
アルデータを間断なくアクセスすることができる極めて
有用な半導体メモリ装置を得ることができるものである
。
第１図は、本発明によるシリアルアクセスメモリの構成
を示すブロック図である。第２図は、本発明によるスタ
ティック型データレジスタを持てば、シリアルデータを
アクセスした場合でもデータの連続性を保障できる一例
を示すタイミングチャートである。この図では、読出し
、書込みのクロック（ＲＣＫ、ＷＣＫ）が非同期の場合
、アドレス・イニシャライズ信号（ＲＥＳＥＴ）が入っ
てもシリアルデータ（Ｄｏｕｔ、Ｄｉｎ）は不連続には
ならないことを示す。第３図は、従来のシリアルアクセ
スメモリの内部構成を示す、ブロック図である。第４図
は、シリアルデータをアクセスした場合、現行のダイナ
ミックＲＡＭでは読出し・書込みデータが不連続になる
様子を示すタイミングチャートである。この図では、ス
タティックコラムモードのリード魯モディファイーライ
トの場合を例として掲げている。 符号の説明 １１：ダイナミック・メモリセルアレイ、１２ニジリア
ル／ハラ、レル変換回路、１３：パラレル／シリアル変
換回路、１４ニジリアル入力、１５ニジリアル出力、１
６：スタティック型データレジスタ。
を示すブロック図である。第２図は、本発明によるスタ
ティック型データレジスタを持てば、シリアルデータを
アクセスした場合でもデータの連続性を保障できる一例
を示すタイミングチャートである。この図では、読出し
、書込みのクロック（ＲＣＫ、ＷＣＫ）が非同期の場合
、アドレス・イニシャライズ信号（ＲＥＳＥＴ）が入っ
てもシリアルデータ（Ｄｏｕｔ、Ｄｉｎ）は不連続には
ならないことを示す。第３図は、従来のシリアルアクセ
スメモリの内部構成を示す、ブロック図である。第４図
は、シリアルデータをアクセスした場合、現行のダイナ
ミックＲＡＭでは読出し・書込みデータが不連続になる
様子を示すタイミングチャートである。この図では、ス
タティックコラムモードのリード魯モディファイーライ
トの場合を例として掲げている。 符号の説明 １１：ダイナミック・メモリセルアレイ、１２ニジリア
ル／ハラ、レル変換回路、１３：パラレル／シリアル変
換回路、１４ニジリアル入力、１５ニジリアル出力、１
６：スタティック型データレジスタ。
Claims (1)
- １、ダイナミック型メモリセルアレイと、これに付随し
たスタティック型データレジスタとを持ち、該スタティ
ック型データレジスタにメモリアドレス、イニシャライ
ズ時のデータを格納する構成とすることによって、シリ
アルデータを間断なくアクセスできるようにしたことを
特徴とする半導体メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62287619A JPH01128295A (ja) | 1987-11-13 | 1987-11-13 | 半導体メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62287619A JPH01128295A (ja) | 1987-11-13 | 1987-11-13 | 半導体メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01128295A true JPH01128295A (ja) | 1989-05-19 |
Family
ID=17719604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62287619A Pending JPH01128295A (ja) | 1987-11-13 | 1987-11-13 | 半導体メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01128295A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02149085U (ja) * | 1989-05-22 | 1990-12-18 | ||
| US5408952A (en) * | 1991-04-26 | 1995-04-25 | Mitsubishi Materials Corporation | Single crystal growth method |
-
1987
- 1987-11-13 JP JP62287619A patent/JPH01128295A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02149085U (ja) * | 1989-05-22 | 1990-12-18 | ||
| US5408952A (en) * | 1991-04-26 | 1995-04-25 | Mitsubishi Materials Corporation | Single crystal growth method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100206063B1 (ko) | 동기 낸드 디램 구조 | |
| JPS62152050A (ja) | 半導体メモリ | |
| JPS62287497A (ja) | 半導体記憶装置 | |
| JPS5942396B2 (ja) | 半導体メモリ装置 | |
| JPH01125795A (ja) | 仮想型スタティック半導体記憶装置及びこの記憶装置を用いたシステム | |
| KR960042730A (ko) | 반도체기억장치 | |
| JPH01128295A (ja) | 半導体メモリ装置 | |
| US5467303A (en) | Semiconductor memory device having register groups for writing and reading data | |
| JPH01204292A (ja) | 半導体記憶装置 | |
| JPH01138694A (ja) | メモリ装置 | |
| JPS618791A (ja) | スタテイツク半導体メモリ | |
| JP2891999B2 (ja) | 画像メモリ装置 | |
| JPS62287498A (ja) | 半導体記憶装置 | |
| JPH0450625B2 (ja) | ||
| SU982089A1 (ru) | Оперативное запоминающее устройство на динамических элементах пам ти | |
| JPH0498680A (ja) | 半導体記憶装置 | |
| JP2848105B2 (ja) | ダイナミック型半導体記憶装置 | |
| JPH0376094A (ja) | 半導体記憶装置 | |
| JPH02187989A (ja) | デュアルポートメモリ | |
| JPS63155495A (ja) | 擬似スタテイツクメモリ装置 | |
| JPH07312080A (ja) | 半導体記憶装置 | |
| JPH05198168A (ja) | Ｆｉｆｏ型のｄｒａｍ | |
| JPS62260482A (ja) | 映像記憶装置 | |
| JPS62188093A (ja) | 半導体記憶装置 | |
| JPH0236483A (ja) | 画像用メモリ装置 |