JPH01128252A - ヘッド切替え信号作成回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディジタルオーディオテープレコーダ（ＤＡＴ
と呼ぶ）や、ビデオテープレコーダ（ＶＴＲと呼ぶ）等
のように、複数のヘッドを時分割して用いる装置のヘッ
ドの切替え回路に関するものである。

従来の技術 従来、ＶＴＲの様に複数のヘッドを時分割して再生する
場合の再生するヘッドの切替えは、ヘッドの取り付けら
れた回転シリンダに取り付けられ、回転に同期して正負
のデユーティが５＝５のパルスを発生するパルス発生器
の出力を、モノステーブルマルチバイブレークを用いて
遅延させた信号を用いるか、更に切替え精度が必要な場
合は、再生する映像信号に含まれる水平同期信号によっ
てヘッド切替え信号を作り出すような方式が一般的であ
る。（例えば「画像の記録と再生」、コロナ社刊、稲津
稔他著、Ｐ１９０〜１９３）。

発明が解決しようとする問題点 このような従来の方式では、回転に同期して正負のデユ
ーティが５：５のパルスを発生するパルス発生器及びモ
ノステーブルマルチバイブレークが必要であり、パルス
発生器の製造上の制約があると共に、ＤＡＴ等で行われ
る高速サーチ等のように、回転シリンダの回転数が変化
したときにヘッド切替え位置が、モノステーブルマルチ
バイブレークで決まる一定時間に頼っているためにずれ
てしまう、という問題点を有していた。

本発明は上記問題点に鑑みてなされたもので、簡単な構
造の回転パルス発生器を用い、しかも、ヘッドの取り付
けられた回転シリンダの回転数が変化した場合でも、ヘ
ッド切替え位置が変わらないヘッド切替え信号を作成す
る回路を提供することを目的としている。

問題点を解決するための手段 上記問題点を解決するために、本発明のヘッド切替え信
号作成回路は、回転体と、前記回転体の回転に同期した
パルスを発生する回転パルス発生器と、前記回転体の回
転数に比例した周波数信号を発生する周波数発電器と、
前記回転パルス発生器の出力パルスでリセットされ、前
記周波数発電器の出力を計数するカウンタと、前記カウ
ンタと、前記カウンタの計数出力が所定の第１の一定値
になったことを検出する第１のデコーダと、前記カウン
タの計数出力が所定の第２の一定値になったことを検出
する第２のデコーダと、前記第１のデコーダの出力で第
１の状態にセットされ前記第２のデコーダの出力で第２
の状態にセットされるフリップフロップと、を具備し、
前記フリップフロップの出力をヘッド切替え信号として
用いるようにした構成としている。

作用 上記したヘッド切替え信号作成回路においては、回転パ
ルス発生器の発生するパルスを起点として、周波数発電
機の発生する信号パルスをカウンタで計数して、第１の
デコーダで設定されカウント数。

及び、第２のデコーダで設定されるカウント数が、それ
ぞれ、第１のヘッドから第２のヘッドへ、又、第２のヘ
ッドから第１のヘッドへの切替えタイミングとなる様に
設定されている。

従って、回転に同期して正負のデユーティが５：５のパ
ルスを発生するパルス発生器は不要で、１回転に１回の
パルスを発生するパルス発生器があれば良い。又、周波
数発電機の出力パルスを用いるため、回転体の回転数が
変化しても、ヘッドの切替え位置は回転数にかかわらず
一定であり、確実なヘッド切替え位置を示す信号を出力
する事が可能となる。

実施例 以下、本発明の一実施例について図面を参照しながら説
明する。

第１図は本発明の一実施例のヘッド切替え信号作成回路
のブロック図である。

第１図において、１はヘッド（図示していない）の取り
付けられた回転シリンダ、２は回転シリンダ１を回転さ
せるモータ、３は回転シリンダ１とモータ２の共通の回
転軸、４は回転シリンダ１の回転に同期して１回転１回
のパルスを発生する回転パルス発生器（以後ＰＣと呼ぶ
）、５はモータ２に取り付けられ、モータ２の回転数に
比例する周波数の信号を発生する周波数発電機（以後Ｆ
Ｇと呼ぶ）、６．７はそれぞれＰＯ２，ＰＯ５の出力を
矩形波状の信号に波形整形するリミッタ、９はリミッタ
６の出力をＲ端子に受けてリセットされてリミッタ７の
出力をＣＫ端子に受けてその立ち上がりエツジを計数し
出力端子Ｑ１〜Ｑ６に出力する６ビツトのバイナリカウ
ンタ、１２．１３はバイナリカウンタ９の出力Ｑ５．Ｑ
６を反転するインバータ、１０はパ゛イナリカウンタ９
の出力Ｑ１〜Ｑ４．及び、インバータ１２．１３の出力
の理論積をとる６人力のＡＮＤ回路、１１はバイナリカ
ウンタ９の出力Ｑｌ、Ｑ２．Ｑ６の出力の理論積をとる
３人力のＡＮＤ回路、８はリミッタ７の出力を反転する
インバータ、１４．１５はインバータ８の出力信号をＣ
Ｋ端子に受けその立ち上がりエツジで、それぞれＡＮＤ
回路１０．ＡＮＤ回路１１の出力をＤ端子に受けてラッ
チし夏端子に反転出力するＤラッチ、１６．１７は互い
の出力が各々他の１つの入力端子に接続され、各々Ｄラ
ッチ１４．１５の見出力が残りの入力端子に入力された
２人力のナンド回路、１８はナンド回路１７の出力を反
転するインバータ、１９は出力端子である。

なお、以上の中で、インバータ１２．１３．　ＡＮＤ回
路１０、Ｄラッチ１４は第１のデコーダを構成し、ＡＮ
Ｄ回路１１、Ｄラッチ１５は第２のデコーダを構成し、
インバータ１６．１７はフリップフロップを構成してい
る。

第１図の実施例は以上のように構成されている。

第２図（ａ）〜ｉｎ）は、第１図に示した実施例の動作
波形図である。第２図（ａ）〜（ｎｌを参照しながら第
１図の実施例の動作について詳しく説明する。

第１図において、ＰＯ５の出力信号はリミッタ７で整形
されて、第２図（ａ）に示すような信号となる。この場
合は、回転シリンダ１の１回転に４０パルスが発生する
例を示している。

又、ＰＯ２の出力信号はリミッタ６で整形されて、第２
図（ｂ）に示すような信号となる。この場合は、回転シ
リンダ１の１回転に１パルスが発生する例を示している
。

この第２図（ｂ）に示す信号でバイナリカウンタ９はリ
セットされて、出力Ｑ１〜Ｑ６は全てローレベルとなり
、その後第２図（ａ）に示すＰＯ４の出力パルスの立ち
上がりエツジを計数する。従って、バイナリカウンタ９
の出力Ｑ１〜Ｑ６は、第２図（Ｃ）〜（ｈ）に示すよう
になる。

６人力のＡＮＤ回路１０は、その全ての人力がハイとな
ったとき出力がハイとなる。インパ゛−夕１２゜１３が
あるので、バイナリカウンタ９の出力で言えば、Ｑ１〜
Ｑ４がハイ、Ｃ５，Ｃ６がローの時ＡＮＤ回路１０の出
力はハイとなる。即ち、第２図で言えば、（Ｃ）〜（ｆ
）がハイで、（ｇ）、　（ｈ）がローの時である。その
条件を図示すると、第２図（１１の様になる。

つまり、ＡＮＤ回路１０の出力は第２図（１）に示すも
のとなる。

３人力のＡＮＤ回路１１は、その全ての入力がハイとな
ったとき出力がハイとなる。バイナリカウンタ９の出力
で言えば、Ｑｌ、Ｃ２，Ｃ６がハイの時ＡＮＤ回路１１
の出力はハイとなる。即ち、第２図で言えば、（Ｃ１，
（ｄｉ、　（ｈｌがハイの時である。その条件を図示す
ると、第２図ｆｊ）の様になる。つまり、ＡＮＤ回路１
１の出力は第２図Ｕ）に示すものとなる。

リミッタ７の出力はインバータ８で反転されてＤラッチ
１４．１５のＣＫ端子に入力され、Ｄラッチ１４、１５
はＣＫ端子に入力され、Ｄラッチ１４．１５はＣＫ端子
に入力される信号の立ち上がりエツジでＤ端子入力をラ
ッチする。従って、ＡＮＤ回路１０゜１１の出力はそれ
ぞれＤラッチ１４．１５に第２図（ａ）に示すパルスの
１／２波分遅れて、かつ、反転されて保持される。その
ため、Ｄラッチ１４．１５の出力端子−９，の信号波形
はそれぞれ第２図Ｆｋ）、　ｆｌ）に示すようなものと
なる。

ナンド回路１６．１７は互いの出力が他方の入力端子の
１つに接続されたＲ−Ｓフリップフロップを構成してお
り、残りの入力端子にローレベル信号が入力されたナン
ド回路の出力がハイレベルに保持される。従って、第２
図（ｋ）のローレベル信号でナンド回路１６の出力がハ
イ、ナンド回路１７の出力がローにセットされて、イン
バータ１８を介して、出力端子１９はハイレベルに設定
される。又、第２′図（１）のローレベル信号でナンド
回路１７の出力がハイ、ナンド回路１６の出力がローに
セットされて、インバータ１８を介して、出力端子１９
はローレベルに設定される。

従って、出力端子１９に表れる信号波形は第２図（ｍｌ
に示すようなものとなる。

ＰＯ２は回転シリンダ１の１回転に１回のパルスを出力
する。そのため、回転シリンダ１に取り付けられたヘッ
ドとは常に一定の位置関係にある。

例えば、回転シリンダ１にテープが９０度巻き付けられ
、ヘッドが１８０度対向して２つ取り付けられている場
合、テープとヘッドが接触していないタイミングで第２
図（ｍｌの信号のハイ、ローの切り替わりが行なわれる
ようにＰＯ２の取付位置を設定することが出来る。この
場合のヘッド出力信号の例を示したのが第２図（ｎｌで
あって、第２図（ｍｌの信号のハイ、ローの切り替わり
の無いところで、ヘッドが再生されている。

ＰＯ２，ＰＯ５の出力信号は回転シリンダ１の回転に同
期しているため、以上述べた動作は、回転シリンダ１の
回転数には無関係に常に成立し、回転シリンダ１の回転
数を変えてもヘッドの切替えが確実に行えることになる
。

以上述べたように、簡単な構造の回転パルス発止器を用
い、しかも、ヘッドの取り付けられた回転シリンダの回
転数が変化した場合でも、ヘッド切替え位置が変わらな
いヘッド切替え信号を作成する回路を提供することがで
きる。

なお、第１図の実施例で、ＡＮＤ回路１１を４人力のＡ
ＮＤ回路とし、パイナリウカンタ９の出力Ｑｌ、Ｑ２．
Ｑ３．Ｑ６を入力するように構成すれば、第２図（ｊ）
に示したパルスのうち後半のものは出なくなる。１６．
１７で構成されるフリップフロップの状態を変化させる
のは第２図（Ｊ）に示したパルスのうち前半のものだけ
であるから、出力端子１９には第１図の実施例と全く同
じ物が表れる。即ち、ＡＮＤ回路１１を４人力のＡＮＤ
回路とし、バイナリカウンタ９の出力Ｑｌ、Ｑ２．Ｑ３
．Ｑ６を入力するように構成しても同様な効果が得られ
る。

又、本実施例ではヘッドが２つの場合を示したが、３つ
以上ヘッドが取り付けられ、そのうちの２つだけを切替
える場合にも全く同様な効果が得られる。そのため、２
つだけヘッドが取り付けられた場合に本発明の効果が制
限されるものではない。

又、ＰＯ５の出力パルスは回転シリンダ１の１回転につ
き４０パルスを発生するものでなくとも同様の効果が得
られる。

又、更に、第１．第２のデコーダの設定値も本実施例に
示したものだけでな〈実施例以外の値であっても良いこ
とは当然である。

発明の効果 以上述べて来たように、本発明によれば、回転に同期し
て正負のデユーティが５：５のパルスを発生するパルス
発生器及びモノステーブルマルチバイブレークが不要で
、しかも、回転シリンダの回転数が変化したときヘッド
切替え位置が変わらないヘッド切替え信号を作成する回
路を提供することが可能になる。

そのため、回転シリンダ１′の回転数の変化するＤＡＴ
の高速サーチ等が可能になるなど極めて大きな効果があ
る。

【図面の簡単な説明】

第１図は本発明の一実施例におけるへ・ノド切替え信号
作成回路のブロック図、第２図（ａ）〜（ｎ）はその動
作波形図である。 １・・・・・・回転体、４・・・・・・回転パルス発生
器、５・・・・・・周波数発電機、９・・・・・・カウ
ンタ、１０．１２．１３゜１４・・・・・・第１のデコ
ーダ、ＩＬ　１５・・・・・・第２のデコーダ、１６．
１７・・・・・・フリップフロップ。

Claims (2)

【特許請求の範囲】
1. （１）回転体と、前記回転体の回転に同期したパルスを
   発生する回転パルス発生器と、前記回転体の回転数に比
   例した周波数信号を発生する周波数発電器と、前記回転
   パルス発生器の出力パルスでリセットされ、前記周波数
   発電器の出力を計数するカウンタと、前記カウンタの計
   数出力が所定の第１の一定値になったことを検出する第
   １のデコーダと、前記カウンタの計数出力が所定の第２
   の一定値になったことを検出する第２のデコーダと、前
   記第１のデコーダの出力で第１の状態にセットされ前記
   第２のデコーダの出力で第２の状態にセットされるフリ
   ップフロップと、を具備し、前記フリップフロップの出
   力をヘッド切替え信号出力として用いることを特徴とし
   たヘッド切替え信号作成回路。
2. （２）カウンタは、前記周波数発電器の出力の立ち上が
   り又は立ち下がりエッジをカウンタするエッジトリガー
   型のバイナリカウンタを含んで構成され、第１のデコー
   ダは前記カウンタの計数出力が前記第１の所定値になっ
   たときに出力が変化するゲート回路と前記周波数発電機
   の出力信号のうち前記カウンタの計数に用いられる信号
   エッジと反対側のエッジで前記ゲート回路の出力をラッ
   チするラッチ回路を含む構成とし、第２のデコーダは前
   記カウンタの計数出力が前記第２の所定値になったとき
   に出力が変化するゲート回路と前記周波数発電機の出力
   信号のうち前記カウンタの計数に用いられる信号エッジ
   と反対側のエッジで前記ゲート回路の出力をラッチする
   ラッチ回路を含む構成としたことを特徴とする特許請求
   の範囲第（１）項記載のヘッド切替え信号作成回路。