JPH01126810A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH01126810A JPH01126810A JP62284239A JP28423987A JPH01126810A JP H01126810 A JPH01126810 A JP H01126810A JP 62284239 A JP62284239 A JP 62284239A JP 28423987 A JP28423987 A JP 28423987A JP H01126810 A JPH01126810 A JP H01126810A
- Authority
- JP
- Japan
- Prior art keywords
- whose
- emitter
- resistor
- current
- temperature coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は半導体集積回路で構成する定電流駆動回路に
関し、特にその定電流の温度特性に関するものである。
関し、特にその定電流の温度特性に関するものである。
[従来の技術]
第3図は従来のこの種の回路の一例を示す接続図で、図
においてQl、Q2.Q5.Q6.Ql3、Ql4.Q
l5はそれぞれnpnトランジスタ、Q3.Q4.Ql
1.Ql2.Q20はそれぞれpnpトランジスタ、
R1,R2,R9゜RIO,R11,R12,RlB、
R14,R20、R21はそれぞれ抵抗、VCCは正電
源端子(対応する負電源端子は接地されるとする)、■
0、Ilはそれぞれ電流、VA、ΔVA、VEB6はそ
れぞれ電圧を表す。
においてQl、Q2.Q5.Q6.Ql3、Ql4.Q
l5はそれぞれnpnトランジスタ、Q3.Q4.Ql
1.Ql2.Q20はそれぞれpnpトランジスタ、
R1,R2,R9゜RIO,R11,R12,RlB、
R14,R20、R21はそれぞれ抵抗、VCCは正電
源端子(対応する負電源端子は接地されるとする)、■
0、Ilはそれぞれ電流、VA、ΔVA、VEB6はそ
れぞれ電圧を表す。
第3図に示す回路で、QlとQ5のベースは互いに接続
されているので、電流■1の値が定まれば、電流■0の
値が定まる。Q3とQ4はカレントミラーを構成してい
るので、Q6に流れる電流は工1に等しい。Q6に流れ
る電流はQ6のベース・エミッタ間電圧VEB6によっ
て定まり、VE B 6 =VA−ΔVAである。但し
、A点すなわちQ6のベースの電圧をVAとし、R20
の両端の電圧をΔVAとする。
されているので、電流■1の値が定まれば、電流■0の
値が定まる。Q3とQ4はカレントミラーを構成してい
るので、Q6に流れる電流は工1に等しい。Q6に流れ
る電流はQ6のベース・エミッタ間電圧VEB6によっ
て定まり、VE B 6 =VA−ΔVAである。但し
、A点すなわちQ6のベースの電圧をVAとし、R20
の両端の電圧をΔVAとする。
ところで、電圧VAはQl3.Ql4などで構成される
バンド・ギャップ回路で定電圧化されると同時に温度補
償されている。すなわち、回路の内で最も温度係数の大
きなベース・エミッタ間電圧VEHについて、一つのト
ランジスタのVERを増幅反転して他のトランジスタの
VEBと加算する回路を構成して、VEHの温度係数が
互いに打ち消しあうようにしたものである。例えば第3
図の回路では、QlBのエミッタ電流はQl4のエミッ
タ電流より小さく両トランジスタのVEBの差ΔVEB
がR12の両端に現れ、これがQl3のコレクタで増幅
反転されてトランジスタQ20のVERと加算され、そ
の温度係数が打ち消し合って、VAの温度補償をしてい
る。
バンド・ギャップ回路で定電圧化されると同時に温度補
償されている。すなわち、回路の内で最も温度係数の大
きなベース・エミッタ間電圧VEHについて、一つのト
ランジスタのVERを増幅反転して他のトランジスタの
VEBと加算する回路を構成して、VEHの温度係数が
互いに打ち消しあうようにしたものである。例えば第3
図の回路では、QlBのエミッタ電流はQl4のエミッ
タ電流より小さく両トランジスタのVEBの差ΔVEB
がR12の両端に現れ、これがQl3のコレクタで増幅
反転されてトランジスタQ20のVERと加算され、そ
の温度係数が打ち消し合って、VAの温度補償をしてい
る。
[発明が解決しようとする問題点]
以上のように、従来の回路では温度補償され安定化され
た定電流を得ることが出来るが、定電流の温度係数を任
意の値に設定したい場合にその設定が困難であるという
問題があった。即ち、VAの温度係数は定まった値に設
定されているので、■0の温度係数はVEB6 (Q6
のベース・エミッタ間電圧)の温度係数とR20の温度
係数によって定まり、この温度係数を変えるには抵抗R
20の温度係数を変えなければならない。抵抗R20の
温度係数を任意の値に設定するにはプロセス条件に頼る
しかないので、大幅な変更は困難である。従って用途に
応じて適当な温度係数を設定したい場合、プロセス条件
によって制御すると、しばしば他の回路特性に悪影響を
及ぼすことがあり、結局のところ、設計変更により抵抗
値全体の定数を変化するか、場合によっては回路変更を
行うことが必要になる。この発明は従来の回路の上述の
問題点を解決し、定電流IOの温度係数を用途に応じて
設定することが容易な回路を提供することを目的とする
。
た定電流を得ることが出来るが、定電流の温度係数を任
意の値に設定したい場合にその設定が困難であるという
問題があった。即ち、VAの温度係数は定まった値に設
定されているので、■0の温度係数はVEB6 (Q6
のベース・エミッタ間電圧)の温度係数とR20の温度
係数によって定まり、この温度係数を変えるには抵抗R
20の温度係数を変えなければならない。抵抗R20の
温度係数を任意の値に設定するにはプロセス条件に頼る
しかないので、大幅な変更は困難である。従って用途に
応じて適当な温度係数を設定したい場合、プロセス条件
によって制御すると、しばしば他の回路特性に悪影響を
及ぼすことがあり、結局のところ、設計変更により抵抗
値全体の定数を変化するか、場合によっては回路変更を
行うことが必要になる。この発明は従来の回路の上述の
問題点を解決し、定電流IOの温度係数を用途に応じて
設定することが容易な回路を提供することを目的とする
。
[問題点を解決するための手段〕
この発明では第3図に示す従来の回路のQ6のエミッタ
をQ5のエミッタから分離して抵抗R4を経て接地し、
Q6のエミッタがそのベースに接続されるnpnトラン
ジスタQ7.Q8を設け、Ql、Q8のエミッタは共通
抵抗R5を経て接地し、QlのコレクタはQ6のベース
に接続し、Q8のコレクタは抵抗を経てVCCに接続す
ることで、R4,R5の値によってIOの温度係数を調
整できるようにした。
をQ5のエミッタから分離して抵抗R4を経て接地し、
Q6のエミッタがそのベースに接続されるnpnトラン
ジスタQ7.Q8を設け、Ql、Q8のエミッタは共通
抵抗R5を経て接地し、QlのコレクタはQ6のベース
に接続し、Q8のコレクタは抵抗を経てVCCに接続す
ることで、R4,R5の値によってIOの温度係数を調
整できるようにした。
[作用]
従来の回路と同様に■0はQ5の電流11によって定ま
り、工1はQ6の電流によって定まり、Q6の電流はバ
ンドギャップ回路の出力VAで制御されるが、バンドギ
ャップ回路の出力電流はQlを流れ、これと同一の電流
がQ8を流れ、Ql。
り、工1はQ6の電流によって定まり、Q6の電流はバ
ンドギャップ回路の出力VAで制御されるが、バンドギ
ャップ回路の出力電流はQlを流れ、これと同一の電流
がQ8を流れ、Ql。
Q8の電流の和がR5を流れるので、R5の値によりQ
lのベース・エミッタ間電圧VBB7が10に及ぼす影
響を変化し、R4の値によりQ6のベース・エミッタ間
電圧VEB6がIOに及ぼす影響を変化することができ
、従ってR4,R,5の値の選定により■0の温度係数
を任意の値に設定することが出来る。
lのベース・エミッタ間電圧VBB7が10に及ぼす影
響を変化し、R4の値によりQ6のベース・エミッタ間
電圧VEB6がIOに及ぼす影響を変化することができ
、従ってR4,R,5の値の選定により■0の温度係数
を任意の値に設定することが出来る。
[実施例]
以下、この発明の実施例を図面を用いて説明する。第1
図はこの発明の一実施例を示す接続図で、第1図におい
て第3図と同一符号は同一または相当部分を示し、Ql
、Q8はそれぞれnpnトランジスタ、Q9.QIOは
それぞれpnpトランジスタ、R4,R5,R6,R7
,R8はそれぞれ抵抗、VBはB点の電圧、VCは0点
の電圧、VEB7はQlのベース・エミッタ間電圧、工
3はQ6のエミッタ電流、工4はQlのコレクタ電流、
I5はQ8のコレクタ電流、IB6はQ6のベース電流
である。
図はこの発明の一実施例を示す接続図で、第1図におい
て第3図と同一符号は同一または相当部分を示し、Ql
、Q8はそれぞれnpnトランジスタ、Q9.QIOは
それぞれpnpトランジスタ、R4,R5,R6,R7
,R8はそれぞれ抵抗、VBはB点の電圧、VCは0点
の電圧、VEB7はQlのベース・エミッタ間電圧、工
3はQ6のエミッタ電流、工4はQlのコレクタ電流、
I5はQ8のコレクタ電流、IB6はQ6のベース電流
である。
I0はI1によって定まり、I1はQ6の電流によって
定まり、Q6のベースにVAが加えられることは第3図
の場合と同様であるが、第1図に示す回路では、工1は
工3によって決定され、(I 3)= (VB)/ (
R4)・・・(1)であり、Ql、Q8はカレントミラ
を構成しており、(I5)=(I4)であり、またIB
6は小さいので(I4)=(I2)で近似することが出
来、 (VB) −2(I2)(R5) +(VER7)・・
・ (2)となる。
定まり、Q6のベースにVAが加えられることは第3図
の場合と同様であるが、第1図に示す回路では、工1は
工3によって決定され、(I 3)= (VB)/ (
R4)・・・(1)であり、Ql、Q8はカレントミラ
を構成しており、(I5)=(I4)であり、またIB
6は小さいので(I4)=(I2)で近似することが出
来、 (VB) −2(I2)(R5) +(VER7)・・
・ (2)となる。
I0の温度係数がVBB6の温度係数の影響を受けるこ
とは第3図に示す従来の場合と同じであるが、式(1)
、(2>から明らかなように工3はまたVEB7の温度
係数の影響を受け、従ってI0の温度係数はVEB7の
温度係数の影響を受ける。VEB6の温度係数の影響は
R4の値によって調整することが出来、VEB7の温度
係数の影響はR5の値によって調整することが出来る。
とは第3図に示す従来の場合と同じであるが、式(1)
、(2>から明らかなように工3はまたVEB7の温度
係数の影響を受け、従ってI0の温度係数はVEB7の
温度係数の影響を受ける。VEB6の温度係数の影響は
R4の値によって調整することが出来、VEB7の温度
係数の影響はR5の値によって調整することが出来る。
すなわちこの発明によれば定電流■0の温度係数を目的
に応じ適当な値に設定することが容易になる。
に応じ適当な値に設定することが容易になる。
なお、以上の説明では、Ql、Q8は飽和状態にあると
した。然し抵抗R4,R5の値の設定により、Ql、Q
8を飽和状態にすることもカットオフ状態にすることも
可能である。例えば、所定の温度以下ではQl、Q8が
カットオフ状態になっているように設定しておくとその
温度範囲ではVE、R7の温度係数は関係なくなり、I
0の温度係数はVEB6とR4の温度係数だけによって
影響され、たとえば抵抗R4の温度係数が3000pp
m以下の場合、IOの温度係数は正の値になり、温度が
上昇するに従ってI0が増加する。所定の温度になると
、Ql、Q8に電流が流れ始め、VEB7の影響がIO
に加えられ、したがってI0の温度係数がVEB7の温
度係数により影響される。式(1)、(2)から明らか
なようにVEB7の影響はVEB6の影響とは逆に作用
するので、上記所定温度以上ではI0の温度係数を負に
して、温度が上昇するにつれてIOの値を減少するよう
に設定することが出来る。また電流■5の為、R14の
電圧降下が増加し、VC,VA、VBの電圧が下がりI
3を小さくする効果がある。
した。然し抵抗R4,R5の値の設定により、Ql、Q
8を飽和状態にすることもカットオフ状態にすることも
可能である。例えば、所定の温度以下ではQl、Q8が
カットオフ状態になっているように設定しておくとその
温度範囲ではVE、R7の温度係数は関係なくなり、I
0の温度係数はVEB6とR4の温度係数だけによって
影響され、たとえば抵抗R4の温度係数が3000pp
m以下の場合、IOの温度係数は正の値になり、温度が
上昇するに従ってI0が増加する。所定の温度になると
、Ql、Q8に電流が流れ始め、VEB7の影響がIO
に加えられ、したがってI0の温度係数がVEB7の温
度係数により影響される。式(1)、(2)から明らか
なようにVEB7の影響はVEB6の影響とは逆に作用
するので、上記所定温度以上ではI0の温度係数を負に
して、温度が上昇するにつれてIOの値を減少するよう
に設定することが出来る。また電流■5の為、R14の
電圧降下が増加し、VC,VA、VBの電圧が下がりI
3を小さくする効果がある。
第2図はこの発明の一実施例により設定した工0と温度
との関係を示す図で、横軸は温度、縦軸はI0を示す。
との関係を示す図で、横軸は温度、縦軸はI0を示す。
TPが所定の温度でTP以下の温度ではQl、Q8がカ
ットオフ状態にあり、IOの温度係数が正であり、TP
以上の温度ではI0の温度係数が負になることを示す。
ットオフ状態にあり、IOの温度係数が正であり、TP
以上の温度ではI0の温度係数が負になることを示す。
R4,R5の設定により、TP点を所望の温度点に調整
することが出来る。
することが出来る。
[発明の効果]
以上のようにこの発明によれば、定電流IOの温度特性
を目的に応じ任意の特性に設定することが容易になる。
を目的に応じ任意の特性に設定することが容易になる。
第1図はこの発明の一実施例を示す接続図、第2図はこ
の発明を応用して設定した定電流の温度特性を示す図、
第3図は従来の回路の一例を示す接続図。 Ql、Q2.Q5.Q6.Ql、Q8.Ql3゜Ql4
.Ql5・・・それぞれnpnトランジスタ、Q3.Q
4.Q9.QiO,Ql 1.Ql 2・・・それぞれ
pnpトランジスタ、R1,R2゜R3,R4,R5・
・・それぞれ抵抗。 なお、図中同一符号は同一または相当部分を示す。
の発明を応用して設定した定電流の温度特性を示す図、
第3図は従来の回路の一例を示す接続図。 Ql、Q2.Q5.Q6.Ql、Q8.Ql3゜Ql4
.Ql5・・・それぞれnpnトランジスタ、Q3.Q
4.Q9.QiO,Ql 1.Ql 2・・・それぞれ
pnpトランジスタ、R1,R2゜R3,R4,R5・
・・それぞれ抵抗。 なお、図中同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 エミッタが抵抗R1を経て接地され、そのコレクタに
電流I0が流れるnpnトランジスタQ1、Q1のベー
スにそのベースが接続され、そのエミッタが抵抗R3を
経て接地されそのコレクタに流れる電流I1を定電流化
することによりI0を定電流とするnpnトランジスタ
Q5、 エミッタが正電源端子VCCに接続され、コレクタがQ
5のコレクタとベースとに接続されるpnpトランジス
タQ3、 Q3とカレントミラーを構成するpnpトランジスタQ
4、 エミッタが抵抗R4を経て接地され、コレクタがQ4の
コレクタに接続されるnpnトランジスタQ6、 Q6のベースに温度特性を安定化した定電圧VAを加え
る手段、 Q6のエミッタにそのベースが接続され、そのコレクタ
にVAが接続されるnpnトランジスタQ7、 Q7とカレントミラーを構成し、そのエミッタがQ7の
エミッタと接続されて共通抵抗R5を経て接地され、そ
のコレクタが抵抗を経てVCCに接続されるnpnトラ
ンジスタQ8、 を備え、抵抗R4、R5の値を選ぶことによって定電流
I0の温度特性を所望の特性に設定することを特徴とす
る半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62284239A JPH0720031B2 (ja) | 1987-11-12 | 1987-11-12 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62284239A JPH0720031B2 (ja) | 1987-11-12 | 1987-11-12 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01126810A true JPH01126810A (ja) | 1989-05-18 |
JPH0720031B2 JPH0720031B2 (ja) | 1995-03-06 |
Family
ID=17675967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62284239A Expired - Fee Related JPH0720031B2 (ja) | 1987-11-12 | 1987-11-12 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0720031B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007050737A (ja) * | 2005-08-17 | 2007-03-01 | Toyota Motor Corp | 車両用警報装置 |
-
1987
- 1987-11-12 JP JP62284239A patent/JPH0720031B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007050737A (ja) * | 2005-08-17 | 2007-03-01 | Toyota Motor Corp | 車両用警報装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0720031B2 (ja) | 1995-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3893018A (en) | Compensated electronic voltage source | |
JPH01126810A (ja) | 半導体集積回路 | |
JPH0374922A (ja) | フィルタ回路 | |
JPH03227105A (ja) | 演算増幅器のオフセット調整回路 | |
JP2870323B2 (ja) | ウインドウコンパレータ | |
JP2748414B2 (ja) | 電圧源回路 | |
JP5925357B1 (ja) | 温度補償回路 | |
JPS6343923B2 (ja) | ||
JP2861868B2 (ja) | ヒステリシス付きコンパレータ | |
JPH0682309B2 (ja) | 基準電圧発生回路 | |
JPH05324108A (ja) | 定電流出力回路 | |
JPH04223609A (ja) | 分流器制御回路 | |
JPS6011549B2 (ja) | 小型直流モ−タの速度制御装置 | |
JPH04245313A (ja) | 定電圧回路 | |
SU900272A1 (ru) | Стабилизатор напр жени посто нного тока | |
JP2830412B2 (ja) | クランプ回路 | |
JP2609749B2 (ja) | 電流供給回路 | |
JP3672806B2 (ja) | 定電圧回路 | |
JP4646470B2 (ja) | コンパレータ回路 | |
JP2007323477A (ja) | 反比例回路 | |
JPS60121815A (ja) | アナログ・スイッチ回路 | |
JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
JPH06260925A (ja) | レベルシフト回路 | |
JPS6117617Y2 (ja) | ||
JPH0675017U (ja) | 基準電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |