JPH01126754A - Ｄｍａ転送時における特定領域コピー方式 - Google Patents
Ｄｍａ転送時における特定領域コピー方式Info
- Publication number
- JPH01126754A JPH01126754A JP28589587A JP28589587A JPH01126754A JP H01126754 A JPH01126754 A JP H01126754A JP 28589587 A JP28589587 A JP 28589587A JP 28589587 A JP28589587 A JP 28589587A JP H01126754 A JPH01126754 A JP H01126754A
- Authority
- JP
- Japan
- Prior art keywords
- slave device
- data
- data packet
- specified area
- master device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＤＭＡ転送時における特定領域コピー方式に関
するものである。
するものである。
従来の技術
従来、ＤＭＡ転送を行う場合、ＤＭＡ転送先は１つのス
レーブデバイスに特定される。従ってＤＭＡ転送終了後
にＤＭＡ転送されたデータを参照したい場合には、転送
先のスレーブデバイスをアクセスするようにしていた。
レーブデバイスに特定される。従ってＤＭＡ転送終了後
にＤＭＡ転送されたデータを参照したい場合には、転送
先のスレーブデバイスをアクセスするようにしていた。
発明が解決しようとする問題点
しかしながら、上述した従来のＤＭＡ転送ではデータパ
ケットの転送先がアクセスの遅いスレーブデバイスの場
合には、ＤＭＡ転送終了後に他のマスタデバイスが前記
データパケットの特定領域のみを高速にアクセスしたい
場合でも、アクセス時間が転送先のアクセスの遅いスレ
ーブデバイスのアクセス時間に左右されるという欠点を
有していた。
ケットの転送先がアクセスの遅いスレーブデバイスの場
合には、ＤＭＡ転送終了後に他のマスタデバイスが前記
データパケットの特定領域のみを高速にアクセスしたい
場合でも、アクセス時間が転送先のアクセスの遅いスレ
ーブデバイスのアクセス時間に左右されるという欠点を
有していた。
本発明は従来の技術に内在する上記問題点に着目してな
されたものであり、従って本発明の目的は、ＤＭＡ転送
終了後のマスタデバイスによる特定領域のデータアクセ
ス時間を短縮化することを可能とした新規な特定領域コ
ピー方式を提供することにある。
されたものであり、従って本発明の目的は、ＤＭＡ転送
終了後のマスタデバイスによる特定領域のデータアクセ
ス時間を短縮化することを可能とした新規な特定領域コ
ピー方式を提供することにある。
問題点を解決するための手段
上記目的を達成する為に、本発明に係るＤＭＡ転送時に
おける特定領域コピー方式は、ＤＭＡ転送によってアク
セスの遅いスレーブデバイスにデータパケットを転送す
る際に他のマスタデバイスにとって必要となる特定領域
のデータのみを同時にアクセスの速いスレーブデバイス
にコピーする手段を備えて構成される。
おける特定領域コピー方式は、ＤＭＡ転送によってアク
セスの遅いスレーブデバイスにデータパケットを転送す
る際に他のマスタデバイスにとって必要となる特定領域
のデータのみを同時にアクセスの速いスレーブデバイス
にコピーする手段を備えて構成される。
実施例
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第１図は本発明の一実施例を示すブロック構成図である
。
。
図中、参照番号１はアクセスの速いスレーブデバイス、
３はアクセスの遅いスレーブデバイス、４はＤＭＡ転送
機能を持ったマスタデバイス、５はＣＰＵ （マスタデ
バイス）をそれぞれ示し、それぞれアドレスバス６とデ
ータバス７に接続されている。また、２はアドレスデコ
ーダであり、スレーブデバイス１．３に対してチップセ
レクタ信号８．９を出力し、１１はマスタデバイス４か
らＣＰＵ５への割込み信号である。ｌＯはマスタデバイ
ス４の外部ボートである。
３はアクセスの遅いスレーブデバイス、４はＤＭＡ転送
機能を持ったマスタデバイス、５はＣＰＵ （マスタデ
バイス）をそれぞれ示し、それぞれアドレスバス６とデ
ータバス７に接続されている。また、２はアドレスデコ
ーダであり、スレーブデバイス１．３に対してチップセ
レクタ信号８．９を出力し、１１はマスタデバイス４か
らＣＰＵ５への割込み信号である。ｌＯはマスタデバイ
ス４の外部ボートである。
次に上記構成によるＤＭＡ転送時における特定領域コピ
ー方式の動作を説明する。
ー方式の動作を説明する。
マスタデバイス４は外部ボートｌＯよりデータパケット
が入力されると、ＤＭＡ転送機能を使いアクセスの遅い
スレーブデバイス１にデータパケットを転送しはじめる
。このとき、アドレスデコーダ２のチップセレクト信号
９はアクティブとなる。
が入力されると、ＤＭＡ転送機能を使いアクセスの遅い
スレーブデバイス１にデータパケットを転送しはじめる
。このとき、アドレスデコーダ２のチップセレクト信号
９はアクティブとなる。
さらにＣＰＵ５が必要とする特定領域のアドレスがアド
レスバス６に流れると、アドレスデコーダ２はチップセ
レクト信号８も同時にアクティブにする。このことによ
り、スレーブデバイス１とスレーブデバイス３の両方に
同じデータがデータバス７を通じて格納される。マスタ
デバイス４は、外部ボートＩＯよりデータが到来しなく
なるとＤＭＡ転送を終了し、割込み信号１１をアクティ
ブにする。ＣＰＵ５は割込み信号１１がアクティブにな
るとスレーブデバイス１に格納されたデータパケットの
特定領域のみをアクセスする。
レスバス６に流れると、アドレスデコーダ２はチップセ
レクト信号８も同時にアクティブにする。このことによ
り、スレーブデバイス１とスレーブデバイス３の両方に
同じデータがデータバス７を通じて格納される。マスタ
デバイス４は、外部ボートＩＯよりデータが到来しなく
なるとＤＭＡ転送を終了し、割込み信号１１をアクティ
ブにする。ＣＰＵ５は割込み信号１１がアクティブにな
るとスレーブデバイス１に格納されたデータパケットの
特定領域のみをアクセスする。
以上のようなりＭＡ転送時における特定領域コピー方式
を行うことにより、ＣＰＵ５は高速にデータパケットの
特定領域をアクセスすることが可能となる。
を行うことにより、ＣＰＵ５は高速にデータパケットの
特定領域をアクセスすることが可能となる。
発明の詳細
な説明したように、本発明によれば、ＤＭＡ転送機能を
有するマスタデバイスがＤＭＡ転送によってアクセスの
遅いスレーブデバイスにデータパケットを転送する際に
、他のマスタデバイスにとって必要となる特定領域のデ
ータのみを同時にアクセスの速いスレーブデバイスにコ
ピーする手段を提供することにより、ＤＭＡ転送終了後
にマスタデバイスは特定領域のデータを高速にアクセス
することができる効果が得られる。
有するマスタデバイスがＤＭＡ転送によってアクセスの
遅いスレーブデバイスにデータパケットを転送する際に
、他のマスタデバイスにとって必要となる特定領域のデ
ータのみを同時にアクセスの速いスレーブデバイスにコ
ピーする手段を提供することにより、ＤＭＡ転送終了後
にマスタデバイスは特定領域のデータを高速にアクセス
することができる効果が得られる。
第１図は本発明に係るＤＭＡ転送時における特定領域コ
ピー方式の一実施例を示すプロ、ツク構成図である。 １９３．アクセスの速いスレーブデバイス、２．。 、アドレスデコーダ、３．、、アクセスの遅いスレーブ
デバイス、４．、、ＤＭＡ転送機能を持ったマスタデバ
イス、５．、、ＣＰＵ１８．、、アドレスバス、７１０
．データバス、８０１．スレーブデバイス１のチップセ
レクト信号、９．、、スレーブデバイス３のチップセレ
クト信号、１０．、、外部ボート、１１、、、割り込み
信号 特許出願人 日本電気株式会社 代 理 人 弁理士熊谷雄太部 −〇−
ピー方式の一実施例を示すプロ、ツク構成図である。 １９３．アクセスの速いスレーブデバイス、２．。 、アドレスデコーダ、３．、、アクセスの遅いスレーブ
デバイス、４．、、ＤＭＡ転送機能を持ったマスタデバ
イス、５．、、ＣＰＵ１８．、、アドレスバス、７１０
．データバス、８０１．スレーブデバイス１のチップセ
レクト信号、９．、、スレーブデバイス３のチップセレ
クト信号、１０．、、外部ボート、１１、、、割り込み
信号 特許出願人 日本電気株式会社 代 理 人 弁理士熊谷雄太部 −〇−
Claims (1)
- 共通バス上に第１のマスタデバイスと、ＤＭＡ転送機能
を備えた第２のマスタデバイスと、アクセスの速い第１
のスレーブデバイスと、アクセスの遅い第２のスレーブ
デバイスが接続されている論理システムにおいて、前記
第２のマスタデバイスが前記第２のスレーブデバイスに
データパケットをＤＭＡ転送する際に前記第１のマスタ
デバイスにとって必要となる特定領域のデータのみを同
時に前記第１のスレーブデバイスにコピーする手段を有
することを特徴とするＤＭＡ転送時における特定領域コ
ピー方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28589587A JPH01126754A (ja) | 1987-11-11 | 1987-11-11 | Ｄｍａ転送時における特定領域コピー方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28589587A JPH01126754A (ja) | 1987-11-11 | 1987-11-11 | Ｄｍａ転送時における特定領域コピー方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01126754A true JPH01126754A (ja) | 1989-05-18 |
Family
ID=17697410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28589587A Pending JPH01126754A (ja) | 1987-11-11 | 1987-11-11 | Ｄｍａ転送時における特定領域コピー方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01126754A (ja) |
-
1987
- 1987-11-11 JP JP28589587A patent/JPH01126754A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01126754A (ja) | Ｄｍａ転送時における特定領域コピー方式 | |
| EP1031092B1 (en) | Byte alignment method and apparatus | |
| JPH04108242A (ja) | 通信制御装置のデータ転送方式 | |
| JPH01129342A (ja) | Ｄｍａ転送時における特定領域コピー方式 | |
| JPH01120661A (ja) | メモリ制御回路 | |
| JP2687716B2 (ja) | 情報処理装置 | |
| JP2005190496A (ja) | データ転送方法及び装置 | |
| EP0568678B1 (en) | Device for transmission of data | |
| JP2713204B2 (ja) | 情報処理システム | |
| JPH0351943A (ja) | 高速バスと低速バスのバスライン共用化方式 | |
| JPS6381557A (ja) | デユアルポ−トメモリ | |
| JPH02211571A (ja) | 情報処理装置 | |
| JPH02105244A (ja) | データ送信装置および受信装置 | |
| JPH0310354A (ja) | データ転送制御システム | |
| JPH0535693A (ja) | データ転送装置 | |
| JPS62143158A (ja) | Ｄｍａコントロ−ラによるデ−タ転送制御方法 | |
| JPS61153770A (ja) | 画像処理装置 | |
| JPH04190443A (ja) | データ転送装置 | |
| JPS6383854A (ja) | デ−タ転送回路 | |
| JPH06149724A (ja) | Ｄｍａ転送装置 | |
| JPS63279359A (ja) | マルチｃｐｕのデ−タ受け渡し装置 | |
| JPH05265923A (ja) | データ転送装置 | |
| JPS61251344A (ja) | パケツト転送回路方式 | |
| JPS6168639A (ja) | 情報処理装置 | |
| JPS60559A (ja) | バツフア制御方式 |