JPH01129342A - Dma転送時における特定領域コピー方式 - Google Patents
Dma転送時における特定領域コピー方式Info
- Publication number
- JPH01129342A JPH01129342A JP28699987A JP28699987A JPH01129342A JP H01129342 A JPH01129342 A JP H01129342A JP 28699987 A JP28699987 A JP 28699987A JP 28699987 A JP28699987 A JP 28699987A JP H01129342 A JPH01129342 A JP H01129342A
- Authority
- JP
- Japan
- Prior art keywords
- specified area
- dma
- fifo
- dma transfer
- master device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はDMA転送時における特定領域コピー方式に関
するものである。
するものである。
従来の技術
従来、 DMA転送を行なう場合、 DMA転送先は1
つのスレーブデバイス、例えばメモリデバイスに特定さ
れる。したがってDMA転送終了後にDMA転送された
データを参照したい場合には、転送されたデータが格納
されているアドレスに対してアクセスするようにしてい
た。
つのスレーブデバイス、例えばメモリデバイスに特定さ
れる。したがってDMA転送終了後にDMA転送された
データを参照したい場合には、転送されたデータが格納
されているアドレスに対してアクセスするようにしてい
た。
発明が解決しようとする問題点
しかしながら、上述した従来のDMA転送では。
データパケットの転送が複数回行なわれた場合には、
DMA転送後に他のマスタデバイスが前記データパケッ
トの特定領域のみをアクセスしたい場合でも、1つ1つ
のデータパケットの特定領域が格納されているアドレス
を1つ1つ計算してからアクセスすることになる。【7
たがって、非常に高速性が要求される場合にはアドレッ
シングの時間がアクセス時間に大きく影響するという欠
点を有していた。
DMA転送後に他のマスタデバイスが前記データパケッ
トの特定領域のみをアクセスしたい場合でも、1つ1つ
のデータパケットの特定領域が格納されているアドレス
を1つ1つ計算してからアクセスすることになる。【7
たがって、非常に高速性が要求される場合にはアドレッ
シングの時間がアクセス時間に大きく影響するという欠
点を有していた。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的Fi、従来の技術に内在する上記欠
点を解消することを可能としたDMA転送時における新
規な特定領域コピー方式を提供することにある。
従って本発明の目的Fi、従来の技術に内在する上記欠
点を解消することを可能としたDMA転送時における新
規な特定領域コピー方式を提供することにある。
問題点を解決するための手段
上記目的を達成する為に1本発明に係るDMA転送時に
おける特定領域コピー方式は、 DMA転送によってメ
モリデバイスにデータパケットを転送する際に他のマス
タデバイスにとって必要となる特定領域のデータのみを
同時にFIFOデバイスにコピーする手段を有している
。
おける特定領域コピー方式は、 DMA転送によってメ
モリデバイスにデータパケットを転送する際に他のマス
タデバイスにとって必要となる特定領域のデータのみを
同時にFIFOデバイスにコピーする手段を有している
。
実施例
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第1図は本発明の一実施例を示すブロック構成図である
。
。
第1図を参照するに、参照番号lはFIFOデバイス、
3はメモリデバイス、IIはDMA転送機能を持ったマ
スタデバイス、!rはCPU (マスタデバイス)をそ
れぞれ示し、それぞれアドレスバス6とデータバス7に
接続されている。また、コはアドレスデコーダであり、
前記FIFOデバイス/、メモリデバイス3に対してチ
ップセレクト信号g。
3はメモリデバイス、IIはDMA転送機能を持ったマ
スタデバイス、!rはCPU (マスタデバイス)をそ
れぞれ示し、それぞれアドレスバス6とデータバス7に
接続されている。また、コはアドレスデコーダであり、
前記FIFOデバイス/、メモリデバイス3に対してチ
ップセレクト信号g。
9を出力し、 //は前記マスタデバイスlからCPU
5への割込み信号である。ioはマスタデバイスqの外
部ボートである。
5への割込み信号である。ioはマスタデバイスqの外
部ボートである。
次に上記構成によるDMA転送時における特定領域コピ
ー方式の動作を説明する。
ー方式の動作を説明する。
マスタデバイスqは、外部ボート/θよりデータパケッ
トが入力されると、 DMA転送機能を使いメモリデバ
イスlにデータパケットを転送しはじめる。このとき、
アドレスデコーダ二のチップセレクト信号tはアクティ
ブとなる。さらに、CPU&が必要とする特定領域のア
ドレス、例えば各データパケットの先頭コバイトのアド
レスがアドレスバス6に流れると、アドレスデコーダ二
はチップセレクト信号ざも同時にアクティブにする。こ
のことにより、 FIFOデバイスlとメモリデバイス
3の両方に同じデータがデータバスクを通じて格納され
る。マスタデバイス参は、外部ボー)10よりデータが
到来しなくなるとDMA転送を終了し。
トが入力されると、 DMA転送機能を使いメモリデバ
イスlにデータパケットを転送しはじめる。このとき、
アドレスデコーダ二のチップセレクト信号tはアクティ
ブとなる。さらに、CPU&が必要とする特定領域のア
ドレス、例えば各データパケットの先頭コバイトのアド
レスがアドレスバス6に流れると、アドレスデコーダ二
はチップセレクト信号ざも同時にアクティブにする。こ
のことにより、 FIFOデバイスlとメモリデバイス
3の両方に同じデータがデータバスクを通じて格納され
る。マスタデバイス参は、外部ボー)10よりデータが
到来しなくなるとDMA転送を終了し。
割込み信号l/をアクティブにする。CPU sは割込
み信号//がアクティブになるとFIF○デバイスlを
アクセスすることによりデータパケットの特定領域を読
み出す。
み信号//がアクティブになるとFIF○デバイスlを
アクセスすることによりデータパケットの特定領域を読
み出す。
また、0PUjtがFIFOデバイスlをアクセスする
前にマスタデバイス参により複数個のデータパケットの
DMA転送が行なわれた場合でも、複数個のデータパケ
ットの特定領域がFIFOデバイスlに格納される。し
たがって、0PUrけ単にFIFOデバイスlをアクセ
スするだけでDMA転送された数だけのデータパケット
の特定領域を読み出すことができる。
前にマスタデバイス参により複数個のデータパケットの
DMA転送が行なわれた場合でも、複数個のデータパケ
ットの特定領域がFIFOデバイスlに格納される。し
たがって、0PUrけ単にFIFOデバイスlをアクセ
スするだけでDMA転送された数だけのデータパケット
の特定領域を読み出すことができる。
以上のようなりMA転送時における特定領域コピー方式
を行なうことにより、C,PUsは複数個のデータパケ
ットの特定領域に対するアドレッシングを行なうことな
しに、単にFIFOデバイスlに対するアクセスを行な
うだけでデータパケットの特定領域をアクセスすること
が可能となる。
を行なうことにより、C,PUsは複数個のデータパケ
ットの特定領域に対するアドレッシングを行なうことな
しに、単にFIFOデバイスlに対するアクセスを行な
うだけでデータパケットの特定領域をアクセスすること
が可能となる。
発明の詳細
な説明したように1本発明によれば、 DMA転送機能
を有するマスタデバイスがDMA転送てよってメモリデ
バイスにデータパケットを転送する際に、他のマスタデ
バイスにとって必要となる特定領域のデータのみを同時
にFIFOデバイスにコピーする手段を提供することに
より、複数個のデータパケットのDMA転送終了後にマ
スタデバイスは単にFIFOデバイスをアクセスするだ
けでDMA転送が行なわれた数だけのデータパケットの
特定領域を読み出せるために、 DMA転送されたデー
タパケットの特定領域のメモリデバイス上のアドレスを
1つ1つ計算する時間が不要となり、高速化が計れる効
果が得られる。
を有するマスタデバイスがDMA転送てよってメモリデ
バイスにデータパケットを転送する際に、他のマスタデ
バイスにとって必要となる特定領域のデータのみを同時
にFIFOデバイスにコピーする手段を提供することに
より、複数個のデータパケットのDMA転送終了後にマ
スタデバイスは単にFIFOデバイスをアクセスするだ
けでDMA転送が行なわれた数だけのデータパケットの
特定領域を読み出せるために、 DMA転送されたデー
タパケットの特定領域のメモリデバイス上のアドレスを
1つ1つ計算する時間が不要となり、高速化が計れる効
果が得られる。
第1図は本発明に係るDMA転送時における特定領域コ
ピー方式の一実施例を示すブロック4成図である。 l・・・FIFOfハイス、2・・・アドレスデコーダ
。 3・・・メモリデバイス、ダ・・・DMA転送機能を持
ったマスタデバイス、5・・・CPU、b・・・アドレ
スバス。
ピー方式の一実施例を示すブロック4成図である。 l・・・FIFOfハイス、2・・・アドレスデコーダ
。 3・・・メモリデバイス、ダ・・・DMA転送機能を持
ったマスタデバイス、5・・・CPU、b・・・アドレ
スバス。
Claims (1)
- 共通バス上に第1のマスタデバイスと、DMA転送機能
を備えた第一のマスタデバイスと、FIFOデバイスと
、メモリデバイスとが接続されている論理システムにお
いて、前記第2のマスタデバイスが前記メモリデバイス
にデータパケットをDMA転送する際に前記第1のマス
タデバイスにとつて必要となる特定サイズ領域のデータ
のみを同時に前記FIFOデバイスにコピーする手段を
有することを特徴とするDMA転送時における特定領域
コピー方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28699987A JPH01129342A (ja) | 1987-11-13 | 1987-11-13 | Dma転送時における特定領域コピー方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28699987A JPH01129342A (ja) | 1987-11-13 | 1987-11-13 | Dma転送時における特定領域コピー方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01129342A true JPH01129342A (ja) | 1989-05-22 |
Family
ID=17711711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28699987A Pending JPH01129342A (ja) | 1987-11-13 | 1987-11-13 | Dma転送時における特定領域コピー方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01129342A (ja) |
-
1987
- 1987-11-13 JP JP28699987A patent/JPH01129342A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01129342A (ja) | Dma転送時における特定領域コピー方式 | |
JPS5949624A (ja) | デ−タ転送装置 | |
JP2687716B2 (ja) | 情報処理装置 | |
JPS6368957A (ja) | 情報処理装置におけるデ−タ転送方式 | |
JPS6029139B2 (ja) | 処理装置間結合方式 | |
JP2005190496A (ja) | データ転送方法及び装置 | |
JPH0310354A (ja) | データ転送制御システム | |
JPH0351943A (ja) | 高速バスと低速バスのバスライン共用化方式 | |
JPH01126754A (ja) | Dma転送時における特定領域コピー方式 | |
JP3057754B2 (ja) | メモリ回路および分散処理システム | |
JP2713204B2 (ja) | 情報処理システム | |
JPH02211571A (ja) | 情報処理装置 | |
JPS6381557A (ja) | デユアルポ−トメモリ | |
JPH01120661A (ja) | メモリ制御回路 | |
JPH04282938A (ja) | 通信制御装置 | |
JP3678537B2 (ja) | データ転送方法及び装置 | |
JPS62145345A (ja) | 直接メモリアクセス間隔制御方式 | |
JPS62241057A (ja) | 入出力処理高速化回路 | |
JPH0370816B2 (ja) | ||
JPS63104155A (ja) | 電子計算機 | |
JPH03189755A (ja) | メモリ間転送装置 | |
JPH0375959A (ja) | マルチプロセッサのデータ転送装置 | |
JPS61233837A (ja) | 割込処理方式 | |
JPH0769885B2 (ja) | デ−タ転送装置 | |
JPH08115293A (ja) | 情報処理装置 |