JPH01125070A

JPH01125070A - キー信号の処理方式

Info

Publication number: JPH01125070A
Application number: JP28199787A
Authority: JP
Inventors: Naoki Komatsu; 直樹小松
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1987-11-10
Filing date: 1987-11-10
Publication date: 1989-05-17
Also published as: JPH0517753B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はデジタル化された映像信号を扱うデジタル式テ
レビジョン特殊効果装置に係ル、特にデジタル化された
キー信号の処理方式に関するものである。

（従来の技術〕従来、この種のデジタル式テレビジョン特殊効果装置で
は、キー信号を１ビットの２値化信号のｔま扱っていた
。

〔発明が解決しようとする問題点〕

上述した従来のデジタル式テレビジョン特殊効果装置で
は、１ビットの２値化中−信号のまま扱った場合、画偉
が傾いた場合、すなわち、走査線を斜めに横切る場合、
ふちの部分が階段状になシ、“ギザギザが目立ってしま
うという問題点があった。

〔問題点を解決するための手段〕

本発明のキー信号の処理方式は、２値化された１ビット
のキー信号に対して前後ＩＨ分のキー信号を比較して２
次元平面上におけるキー信号の端が走査線に対して斜め
に横切るかどうかを判定し、斜めに横切る場合キー信号
の端の部分く横切った角度に応じて中間値を与え、その
中間値を与えられたキー信号をフィルタリングして多階
調化し、２値化された環キー信号をソフトキー信号化す
るようＫしたものである。

〔作　用〕

本−発明においては、前後ＩＭ分のキー信号を比較して
、画像の傾きを検知し、その傾きの割合に応じて、キー
信号の立上シ、立下りの部分を滑らかＫする。

〔実施例〕

以下、図面に基づき本発明の実施例を詳細に説明する。

第１図は本発明の一実施例を示すブロック図で、キー信
号をスムーズにする方式の構成を示すものである。

因において、１はキー信号入力端子、２．３はＩＨ遅延
回路、４はこのＩＨ遅延回路２，３の各出力およびキー
信号入力端子１からのキー信号を入力とする中間値付加
器、５はこの中間値付加器４の出力を入力とするフィル
タ回路、６はＩＨ遅延回路２の出力を入力とする遅延回
路、７は中間値付加器４の出力を入力とする遅延回路、
８はフィルタ回路５の出力と遅延回路６の出力および遅
延回路Ｔの出力を入力とする選択器、９はこの選択器８
からのデジタル信号をアナログ信号に変換する［）／Ａ
変換器、１０は出力信号が得られる出力端子である。

そして、２値化された１ビットのキー信号に対して、前
後１Ｈ１分の中−信号を比較して２次元平面上における
キー信号の端が走査線に対して斜めに横切るかどうかを
判定し、斜めに横切る場合、キー信号の端の部分に横切
った角度に応じて中間値を与え、その中間値を与えられ
たキー信号をフィルタリングして多階調化し、２値化さ
れた原キー信号をソフト中−信号化するように構成され
ている。

つぎＫこの第１図に示す実施例の動作を説明する。

まず、キー信号入力端子１から１ビットの２値化された
キー信号が入力され、２段のＩ■遅延回路２，３に送ら
れる。これ以降、１段の遅延回路を通ったキー信号を基
準にして、ＩＨ遅延回路を通らないキー信号をＩＭ進ん
だ信号とし、２段の１Ｈ遅延回路を通ったキー信号をＩ
Ｍ遅れた信号として扱う。

これらの信号は中間値付加器４に送られ、ＩＭ進んだ信
号とＩＭ遅れた信号により画像の傾きを検知して、この
傾きに応じた長さの分だけ基準となるキー信号の立上り
、立下夛の部分に中間値１を与えて数値０，１．２を２
ビットの２進化信号として出力する。このように、中間
値を与えられた信号は、フィルタ回路５に入力多階調化
される。

このようＫして得られた信号は選択器８に入）、上記中
間値付加器４により、中間値１を与えられた部分のみフ
ィルタ回路５の出力を選択し、他の値０．２に関しては
それぞれ最小値０．最大値２５５を強制的に出力させる
。そして、最後に１ンム変換器９によりアナログ信号に
変換され、出力端子１０より出力される。なお、遅延回
路６゜７は中間値付加器４およびフィルタ回路５を通る
ことによル生じた位相の“ずれ”を合わせるための回路
である。

ここで、各部分の働きを説明するために、第２図に一例
として傾きをもり九矩形の映偉キー信号を示す。第３図
は中間値付加器４の説明図で、（ａ）は中間値付加器４
の詳しい構成を示し丸亀のであ夛、伽）は各端子におけ
る波形を示したものである。

この第３図（＆）において、１Ｈは基準となるキー信号
の入力端子、１２は１′Ｆ１遅れたキー信号の入力端子
、１３はＩＭ進んだキー信号の入力端子、１４はセレク
ター、１５はアンドグー）、１８゜１７は出力端子であ
る。そして、ＴＩ：Ｂを示し、Ｌ：ムを示す。第３図（
ｂ）において、（へ）は入力端子１２に印加されるＩＭ
遅れた中−信号の波形を示したものであり、←）は入力
端子１Ｈに印加される基準となるキー信号の波形、ｆ）
は入力端子１３に印加されるＩＭ進んだキー信号の波形
、に）は中間値をもったキー信号の波形、に）は出力端
子１６に得られる実際の出力波形（ＭｇＩ２）、（へ）
は出力端子１７に得られる実際の出力波形（Ｌ８Ｂ）を
示したものである。

まず、第３図（１）に示す入力端子１Ｈ．１２．１３か
らそれぞれ基準となるキー信号、ＩＭ遅れたキ−信号、
１Ｍ進んだキー信号（第３図６）の（へ）、←）。

（ハ）参照）が入力される。そして、基準となる信号は
セレクター１４のＡ側の下位ビットおよびＢ側の上位ビ
ットに入る。Ａ側の上位ビットおよびＢ側の下位ビット
には常Ｋ“ロー”を入力する。−方、ＩＨ遅れたキー信
号とＩＨ進んだキー信号はアンドゲート１５に入）、そ
の出力はセレクタ−１４０制御信号となる。この制御信
号が“Ｈ″の期間はＢが選択され、２進論理値”１０”
が出力される。また、この制御信号が′″Ｌ”の期間は
Ａが選択され、基準となるキー信号の値に応じて２進論
理値“０１”または００”を出力する。

第４図は第１図に示すフィルタ回路５の説明図で、６）
はフィルタ回路５の詳しい構成を示したものでＴｏｔ）
、（ｂ）は各端子における波形を示したものである。第
５図はその等価回路を示す。

この第４図（ａ）　において、１８は中間値を含んだキ
ー信号が印加される入力端子、１９は３Ｊｓ遅延回路（
４３段）、２０は３μ−遅延回路（４３段）、２１２２
は加算器、２３は基本遅延回路（Ｚ）、２４は読出し専
用メモリ、２５は出力端子である。

第４図（ｂ）において、（へ）は入力端子１８に印加さ
れる中間値を含んだキー信号の波形を示したものでアタ
、（ロ）は３μ［遅延回路２０の出力である３μｓ遅れ
た信号の波形、（ハ）は加算器２１の出力波形、に）は
基本遅延回路（Ｚ）　２３の出力波形、に）は出力端子
２５に得られる出力波形を示したものである。

まず、第４図（１）Ｋ示す入力端子１８から中間値を含
んだキー信号（第４図Ｃｂ）の（へ）参照）が入力され
、同じ遅延時間を与える２つの３μｓ遅延回路１９゜２
０へ入る。ここでは、１つの遅延回路で約３μＳだけ遅
延を与えるように７Ｑｎｓ周期のクロックによる４３段
のシフトレジスタを用いた。これ以降、１つの遅延回路
を通った信号を基準にして考え、遅延回路を通らない信
号を３μｍ進んだ信号、２つの遅延回路を通った信号を
３μｓ遅れた信号として扱う。そして、加算器２１では
３μＳ進んだ信号から３μｓ遅れた信号を減算しく第４
図（ｂ）のを→参照）、さらに、加算器２２により１段
の基本遅延回路２３を通った信号に次々に累積される。

ここまでの回路は、第４因のフィルタ回路から読出し専
用メモリ２４を除いた等価回路である第５図に示すよう
　・なフィルタ回路と等価であル、本実施例で用いた回
路によル少表い部品数で実現することができる。

りぎに１基本遅延回路２３から出力された信号の値を正
規化して（第４図（ｂ）のに）参照）、値が０．２５か
ら０．７５になる区間のみを考える。正規化した値から
０．２５を引き、それを２倍し得られた値のうち０以下
になる値を“０″に、１以上になる値を“１”に対応さ
せ、これを２５５倍して出力される。そして、正規化以
降の演算は読出し専用メモリ２４によって行う。この信
号は８ビットの２進化符号Ｋｅｙ、出力端子２５より出
力される（第４図（ｂ）の（至）参照）。

〔発明の効果〕

以上説明したように１本発明は、前後ＩＨ分のキー信号
を比較して、画像の傾きを検知し、その傾きの割合に応
じてキー信号の立上）、立下）の部分を滑らかにするこ
とくよシ、画像の傾きによって生ずる画像のふちの“ギ
ザギザを目立たなくすることができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図力
いし第５図は第１図の動作説明に供する図で、第２図は
傾きをもった矩形の映偉キー信号を示す図、第３図は第
１図に示す中間値付加器の説明図、第４＠拡第１図に示
すフィルタ回路の説明図、第５図はフィルタ回路の等価
回路である。２．３・・・・ＩＨ遅延回路、４・・・・中間値付加器
、５・・・・フィルタ回路、６，７・・・・遅延回路、
８・・・・選択器、９・・・・Ｄ／Ａ変換器、１４・・
・・セレクター、１５・・・・アントゲ−）、’１９．
２０・・・・３μＳ遅延回路、２１．２２・・・・加算
器、２３・・・・基本遅延回路、２４・・・・読出し専
用メモリ。

Claims

【特許請求の範囲】

デジタル化された映像信号を扱うデジタル式テレビジョ
ン特殊効果装置において、２値化された１ビットのキー
信号に対して前後１Ｈ分のキー信号を比較して２次元平
面上におけるキー信号の端が走査線に対して斜めに横切
るかどうかを判定し、斜めに横切る場合キー信号の端の
部分に横切つた角度に応じて中間値を与え、その中間値
を与えられたキー信号をフィルタリングして多階調化し
、２値化された原キー信号をソフトキー信号化するよう
にしたことを特徴とするキー信号の処理方式。