JPH01123443A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01123443A JPH01123443A JP62280974A JP28097487A JPH01123443A JP H01123443 A JPH01123443 A JP H01123443A JP 62280974 A JP62280974 A JP 62280974A JP 28097487 A JP28097487 A JP 28097487A JP H01123443 A JPH01123443 A JP H01123443A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic sleeve
- ring
- stop ring
- brazing material
- metallized layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 239000000919 ceramic Substances 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000000945 filler Substances 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 26
- 238000005219 brazing Methods 0.000 abstract 5
- 238000000034 method Methods 0.000 abstract 3
- 229910000679 solder Inorganic materials 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にセラミックスリーブに
金属キャップ端子を半田ろ一材により封止したパッケー
ジ構造を有する半導体装置に関する。
金属キャップ端子を半田ろ一材により封止したパッケー
ジ構造を有する半導体装置に関する。
従来、この種の半導体装置は、第５図の断面図に示すよ
うに一体的に構成したセラミックスリーブ４と外部端子
５からなるケースに半導体素子７を搭載し、外部端子５
上にろ一材を用いて半導体素子７を接合している。そし
て、セラミックスリーブ４の上端開口部にメタライズ層
３を形成した上で、このメタライズ層３に導電性の良い
金のような細線６により半導体素子７を電気接続する。
うに一体的に構成したセラミックスリーブ４と外部端子
５からなるケースに半導体素子７を搭載し、外部端子５
上にろ一材を用いて半導体素子７を接合している。そし
て、セラミックスリーブ４の上端開口部にメタライズ層
３を形成した上で、このメタライズ層３に導電性の良い
金のような細線６により半導体素子７を電気接続する。
しかる上でメタライズ層３上に被せたキャップ端子ｌを
半田等のろ一材２により接合し、同時にこのキャップ端
子ｌを半導体素子７に電気的に接続させている。
半田等のろ一材２により接合し、同時にこのキャップ端
子ｌを半導体素子７に電気的に接続させている。
上述した従来の半導体装置は、キャップ端子１をろ一材
２により接合しているため、このろ−材接合時に溶けた
液状のろ一材がメタライズ層３を伝わって流れ易い。そ
して、このろ−材は場合によっては細線６に達し、細線
に意に反する応力を生じさせてこれを断線し、半導体装
置を致命的故障へ至らせるという問題がある。
２により接合しているため、このろ−材接合時に溶けた
液状のろ一材がメタライズ層３を伝わって流れ易い。そ
して、このろ−材は場合によっては細線６に達し、細線
に意に反する応力を生じさせてこれを断線し、半導体装
置を致命的故障へ至らせるという問題がある。
本発明の目的は、細線の断線を確実に防止する・ こと
ができるパッケージ構造を有する半導体装置を提供する
ことを目的としている。
ができるパッケージ構造を有する半導体装置を提供する
ことを目的としている。
本発明の半導体装置は、半導体素子を搭載したセラミッ
クスリーブの端部に鍔及び溝を有するリング状のストッ
プリングを嵌入し、キャップ端子を接合する際のる一材
の過剰分をストップリングにより捕捉し、ろ−材がメタ
ライズ層乃至細線にまで流動されることを阻止するよう
に構成している。
クスリーブの端部に鍔及び溝を有するリング状のストッ
プリングを嵌入し、キャップ端子を接合する際のる一材
の過剰分をストップリングにより捕捉し、ろ−材がメタ
ライズ層乃至細線にまで流動されることを阻止するよう
に構成している。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例の外観斜視図であり、そのＡ
Ａ線に沿う断面構造を第２図に示している。
Ａ線に沿う断面構造を第２図に示している。
第１図及び第２図において、従来と同一部分には第５図
と同一符号を付しである。即ち、一体向に構成したセラ
ミックスリーブ４と外部端子５からなるケースに半導体
素子７を搭載し、外部端子５上にろ一材を用いて半導体
素子７を接合している。そして、セラミックスリーブ４
の上端開口部にメタライズ層３を形成した上で、このメ
タライズ層３に導電性の良い金のような細線６により半
導体素子７を電気接続している。しかる上でメタライズ
層３上に被せたキャップ端子１を半田等のろ一材２によ
り接合し、同時にこのキャップ端子１を半導体素子７に
電気的に接続させている。
と同一符号を付しである。即ち、一体向に構成したセラ
ミックスリーブ４と外部端子５からなるケースに半導体
素子７を搭載し、外部端子５上にろ一材を用いて半導体
素子７を接合している。そして、セラミックスリーブ４
の上端開口部にメタライズ層３を形成した上で、このメ
タライズ層３に導電性の良い金のような細線６により半
導体素子７を電気接続している。しかる上でメタライズ
層３上に被せたキャップ端子１を半田等のろ一材２によ
り接合し、同時にこのキャップ端子１を半導体素子７に
電気的に接続させている。
ここで、本発明では、前記セラミックスリーブ４の上端
開口部内に、第３図及び第４図に示すようなｉ８ａ及び
溝８ｂを有する円形のリング状をしたストップリング８
を嵌入させ、そのｍ８ ａを前記メタライズ層３にろ一
材で固着している。そして前記キャップ端子１はこのス
トップリング８をセラミックスリーブ４との間に軸方向
に挟むようにして装着し、ろ−材２によって接合させて
いる。この場合、このろ−材２はストップリング８をメ
タライズ層３に接合するためにも利用できる。
開口部内に、第３図及び第４図に示すようなｉ８ａ及び
溝８ｂを有する円形のリング状をしたストップリング８
を嵌入させ、そのｍ８ ａを前記メタライズ層３にろ一
材で固着している。そして前記キャップ端子１はこのス
トップリング８をセラミックスリーブ４との間に軸方向
に挟むようにして装着し、ろ−材２によって接合させて
いる。この場合、このろ−材２はストップリング８をメ
タライズ層３に接合するためにも利用できる。
したがって、この構成の半導体装置によれば、キャップ
端子１のろ一材２による接合時に過剰のろ一材が接合面
から溢れても、このろ−材はストップリング８の溝８ｂ
で捕捉されて下方に流下されることが阻止される。これ
により、ろ−材が細線６にまで達することはなく、細線
の断線を確実に防止でき、半導体装置の致命的な故障発
生を防止できる。
端子１のろ一材２による接合時に過剰のろ一材が接合面
から溢れても、このろ−材はストップリング８の溝８ｂ
で捕捉されて下方に流下されることが阻止される。これ
により、ろ−材が細線６にまで達することはなく、細線
の断線を確実に防止でき、半導体装置の致命的な故障発
生を防止できる。
以上説明したように本発明は、半導体素子を搭載したセ
ラミックスリーブの端部に鍔及び溝を有するリング状の
ストップリングを嵌入し、キャップ端子を接合する際の
ろ一材の過剰分をストップリングにより捕捉し、ろ−材
がメタライズ層乃至細線にまで流動されることを阻止す
るように構成しているので、過剰のる一材が製品内の細
線、半導体素子に何ら影響を与えることはな（高品質の
半導体装置を得ることができる。
ラミックスリーブの端部に鍔及び溝を有するリング状の
ストップリングを嵌入し、キャップ端子を接合する際の
ろ一材の過剰分をストップリングにより捕捉し、ろ−材
がメタライズ層乃至細線にまで流動されることを阻止す
るように構成しているので、過剰のる一材が製品内の細
線、半導体素子に何ら影響を与えることはな（高品質の
半導体装置を得ることができる。
第１図は本発明の半導体装置の外観斜視図、第２図は第
１図のＡＡに沿う断面図、第３図はストップリングの斜
視図、第４図は第３図のＢＢ線に沿う断面図、第５図は
従来構造の断面図である。 １・・・キャップ端子、２・・・ろ−材、３・・・メタ
ライズ層、４・・・セラミックスリーブ、５・・・端子
、６・・・細線、７・・・半導体素子、８・・・ストッ
プリング、８ａ・・・鍔、８ｂ・・・溝。 第１図 第２図 第３図 ｂ 第５図
１図のＡＡに沿う断面図、第３図はストップリングの斜
視図、第４図は第３図のＢＢ線に沿う断面図、第５図は
従来構造の断面図である。 １・・・キャップ端子、２・・・ろ−材、３・・・メタ
ライズ層、４・・・セラミックスリーブ、５・・・端子
、６・・・細線、７・・・半導体素子、８・・・ストッ
プリング、８ａ・・・鍔、８ｂ・・・溝。 第１図 第２図 第３図 ｂ 第５図
Claims (1)
- （１）セラミックスリーブを主体に構成したケース内に
半導体素子を搭載し、このセラミックスリーブの端部に
設けたメタライズ層に半導体素子を細線で電気接続し、
かつこのメタライズ層にキャップ端子をろー材で接合し
てパッケージを構成してなる半導体装置において、前記
セラミックスリーブのメタライズ層を設けた端部に鍔及
び溝を有するリング状のストップリングを嵌入し、下方
へ流動しようとする前記ろー材の過剰分を前記ストップ
リングにより捕捉するように構成したことを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62280974A JPH01123443A (ja) | 1987-11-09 | 1987-11-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62280974A JPH01123443A (ja) | 1987-11-09 | 1987-11-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01123443A true JPH01123443A (ja) | 1989-05-16 |
Family
ID=17632491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62280974A Pending JPH01123443A (ja) | 1987-11-09 | 1987-11-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01123443A (ja) |
-
1987
- 1987-11-09 JP JP62280974A patent/JPH01123443A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4527010A (en) | Electronic part mounting construction and method for manufacturing the same | |
| JPH01123443A (ja) | 半導体装置 | |
| KR20040103778A (ko) | 리드 프레임 및 이를 이용한 반도체 장치 | |
| JP3582106B2 (ja) | 電子部品の製造方法 | |
| JP3728813B2 (ja) | 電子部品 | |
| JPH01239958A (ja) | 気密封止型半導体素子 | |
| JPH10290140A (ja) | 弾性表面波装置 | |
| JPH01110767A (ja) | 固体撮像装置 | |
| JPS58212152A (ja) | ガラス封止半導体装置の製造方法 | |
| JPH02270360A (ja) | 半導体装置のリードフレーム | |
| JPS6035230Y2 (ja) | 板状貫通磁器コンデンサ | |
| KR20010021439A (ko) | 반도체 장치를 밀폐형으로 밀봉하는 밀봉 링과 그것을사용한 반도체 장치의 제조 방법 | |
| JPS6344991Y2 (ja) | ||
| JP2001015666A (ja) | 半導体装置及びその製造方法 | |
| JPH02143437A (ja) | 半導体装置 | |
| JPH09260998A (ja) | 弾性表面波装置 | |
| JP2540461B2 (ja) | 電子部品用パッケ−ジのリ−ド取り付け構造 | |
| JPH083020Y2 (ja) | 半導体パッケージ用連結型リードフレーム | |
| JPH01258455A (ja) | 半導体装置 | |
| JPH05226507A (ja) | 表面実装型半導体素子パッケージ | |
| JPH04107931A (ja) | 半導体装置 | |
| JPS6221254A (ja) | 電子装置 | |
| JPH0155577B2 (ja) | ||
| JPS63114086A (ja) | リ−ド線の接続補強方法 | |
| JPH08264698A (ja) | 半導体装置 |