JPH01120013A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明はシリコン基板上に砒化ガリウム（ＧａＡｓ）系
化合物半導体をエピタキシャル成長して形成した半導体
装置に関する。

【従来技術】

従来、砒化ガリウム（ＧａＡｓ）系のＩＩＩ−Ｖ化合物
半導体は、高移動度、直接遷移型のバンド構造、３元又
は４元系の化合物によるバンドギャップと格子定数の可
変性等の性質のため、ホール素子、高速トランジスタ、
レーザダイオード、発光ダイオード、フォトトランジス
タ、フォトダイオード、太陽電池等やこれらの素子のＩ
Ｃが注目されている。 しかし、大口径の単結晶砒化ガリウム（ＧａＡｓ）ウェ
ハが容易に得られないことから、砒化ガリウム（ＧａＡ
ｓ）系の化合物半導体は製造コストが高価になるという
問題がある。 又、ホール素子等のセンサは磁気検出のための周辺回路
をホール素子部と共に同一チップに集積化してホールＩ
Ｃとするのが使用上望ましい。

【発明が解決しようとする問題点】

しかし、磁気検出部をシリコンで形成すると、ホール移
動度が小さいため、ホール電圧や積感度が小さく、不平
衡率が大きいという問題がある。 そこで、高移動度の砒化ガリウム（ＧａＡｓ）を磁気検
出部とし、他の周辺回路をシリコンで形成して材料を複
合化すれば安価なＩＣが製作できる。 しかし、シリコンと砒化ガリウムとの格子定数のミスフ
ィツトが大きいことから、シリコン基板上に結晶性の良
い砒化ガリウムを成長させることは困難である。 本発明者らは、シリコン基板上に直接砒化ガリウムを成
長させると、シリコンとの界面から０．５μｍ〜１μｍ
の範囲内に格子欠陥が集中すること及び、ＧａＡｓとＳ
ｉの界面付近でのキャリア濃度が大きくなるということ
を発見した。格子欠陥の集中した界面付近のキャリア濃
度が大きくなると、その部分に電流が集中するため、シ
リコン基板上にエピタキシャル成長した砒化ガリウムの
動作層において、砒化ガリウムの高移動度を有効に利用
できないという問題が生じる。 本発明は、上記の問題点を解決するために成されたもの
であり、その目的とするところは、シリコン基板上に形
成された砒化ガリウム（ＧａＡｓ５を動作層とする半導
体素子の特性を改善することである。

【問題点を解決するための手段］ 上記問題点を解決するための発明の構成は、シリコン（
Ｓｉ）基板上に形成された砒化ガリウム（ＧａＡｓ）か
ら成るバッファ層と、このバッファ層上に形成され、半
導体素子として機能する砒化ガリウム（ＧａＡｓ）から
成る動作層と、前記バッファ層と、前記動作層の間に設
けられ、前記バッファ層を電気的に絶縁し、かつ、（ａ
）砒化ガリウムアルミニウム（ＡＩｘＧａ　＋−ＸＡｓ
）、（ｂ）前記動作層の前記砒化ガリウム（ＧａＡｓ）
に対して電位障壁を形成する導電型の砒化ガリウム（Ｇ
ａＡｓ）、（ｃ）セレン化亜鉛（ＺｎＳｅ）、（ｄ）砒
化ガリウム（ＧａＡｓ）を含む超格子のうち（ａ）、　
（ｂ）、　（ｃ）、　（ｄ）のいずれか１つより成る絶
縁層とを有することを特徴とする。 又、前記砒化ガリウム（ＧａＡｓ）を含む超格子は砒化
ガリウム（ＧａＡｓ）と、砒化アルミニウム（ＡＩＡｓ
）、又は砒化ガリウムアルミニウム（ＡＩＧａＡｓ）、
又ハ砒化ガリウムインジウム（ＩｎＧａＡｓ）、又は砒
化インジウム（ＩｎＡｓ）から成る超格子を用いること
ができる。 又、前記砒化ガリウム（ＧａＡｓ）から成る動作層は、
例えばホール素子としたり、前記シリコン（Ｓり基板に
は前記動作層を含む半導体素子を駆動する駆動回路又は
その半導体素子から出力される信号を処理する信号処理
回路とを形成しても良い。 又、バッファ層と前記絶縁層とを総合した厚さは界面か
ら発生した転位が終端する厚さ以上であり好ましくは１
７ｍから３．５−であることが望ましい。シリコン上に
直接エピタキシャル成長された砒化ガリウム（ＧａＡｓ
）の格子欠陥がシリコンとの界面から約１μｍに及ぶこ
とから界面から１μｍ隔てた所に砒化ガリウム（ＧａＡ
ｓ）の動作層を形成すれは、その動作層には格子欠陥が
及ばない。又、３゜５μｍ以上となるとシリコンとの熱
膨張率の相違からクラックが発生しやすくなる。 【発明の効果】 本発明はシリコン基板上に形成された砒化ガリウム（Ｇ
ａＡｓ）から成るバッファ層の上部に、砒化ガリウム（
ＧａＡｓ）から成る動作層を絶縁し且つ砒化ガリウム（
ＧａＡｓ）を単結晶とすることができる絶縁層を形成し
ているので、バッファ層とシリコン基板との界面にでき
る高キヤリア濃度部分を動作層を含む半導体素子から絶
縁することができ、素子の性能を向上させたり集積化し
たりすることが可能きなる。

【実施例】

第１実施例 本実施例はホールＩＣに関するものである。 ホールＩＣＩの回路構成は、第２図に示すように、定電
圧電源回路３０とホール素子部１０と波形整形回路４０
とで構成されている。そして、ホール素子部１０は磁気
検出層となる砒化ガリウム（ＧａＡｓ）から成る動作層
１１と電流電極２８ａ、２８ｂと出力電極２９ａ、２９
ｂとを有しており、定電圧電源回路３０から電流電極２
８ａ、２８ｂを介してＧａＡｓからなる動作層１１に給
電され、検出された磁気量に応じた検出信号が出力電極
２９ａ、２９ｂを介して波形整形回路４０に出力される
。又、ホールＩＣＩの定電圧電源回路３０−はバッテリ
ー２から給電され、検出された信号はホールＩＣＩの波
形整形回路４０から電子制御装置３に出力される。 ホールＩＣＩの断面構造は第１図に示されている。 Ｐ−Ｓ　ｉ基板２０上にホールＩＣＩが形成されるので
あるが、通常の５ｉｌＣの製造技術により定電圧電源回
路３０と波形整形回路４０とが製造される。 即ち、Ｐ−Ｓ　ｉ基板２０の表面に埋込み拡散によりＮ
＋埋込層２４が形成され、その後Ｐ−Ｓ　ｉ基板２０の
表面にＮ−−３ｉをエピタキシャル成長させ、素子間分
離のためそのエピタキシャル層に局所的にＰ型不純物を
拡散して、島状のＮ−−５ｉ層２５と分離層のＰ−Ｓ　
ｉ層、２２とが形成される。その後、作成する素子に応
じて、島状のＮ−−３ｉ層２５にＰ型、Ｎ型の不純物を
拡散して、定電圧電源回路３０又は波形整形回路４０を
構成する素子のＰＮＰ　）ランジスタ３１、ＮＰＮ　）
ランジスタ３２、ＭＯ３容量３３等が形成される。尚、
３４はＳｉｎ、から成る保１ｉＩｌ！ｉ！であり、３５
はＡ１電極である。 次に、ホール素子部１０の構成について説明する。 Ｐ−Ｓ　ｉ基板２０には、その主面が（１００）面に対
して＜０１１＞方向に４°±１°傾斜している単結晶が
用いられている。そして、そのＰ−Ｓ　ｉ基板２０にエ
ピタキシャル、成長された上記Ｐ−３ｉ層２２上に、Ｇ
ａＡｓから成るバ°ツフｙＦ１１３が０．５１ｍの厚さ
に形成され、その上に砒化ガリウムアルミニウム（Ａ　
Ｉ　ｏ、ｓ　Ｇ　ａ　ａ、ｔ　Ａ　Ｓ　）から成る絶縁
層１２が０．５ｕｍの厚さに形成され、その上にＮ　−
ＧａＡｓから成る動作層１１　（本実施例ではこの動作
ＦｊＦ１１がホール素子の感磁層となる。）が１．５ｕ
ｍの厚さに形成され、その上の電極部にＮ−−ＧａＡｓ
層１５８％　１５　ｂが形成され、その上にＡｕ／Ｎｉ
／Ａｕ−Ｇｅから成る電流電極２８ａ、２８ｂが形成さ
れている。 これらの各層は、有機金属熱分解気相成長法（ＭＯＣＶ
Ｄ）により、順次、連続的にエピタキシャル成長させて
形成した。原料ガスには、トリメチルガリウム（Ｔ　Ｍ
　Ｇ　ａ　、　Ｇａ（ＣＨｓ）　＊　）　、）リメチル
アルミニウム（ＴＭＡ　１．ＡＩ（ＣＬ）り）、水素希
釈のアルシン（ＡｓＨｓ）を用いた。又ｎ型のドーパン
トには水素希釈の５ｉＨ＝を用いた。それらのガスの流
速は、一定の結晶成長速度が得られるように流量制御装
置によって正確に制御されており、成長速度を４．３μ
ｓ八とした。又、成長温度は７５０℃とした。Ｐ−３ｉ
層２２上にＧａＡｓから成るバッファ層を成長させるに
は、４５０℃で厚さ約２００人のＧａＡｓ層を成長後、
７５０℃で本成長を行う二段階成長法を用いた。 このようにして、ホール素子ＲＩＯをＰ−Ｓ　ｉ基板２
０上にエピタキシャル成長されたＧａＡｓ系の半導体で
構成し、他の周辺回路を同一のＰ−Ｓ　ｉ基板２０上に
形成されるＳｉ半導体で構成したホールＩＣが得られた
。このホールＩＣはＧａＡｓ系の半導体だけで構成され
たものと同様な特性を示した。 又、本実施例の特徴部に係るＡ　１　ｏ、ｓ　Ｇ　ａ　
ｏ、ｔＡｓから成る絶縁層１２の効果を確かめるために
、ホール素子部１０に於けるＮ　−ＧａＡｓから成る動
作層１１のホール移動度とＡ　ｌ　ａ、ａ　Ｇ　ａ　Ｏ
，？　Ａ　ｓから成る絶縁層１２を介在させずにＰ−３
ｉ基板上に直接エピタキシャル成長させたＮ　−ＧａＡ
ｓ層のホール移動度とを測定した。その結果は第３図か
ら理解されるように、ホール移動度は本実施例に係るＡ
　１０．３　Ｇ　ａ　Ｏ，？　Ａ　ｓから成る絶縁層１
２を介在させた方がＡ１゜、ｓ　Ｇａｏ、ｔ　Ａｓから
成る絶縁層１２を介在させない場合に比べて１．６倍程
大きいことが分る。この結果、ホール素子としての検出
感度もＡ　１　ａ、ｓ　Ｇ　ａ　ｏ、ｔ　Ａ　Ｓから成
る絶縁層１２を介在させた方が絶縁層１２を介在させな
い場合に比べて１．６倍に大きくなっている。 又、Ｐ−３ｉ基板上に直接エピタキシャル成長させたＮ
　−ＧａＡｓＪｌｇの断面を顕微鏡で観察した結果、Ｓ
ｌ界面から約０．５〜１．０団まで多数の転移が発生し
ていることが判明した。このことから、この転移がＮ−
ＧａＡｓから成る動作層１１に及ばない程度にＧａＡｓ
から成るバッファ層１３とＡ　１　ｏ、３　Ｇ　ａ　０
−７Ａｓから成る絶縁層１２との厚さの総和をＩＪｍ以
上に設定することが望ましいことが分る。 又、Ｐ−３ｉ基板上に直接エピタキシャル成長させたＮ
　−ＧａＡｓＧのキャリア密度のＳｉとの界面からの距
離に対する関係を測定した。その結果を第４図に示す。 このことから、Ｎ　−ＧａＡｓ層のキャリア密度はＳｌ
との界面近傍でＩ　Ｘ　１０　”ｃｍ−’と最大であり
、界面からＮ　−ＧａＡｓ１ｉ側に０．７５−の所で表
面近傍と同じ４　Ｘ　１０　”ｃｍ−３あることが分る
。したがって、Ｎ　−ＧａＡｓ１ｉのキャリア密度はＳ
ｉとの界面近傍で表面近傍に比べて２桁程度高くなって
いる。 この結果、Ｐ−３ｉ基板上に直接エピタキシャル成長さ
せたＮ　−ＧａＡｓ層をホール素子とすると、界面近傍
に電流が集中して流れるため、ＧａＡｓの高移動度が有
効に利用されないことが明らかになった。 そこで、本実施例ではＡ１０．３　Ｇａｏ、７Ａｓから
成る絶縁層１２をＧａＡｓから成るバッファ層１３とホ
ール素子としてのＮ　−ＧａＡｓ層１１間に介在させる
ことにより界面近傍の高キヤリア密度領域をＮ　−Ｇａ
Ａｓ１Ｅ’　１１から絶縁することによりホール素子の
感度を向上させている。 尚、上記実施例ではＡ　１　ｗ　Ｇ　ａ　＋−１１Ａ　
ｓから成る絶縁層１２の混晶比Ｘを０．３としたが、混
晶比Ｘの値はＮ　−ＧａＡｓ層１１のエピタキシャル成
長を良好として絶縁性を保持すれば良く、０＜Ｘ＜１〜
の範囲で使用可能である。 第２実施例 上記第１実施例において、ＭＯＣＶＩＩでエピタキシャ
ル成長させる過程において、Ａ　１　ｏ、ｓ　Ｇ　ａ　
Ｏ，？Ａｓから成る。絶縁層１２を形成する代わりにＰ
型のドーパントとしてジエチル亜鉛（ＤＢＺｎ）を用い
てＰ　−ＧａＡｓＪＷを約１虜の厚さに形成し、その上
にＮ−ＧａＡｓ層から成る動作層１１を形成してもよい
。 この場合には動作層１１はＰＮ接合によりバッファ層１
３から絶縁されると共に、同一のＧａＡｓ層をバッファ
層１３から順次成長させることから動作層１１の結晶性
が良く、第１実施例と同様な効果が得られた。 第３実施例 上記第１実施例において、ＭＯＣＶＤでエピタキシャル
成長させる過程において、Ａ１゜、、Ｇａ、、。 Ａｓから成る絶縁層１２を形成する代わりに、Ｚｎ５ｅ
層をエピタキシャル成長させた。Ｚｎ５ｅはＧａＡｓと
格子整合性が良く、しかも禁制帯幅も２．６ｅＶと広い
ためバッファ層１３に対する絶縁性が良り、第１実施例
ど同様な効果が得られた。 第４実施例 上記第１実施例において、ＭＯＣＶＤでエピタキシャル
成長させる過程において、Ａ　］　ｏ、ｓ　Ｇ　ａ　Ｏ
，７Ａｓから成る絶縁層１２を形成する代わりに、ＡＩ
篩とＧａＡｓとの超格子を積層して絶縁層を形成した。 このホールＩＣも第１実施例と同様な効果を発生した。 第５実施例 本実施例は太陽電池ＩＣを示すもので、第５図にその断
面構造が示されている。第１実施例と同一の機能部分に
は同一の番号が付されている。 第１実施例と同様にして、Ｎ　−ＧａＡｓ層から成る動
作層１１までを形成し、その後、Ｎ　−ＧａＡｓ層から
成る動作層１１の一部にＰ型のドーパントを用いてＰ　
−ＧａＡｓ層１４を形成し、更にＮ　−ＧａＡｓ層から
成る動作層１１にはＮ”−ＧａＡｓから成る電極層１６
ｂを接合し、Ｐ　−ＧａＡｓ層１４にはＰ　”　−Ｇａ
Ａｓ層から成る電極層１６ａを接合している。他の周辺
回路は第１実施例と同様である。この場合には、Ｎ　−
ＧａＡｓ層から成る動作層１１とＰ　−ＧａＡｓ層１４
とで太陽電池半導体素子を構成している。このようにし
て製造された太陽電池ＩＣは良好な特性を示した。 上記各種実施例の他、同様にＮ　−ＧａＡｓ層から成る
動作Ｆａｌｌ上にＧａＡｓ系半導体のダブルへテロ接合
層を形成してレーザダイオード等を形成すると共に、そ
の駆動回路を周辺回路として同−Ｓｉ基板上に形成して
もよい。 上記実施例では、他の機能素子と複合させてＩＣ化する
ため、エピタキシャル成長されたＰ−３ｉ層２２をＳｉ
基板としてＧａＡｓ等をエピタキシャル成長させている
が、本来の単結晶Ｓｉ基板にＧａＡｓ等をエピタキシャ
ル成長しても良い。

【図面の簡単な説明】

第１図は本発明の具体的な一実施例に係る半導体装置の
構成を示した断面図、第２図はその機能的構成を示した
ブロックダイヤグラム、第３図はホール移動度の測定図
、第４図はキ♀リア密摩分布の測定図、第５図は他の実
施例に係る半導体装置を示した断面図である。 １・・・・ホールＩＣ２・・・・バッテリー　３・・・
・電子制御装置　１０・・°・ホール素子部　１１−動
作Ｎ１２・・・・絶縁層　１３−”・・バッファ層　１
５ａ、１５ｂ−Ｎ−−ＧａＡｓ層　２０°・−Ｐ−Ｓｉ
基板　２８ａ、２８ｂ−・電流電極　２２−・Ｐ−Ｓ　
ｉ層　２４・・・・Ｎ◆埋込層２５・・・・Ｎ−−３ｉ
層　３１−・・・ＰＮＰ　）ランジスタ３２−・ＮＰＮ
　）ランジスタ３２３３・・・・ＭＯ３容量３４−保護
＃　　３５−Ａ１［極３０一定１を圧？Ｉｔｔｆ＋回路
　４０・・・・波形整形回路 特許出願人　　日本電装株式会社 代理　人　　弁理士　藤谷　修 −へ（Ｎ 派 第３図

Claims (6)

【特許請求の範囲】
1. （１）シリコン（Ｓｉ）基板上に形成された砒化ガリウ
   ム（ＧａＡｓ）から成るバッファ層と、このバッファ層
   上に形成され、半導体素子として機能する砒化ガリウム
   （ＧａＡｓ）から成る動作層と、前記バッファ層と、前
   記動作層の間に設けられ、前記バッファ層を電気的に絶
   縁し、 かつ、（ａ）砒化ガリウムアルミニウム（Ａｌ＿ＸＧａ
   ＿１＿−＿ＸＡｓ）、 （ｂ）前記動作層の前記砒化ガリウム（ＧａＡｓ）に対
   して電位障壁を形成する導電型の砒化ガリウム（ＧａＡ
   ｓ）、 （ｃ）セレン化亜鉛（ＺｎＳｅ）、 （ｄ）砒化ガリウム（ＧａＡｓ）を含む超格子のうち（
   ａ）、（ｂ）、（ｃ）、（ｄ）のいずれか１つより成る
   絶縁層と を有することを特徴とする半導体装置。
2. （２）前記砒化ガリウム（ＧａＡｓ）を含む超格子は砒
   化ガリウム（ＧａＡｓ）とガリウム又は砒素を含む化合
   物半導体から成る超格子であることを特徴とする特許請
   求の範囲第１項記載の半導体装置。
3. （３）前記ガリウム又は砒素を含む化合物半導体はＡ１
   Ａｓ、Ａ１ＧａＡｓ、ＩｎＧａＡｓ、ＩｎＡｓから成る
   ことを特徴とする特許請求の範囲第２項記載の半導体装
   置。
4. （４）前記砒化ガリウム（ＧａＡｓ）から成る動作層は
   ホール素子を構成することを特徴とする特許請求の範囲
   第１項記載の半導体装置。
5. （５）前記シリコン（Ｓｉ）基板には前記動作層を含む
   半導体素子を駆動する駆動回路又はその半導体素子から
   出力される信号を処理する信号処理回路とが形成されて
   いることを特徴とする特許請求の範囲第１項記載の半導
   体装置。
6. （６）前記バッファ層と前記絶縁層とを総合した厚さは
   界面から発生した転位が終端する厚さ以上であることを
   特徴とする特許請求の範囲第１項記載の半導体装置。