JP3312506B2 - 化合物半導体ウエハ及び半導体装置 - Google Patents
化合物半導体ウエハ及び半導体装置Info
- Publication number
- JP3312506B2 JP3312506B2 JP25056194A JP25056194A JP3312506B2 JP 3312506 B2 JP3312506 B2 JP 3312506B2 JP 25056194 A JP25056194 A JP 25056194A JP 25056194 A JP25056194 A JP 25056194A JP 3312506 B2 JP3312506 B2 JP 3312506B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- type
- carrier concentration
- type compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、キャリアー濃度の高い
ｐ+ 型化合物半導体層とキャリアー濃度の高いｎ+ 型化
合物半導体層とを接合してトンネル接合を形成した化合
物半導体ウエハ及び半導体装置に関する。
ｐ+ 型化合物半導体層とキャリアー濃度の高いｎ+ 型化
合物半導体層とを接合してトンネル接合を形成した化合
物半導体ウエハ及び半導体装置に関する。
【０００２】
【従来の技術】図６は従来の半導体装置の断面図であ
る。
る。
【０００３】同図に示すように半導体装置は、キャリア
ー濃度の高いｐ+ 型化合物半導体層１とキャリアー濃度
の高いｎ+ 型化合物半導体層２とを接合してトンネル接
合（ｐ+ ｎ+ 接合）を有する化合物半導体ウエハ３を形
成し、化合物半導体ウエハ３を所定の大きさに切断した
後両半導体層１、２に電極４、５を接合したものであ
る。
ー濃度の高いｐ+ 型化合物半導体層１とキャリアー濃度
の高いｎ+ 型化合物半導体層２とを接合してトンネル接
合（ｐ+ ｎ+ 接合）を有する化合物半導体ウエハ３を形
成し、化合物半導体ウエハ３を所定の大きさに切断した
後両半導体層１、２に電極４、５を接合したものであ
る。
【０００４】
【発明が解決しようとする課題】ところで上述した従来
の半導体装置は、各半導体層の成長過程や電極に配線等
を接続する際等に熱を加えた場合、ｐ+ 型化合物半導体
層とｎ+ 型化合物半導体層との間の界面でドーパントが
拡散することにより、ｐ+ ｎ+ 接合の界面（ｐ+ ｎ+ 界
面）の各ドーパントの急峻性が悪くなり、それに伴いｐ
+ ｎ+ 界面のキャリアー濃度が低くことから、Ｉ−Ｖ
（電流−電圧）特性においてトンネルピーク電流が低下
してしまう。
の半導体装置は、各半導体層の成長過程や電極に配線等
を接続する際等に熱を加えた場合、ｐ+ 型化合物半導体
層とｎ+ 型化合物半導体層との間の界面でドーパントが
拡散することにより、ｐ+ ｎ+ 接合の界面（ｐ+ ｎ+ 界
面）の各ドーパントの急峻性が悪くなり、それに伴いｐ
+ ｎ+ 界面のキャリアー濃度が低くことから、Ｉ−Ｖ
（電流−電圧）特性においてトンネルピーク電流が低下
してしまう。
【０００５】図７に従来のｐ+ ｎ+ 接合構造で作製した
トンネル接合でのＩ−Ｖ特性の測定結果を示す。同図に
おいて横軸は電圧（Ｖ）を示し、縦軸は電流密度（ｍＡ
／ｃｍ2 ）を示している。また、実線Ｌ3 が熱処理前
で、破線Ｌ4 が熱処理後の測定結果を示している。
トンネル接合でのＩ−Ｖ特性の測定結果を示す。同図に
おいて横軸は電圧（Ｖ）を示し、縦軸は電流密度（ｍＡ
／ｃｍ2 ）を示している。また、実線Ｌ3 が熱処理前
で、破線Ｌ4 が熱処理後の測定結果を示している。
【０００６】同図より熱処理前のピーク電流密度は１２
ｍＡ／ｃｍ2 であり、熱処理後ではわずか１．４ｍＡ／
ｃｍ2 と熱処理前の１割程度となってしまう。
ｍＡ／ｃｍ2 であり、熱処理後ではわずか１．４ｍＡ／
ｃｍ2 と熱処理前の１割程度となってしまう。
【０００７】そこで、本発明の目的は、上記課題を解決
し、Ｉ−Ｖ特性におけるピーク電流密度を高く、熱を加
えてもピーク電流密度が低下しない化合物半導体ウエハ
及び半導体装置を提供することにある。
し、Ｉ−Ｖ特性におけるピーク電流密度を高く、熱を加
えてもピーク電流密度が低下しない化合物半導体ウエハ
及び半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明は、キャリアー濃度の高いｐ+型化合物半導体
層とキャリアー濃度の高いｎ+型化合物半導体層とを接
合してトンネル接合を形成し、ｐ + 型化合物半導体層と
ｎ + 型化合物半導体層との間にｉ層を形成した化合物半
導体ウェハにおいて、ｐ + 型化合物半導体層とｉ層との
間の界面にｐ型ドーパントをδドープし、かつ、ｉ層と
上記ｎ + 型化合物半導体層との間の界面にｎ型ドーパン
トをδドープしたものである。
に本発明は、キャリアー濃度の高いｐ+型化合物半導体
層とキャリアー濃度の高いｎ+型化合物半導体層とを接
合してトンネル接合を形成し、ｐ + 型化合物半導体層と
ｎ + 型化合物半導体層との間にｉ層を形成した化合物半
導体ウェハにおいて、ｐ + 型化合物半導体層とｉ層との
間の界面にｐ型ドーパントをδドープし、かつ、ｉ層と
上記ｎ + 型化合物半導体層との間の界面にｎ型ドーパン
トをδドープしたものである。
【０００９】
【００１０】上記構成に加え本発明は、化合物半導体層
がＧａＡｓ又はＡｌX Ｇａ1-X Ａｓである。
がＧａＡｓ又はＡｌX Ｇａ1-X Ａｓである。
【００１１】上記構成に加え本発明は、ｐ+ 型化合物半
導体層のキャリアー濃度の範囲が１×１０18ｃｍ-3〜１
×１０21ｃｍ-3であり、ｎ+ 型化合物半導体層のキャリ
アー濃度の範囲が５×１０17ｃｍ-3〜８×１０18ｃｍ-3
であり、ｉ層の膜厚が３ｎｍ〜３０ｎｍである。
導体層のキャリアー濃度の範囲が１×１０18ｃｍ-3〜１
×１０21ｃｍ-3であり、ｎ+ 型化合物半導体層のキャリ
アー濃度の範囲が５×１０17ｃｍ-3〜８×１０18ｃｍ-3
であり、ｉ層の膜厚が３ｎｍ〜３０ｎｍである。
【００１２】
【課題を解決するための手段】本発明は、キャリアー濃
度の高いｐ+型化合物半導体層とキャリアー濃度の高い
ｎ+型化合物半導体層とを接合してトンネル接合を形成
し両化合物半導体層に電極を設け、ｐ + 型化合物半導体
層とｎ + 型化合物半導体層との間にｉ層を形成した半導
体装置において、ｐ + 型化合物半導体層とｉ層との間の
界面にｐ型ドーパントをδドープし、かつ、ｉ層とｎ +
型化合物半導体層との間の界面にｎ型ドーパントをδド
ープしたものである。
度の高いｐ+型化合物半導体層とキャリアー濃度の高い
ｎ+型化合物半導体層とを接合してトンネル接合を形成
し両化合物半導体層に電極を設け、ｐ + 型化合物半導体
層とｎ + 型化合物半導体層との間にｉ層を形成した半導
体装置において、ｐ + 型化合物半導体層とｉ層との間の
界面にｐ型ドーパントをδドープし、かつ、ｉ層とｎ +
型化合物半導体層との間の界面にｎ型ドーパントをδド
ープしたものである。
【００１３】
【００１４】上記構成に加え本発明は、化合物半導体層
がＧａＡｓ又はＡｌX Ｇａ1-X Ａｓである。
がＧａＡｓ又はＡｌX Ｇａ1-X Ａｓである。
【００１５】
【作用】上記構成によれば、ｐ+ 型化合物半導体層とｎ
+ 型化合物半導体層との間にｉ層を形成したので、熱を
加えた場合でもドーパントの拡散が抑止される。ｐ+ 型
化合物半導体層とｉ層との間にｐ型ドーパントをδドー
プし、ｉ層とｎ+ 型化合物半導体層との間にｎ型ドーパ
ントをδドープすることにより、さらに高いキャリア濃
度層を形成することができ、ピーク電流密度が大幅に向
上する。
+ 型化合物半導体層との間にｉ層を形成したので、熱を
加えた場合でもドーパントの拡散が抑止される。ｐ+ 型
化合物半導体層とｉ層との間にｐ型ドーパントをδドー
プし、ｉ層とｎ+ 型化合物半導体層との間にｎ型ドーパ
ントをδドープすることにより、さらに高いキャリア濃
度層を形成することができ、ピーク電流密度が大幅に向
上する。
【００１６】化合物半導体層がＡｌX Ｇａ1-X Ａｓの場
合、ｐ+ 型ＡｌX Ｇａ1-X Ａｓ層及びｎ+ 型ＡｌX Ｇａ
1-X Ａｓ層のキャリアー濃度をそれぞれ１×１０18ｃｍ
-3以上、５×１０17ｃｍ-3以上とすることでトンネル効
果が現れ、ｉ層の膜厚を３ｎｍより厚くすることによっ
てドーパントの拡散を小さくすることができ、かつ、３
０ｎｍより薄くすることによって高いピーク電流密度が
得られる。
合、ｐ+ 型ＡｌX Ｇａ1-X Ａｓ層及びｎ+ 型ＡｌX Ｇａ
1-X Ａｓ層のキャリアー濃度をそれぞれ１×１０18ｃｍ
-3以上、５×１０17ｃｍ-3以上とすることでトンネル効
果が現れ、ｉ層の膜厚を３ｎｍより厚くすることによっ
てドーパントの拡散を小さくすることができ、かつ、３
０ｎｍより薄くすることによって高いピーク電流密度が
得られる。
【００１７】
【実施例】以下、本発明の一実施例を添付図面に基づい
て詳述する。
て詳述する。
【００１８】図１は本発明の化合物半導体ウエハを用い
た半導体装置の一実施例の断面図である。
た半導体装置の一実施例の断面図である。
【００１９】化合物半導体ウエハ９は、ｐ型ＧａＡｓ基
板１１の上にｐ型ＧａＡｓ層（以下「ｐ層」という。）
１２、ｐ+ 型ＧａＡｓ層（以下「ｐ+ 層」という。）１
３、ｉ型ＧａＡｓ層（以下「ｉ層」という。）１４、ｎ
+ 型ＧａＡｓ層（以下「ｎ+ 層」という。）１５及びｎ
型ＧａＡｓ層（以下「ｎ層」という。）１６が順に積層
されたものであり、ｐ+ 層１３とｉ層１４との間の界面
にｐ型ドーパント１８がδドープされ、かつ、ｉ層１４
とｎ+ 層１５との間の界面にｎ型ドーパント１９がδド
ープされている。そして、ｐ型ＧａＡｓ基板１１の裏面
にはｐ側電極１０が形成され、ｎ層１６の表面にはｎ側
電極１７が形成されている。
板１１の上にｐ型ＧａＡｓ層（以下「ｐ層」という。）
１２、ｐ+ 型ＧａＡｓ層（以下「ｐ+ 層」という。）１
３、ｉ型ＧａＡｓ層（以下「ｉ層」という。）１４、ｎ
+ 型ＧａＡｓ層（以下「ｎ+ 層」という。）１５及びｎ
型ＧａＡｓ層（以下「ｎ層」という。）１６が順に積層
されたものであり、ｐ+ 層１３とｉ層１４との間の界面
にｐ型ドーパント１８がδドープされ、かつ、ｉ層１４
とｎ+ 層１５との間の界面にｎ型ドーパント１９がδド
ープされている。そして、ｐ型ＧａＡｓ基板１１の裏面
にはｐ側電極１０が形成され、ｎ層１６の表面にはｎ側
電極１７が形成されている。
【００２０】次に図１に示した半導体装置の製造方法に
ついて述べる。
ついて述べる。
【００２１】ｐ型ＧａＡｓ基板１１の上に、ｐ層１２と
ｐ+ 層１３とを順次成長させ、このｐ+ 層１３の表面に
ｐ++型のδドープを行う。その上にｉ層１４を成長さ
せ、ｉ層１４の表面にｎ++型のδドープを行う。さらに
その上にｎ+ 層１５、ｎ層１６を順次成長させる。これ
らのＧａＡｓ層１１、１２、１３、１４、１５、１６
は、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposi
tion) 法により成長させる。ｐ層１２、ｐ+ 層１３、ｉ
層１４、ｎ+ 層１５及びｎ層１６の厚さは、各々０．５
μｍ、２５ｎｍ、５ｎｍ、２５ｎｍ、１μｍとする。Ｇ
ａＡｓ層の成長温度は、ｐ+ 層が５００℃でありその他
の層１０、１７、１８、１９は約６５０℃である。
ｐ+ 層１３とを順次成長させ、このｐ+ 層１３の表面に
ｐ++型のδドープを行う。その上にｉ層１４を成長さ
せ、ｉ層１４の表面にｎ++型のδドープを行う。さらに
その上にｎ+ 層１５、ｎ層１６を順次成長させる。これ
らのＧａＡｓ層１１、１２、１３、１４、１５、１６
は、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposi
tion) 法により成長させる。ｐ層１２、ｐ+ 層１３、ｉ
層１４、ｎ+ 層１５及びｎ層１６の厚さは、各々０．５
μｍ、２５ｎｍ、５ｎｍ、２５ｎｍ、１μｍとする。Ｇ
ａＡｓ層の成長温度は、ｐ+ 層が５００℃でありその他
の層１０、１７、１８、１９は約６５０℃である。
【００２２】また、ｐ層１２、ｐ+ 層１３、ｉ層１４、
ｎ+ 層１５及びｎ層１６のキャリアー濃度はそれぞ１×
１０18ｃｍ-3、５×１０19ｃｍ-3、８×１０18ｃｍ-3、
１×１０18ｃｍ-3とする。
ｎ+ 層１５及びｎ層１６のキャリアー濃度はそれぞ１×
１０18ｃｍ-3、５×１０19ｃｍ-3、８×１０18ｃｍ-3、
１×１０18ｃｍ-3とする。
【００２３】ドーパント層１８、１９はｐ層にＺｎ、ｐ
+ 層にＣ、ｎ+ 層及びｎ層にＳｉを使用する。またｐ++
型のδドープにはＣを、ｎ++型のδドープにはＳｉを使
用する。Ｃのδドープはｐ+ 層１３成長後、温度５００
℃の下、ＡｓＨ3 （水素化砒素）の流量を小さくし、Ｖ
／III 比を約１．６から約０．８に下げることによって
行う。
+ 層にＣ、ｎ+ 層及びｎ層にＳｉを使用する。またｐ++
型のδドープにはＣを、ｎ++型のδドープにはＳｉを使
用する。Ｃのδドープはｐ+ 層１３成長後、温度５００
℃の下、ＡｓＨ3 （水素化砒素）の流量を小さくし、Ｖ
／III 比を約１．６から約０．８に下げることによって
行う。
【００２４】一方、Ｓｉのδドープはｉ層１４成長後、
温度約６５０℃の下、ＡｓＨ3 を４．５×１０-4ｍｏｌ
／ｍｉｎ、Ｓｉ2 Ｈ6 （ジシラン）を２．５×１０-7ｍ
ｏｌ／ｍｉｎの流量で１０分間流すことによって行う。
温度約６５０℃の下、ＡｓＨ3 を４．５×１０-4ｍｏｌ
／ｍｉｎ、Ｓｉ2 Ｈ6 （ジシラン）を２．５×１０-7ｍ
ｏｌ／ｍｉｎの流量で１０分間流すことによって行う。
【００２５】ところで、ｐ型ＧａＡｓ基板１１のサイズ
は約２５ｍｍ×２５ｍｍで、厚さは約３５０μｍであ
る。そしてｐ側電極１０の材料にはＡｕＺｎを、ｎ側電
極１７の材料にはＡｕＧｅを使用した。ｐ側電極１０及
びｎ側電極１７は、トンネル接合の接合面積が約０．８
ｍｍ×０．８ｍｍとなるように形成した。
は約２５ｍｍ×２５ｍｍで、厚さは約３５０μｍであ
る。そしてｐ側電極１０の材料にはＡｕＺｎを、ｎ側電
極１７の材料にはＡｕＧｅを使用した。ｐ側電極１０及
びｎ側電極１７は、トンネル接合の接合面積が約０．８
ｍｍ×０．８ｍｍとなるように形成した。
【００２６】次に実施例の作用を述べる。
【００２７】ｐ+ 層１３とｎ+ 層１５との間にｉ層１４
を形成したので、各半導体層１５、１６の成長過程や電
極１０、１７の配線接続等で熱を加えた場合でもドーパ
ントの拡散が抑止される。またｐ+ 層１３とｉ層１４と
の間にｐ型ドーパント１８をδドープし、ｉ層１４とｎ
+ 層１５との間にｎ型ドーパント１９をδドープするこ
とにより、さらに高いキャリアー濃度層を形成すること
ができ、ピーク電流密度が大幅に向上する。
を形成したので、各半導体層１５、１６の成長過程や電
極１０、１７の配線接続等で熱を加えた場合でもドーパ
ントの拡散が抑止される。またｐ+ 層１３とｉ層１４と
の間にｐ型ドーパント１８をδドープし、ｉ層１４とｎ
+ 層１５との間にｎ型ドーパント１９をδドープするこ
とにより、さらに高いキャリアー濃度層を形成すること
ができ、ピーク電流密度が大幅に向上する。
【００２８】図２に、図１に示した半導体装置を、上述
した条件で作製したトンネル接合のＩ−Ｖ特性の測定結
果と、トンネル接合を約７００℃で２時間熱処理を行っ
たときのＩ−Ｖ特性の結果を示す。同図において横軸は
電圧（Ｖ）を示し、縦軸は電流密度（Ａ／ｃｍ2 ）を示
している。
した条件で作製したトンネル接合のＩ−Ｖ特性の測定結
果と、トンネル接合を約７００℃で２時間熱処理を行っ
たときのＩ−Ｖ特性の結果を示す。同図において横軸は
電圧（Ｖ）を示し、縦軸は電流密度（Ａ／ｃｍ2 ）を示
している。
【００２９】同図より成長過程における温度６５０℃×
２０分に対してもピーク電流密度として６３０Ａ／ｃｍ
2 もの大きな値が得られた（実線Ｌ1 ）。また、７００
℃×２時間の熱処理後でもピーク電流密度は約３７％低
下しただけであり、図６、７の従来例と比較しても数十
万倍もの非常に大きなピーク電流密度が得られた（破線
Ｌ2 ）。
２０分に対してもピーク電流密度として６３０Ａ／ｃｍ
2 もの大きな値が得られた（実線Ｌ1 ）。また、７００
℃×２時間の熱処理後でもピーク電流密度は約３７％低
下しただけであり、図６、７の従来例と比較しても数十
万倍もの非常に大きなピーク電流密度が得られた（破線
Ｌ2 ）。
【００３０】ここで本実施例の化合物半導体ウエハ及び
半導体装置の最適条件について説明する。
半導体装置の最適条件について説明する。
【００３１】図３に、図１に示した半導体装置のｐ+ 層
のキャリアー濃度を変化させたときのピーク電流密度の
測定結果を示す。横軸はキャリアー濃度ｐ（ｃｍ-3）を
示し、縦軸はピーク電流密度（Ａ／ｃｍ2 ）を示す。
のキャリアー濃度を変化させたときのピーク電流密度の
測定結果を示す。横軸はキャリアー濃度ｐ（ｃｍ-3）を
示し、縦軸はピーク電流密度（Ａ／ｃｍ2 ）を示す。
【００３２】ｐ+ 層のキャリアー濃度を１×１０17ｃｍ
-3から１×１０21ｃｍ-3の範囲内で変化させると、１×
１０18ｃｍ-3以上のキャリアー濃度のとき、ピーク電流
密度が得られた。但し、ｎ+ 層のキャリアー濃度は８×
１０18ｃｍ-3とした。
-3から１×１０21ｃｍ-3の範囲内で変化させると、１×
１０18ｃｍ-3以上のキャリアー濃度のとき、ピーク電流
密度が得られた。但し、ｎ+ 層のキャリアー濃度は８×
１０18ｃｍ-3とした。
【００３３】同様に図４にｎ+ 層のキャリアー濃度を変
化させたときのピーク電流密度の測定結果を示す。横軸
はキャリアー濃度ｎ（ｃｍ-3）を示し、縦軸はピーク電
流密度（Ａ／ｃｍ2 ）を示す。
化させたときのピーク電流密度の測定結果を示す。横軸
はキャリアー濃度ｎ（ｃｍ-3）を示し、縦軸はピーク電
流密度（Ａ／ｃｍ2 ）を示す。
【００３４】ｎ+ 層のキャリアー濃度を１×１０17ｃｍ
-3から８×１０18ｃｍ-3の範囲内で変化させると、５×
１０17ｃｍ-3以上のキャリアー濃度のとき、ピーク電流
密度が得られた。但し、ｐ+ 層のキャリアー濃度は５×
１０19ｃｍ-3とした。
-3から８×１０18ｃｍ-3の範囲内で変化させると、５×
１０17ｃｍ-3以上のキャリアー濃度のとき、ピーク電流
密度が得られた。但し、ｐ+ 層のキャリアー濃度は５×
１０19ｃｍ-3とした。
【００３５】また、図５にｉ層の膜厚を２〜１００ｎｍ
の範囲内で変化させたときのＩ−Ｖ特性におけるピーク
電流密度を示す。横軸はｉ層の膜厚（ｎｍ）を示し、縦
軸はピーク電流密度（Ａ／ｃｍ2 ）を示す。
の範囲内で変化させたときのＩ−Ｖ特性におけるピーク
電流密度を示す。横軸はｉ層の膜厚（ｎｍ）を示し、縦
軸はピーク電流密度（Ａ／ｃｍ2 ）を示す。
【００３６】ｉ層の膜厚が３〜３０ｎｍの範囲内で１０
０Ａ／ｃｍ2 以上の高いピーク電流密度を得ることがで
きた。但し、ｐ+ 層及びｎ+ 層のキャリアー濃度はそれ
ぞれ５×１０19ｃｍ-3、８×１０18ｃｍ-3である。
０Ａ／ｃｍ2 以上の高いピーク電流密度を得ることがで
きた。但し、ｐ+ 層及びｎ+ 層のキャリアー濃度はそれ
ぞれ５×１０19ｃｍ-3、８×１０18ｃｍ-3である。
【００３７】ところで太陽電池の上にさらに太陽電池を
成長させる場合、太陽電池と太陽電池を接続する際に、
電気抵抗を小さくするための方法として、トンネル接合
の使用が考えられる。しかし、トンネル接合の上にさら
に太陽電池を成長させるために、その成長温度によって
トンネル特性が現れにくくなっていた。しかし本実施例
の化合物半導体ウエハ又は半導体装置を用いることによ
り、ピーク電流密度を高くすることができ、熱に対して
もトンネル特性の劣化を抑えることができたことによっ
て、太陽電池同士の接続において電気抵抗を小さくする
ことが可能になった。従って太陽電池を直列に接続する
ことによって出力電圧の高い太陽電池を作製することが
できる。
成長させる場合、太陽電池と太陽電池を接続する際に、
電気抵抗を小さくするための方法として、トンネル接合
の使用が考えられる。しかし、トンネル接合の上にさら
に太陽電池を成長させるために、その成長温度によって
トンネル特性が現れにくくなっていた。しかし本実施例
の化合物半導体ウエハ又は半導体装置を用いることによ
り、ピーク電流密度を高くすることができ、熱に対して
もトンネル特性の劣化を抑えることができたことによっ
て、太陽電池同士の接続において電気抵抗を小さくする
ことが可能になった。従って太陽電池を直列に接続する
ことによって出力電圧の高い太陽電池を作製することが
できる。
【００３８】以上において本実施例によれば、ｐ+ 層と
ｎ+ 層との間にｉ層を形成したので、Ｉ−Ｖ特性におけ
るピーク電流密度が高くなると共に、熱が加わったとし
てもｐ+ ｎ+ 界面のキャリアー濃度の拡散が起こりにく
くなるため急峻性が保たれやすくなり、またｐ+ 層とｉ
層、ｉ層とｎ+ 層との間にそれぞれのドーパントをδド
ープすることによって高キャリアー濃度層が得られ、Ｉ
−Ｖ特性におけるピーク電流密度を高くすることが可能
である。
ｎ+ 層との間にｉ層を形成したので、Ｉ−Ｖ特性におけ
るピーク電流密度が高くなると共に、熱が加わったとし
てもｐ+ ｎ+ 界面のキャリアー濃度の拡散が起こりにく
くなるため急峻性が保たれやすくなり、またｐ+ 層とｉ
層、ｉ層とｎ+ 層との間にそれぞれのドーパントをδド
ープすることによって高キャリアー濃度層が得られ、Ｉ
−Ｖ特性におけるピーク電流密度を高くすることが可能
である。
【００３９】尚、本実施例ではｐ型化合物半導体基板上
に、順番にｐ+ 型、ｉ型、ｎ+ 型化合物半導体を成長さ
せた場合で説明したが、順番にｎ+ 型、ｉ型、ｐ+ 型化
合物半導体を成長させてもよい。また、本実施例では化
合物半導体としてＧａＡｓを用いたが、これに限定され
るものではなくＩｎX Ｇａ1-X ＡｓY Ｐ1-Y を用いても
よい。
に、順番にｐ+ 型、ｉ型、ｎ+ 型化合物半導体を成長さ
せた場合で説明したが、順番にｎ+ 型、ｉ型、ｐ+ 型化
合物半導体を成長させてもよい。また、本実施例では化
合物半導体としてＧａＡｓを用いたが、これに限定され
るものではなくＩｎX Ｇａ1-X ＡｓY Ｐ1-Y を用いても
よい。
【００４０】
【発明の効果】以上要するに本発明によれば、次のよう
な優れた効果を発揮する。
な優れた効果を発揮する。
【００４１】(1) ｐ+ 型化合物半導体層とｎ+ 型化合物
半導体層との間にｉ層を形成したので、熱を加えた場合
でもドーパントの拡散が抑止され、Ｉ−Ｖ特性における
ピーク電流密度を高くでき、熱を加えてもピーク電流密
度が低下しない。
半導体層との間にｉ層を形成したので、熱を加えた場合
でもドーパントの拡散が抑止され、Ｉ−Ｖ特性における
ピーク電流密度を高くでき、熱を加えてもピーク電流密
度が低下しない。
【００４２】(2) ｐ+ 型化合物半導体層とｉ層との間に
ｐ型ドーパントをδドープし、ｉ層とｎ+ 型化合物半導
体層との間にｎ型ドーパントをδドープすることによ
り、さらに高いキャリア濃度層を形成することができ、
ピーク電流密度が大幅に向上する。
ｐ型ドーパントをδドープし、ｉ層とｎ+ 型化合物半導
体層との間にｎ型ドーパントをδドープすることによ
り、さらに高いキャリア濃度層を形成することができ、
ピーク電流密度が大幅に向上する。
【図１】本発明の化合物半導体ウエハを用いた半導体装
置の一実施例の断面図である。
置の一実施例の断面図である。
【図２】図１に示した半導体装置のＩ−Ｖ特性の結果を
示す図である。
示す図である。
【図３】図１に示した半導体装置のｐ+ 層のキャリアー
濃度を変化させたときのピーク電流密度の測定結果を示
す図である。
濃度を変化させたときのピーク電流密度の測定結果を示
す図である。
【図４】図１に示した半導体装置のｎ+ 層のキャリアー
濃度を変化させたときのピーク電流密度の測定結果を示
す図である。
濃度を変化させたときのピーク電流密度の測定結果を示
す図である。
【図５】図１に示した半導体装置のｉ層の膜厚を２〜１
００ｎｍの範囲内で変化させたときのＩ−Ｖ特性におけ
るピーク電流密度を示す図である。
００ｎｍの範囲内で変化させたときのＩ−Ｖ特性におけ
るピーク電流密度を示す図である。
【図６】従来の半導体装置の断面図である。
【図７】従来のｐ+ ｎ+ 接合構造で作製したトンネル接
合でのＩ−Ｖ特性の測定結果を示す図である。
合でのＩ−Ｖ特性の測定結果を示す図である。
１０ ｐ側電極 １１ ｐ型ＧａＡｓ基板 １２ ｐ型ＧａＡｓ層（ｐ層） １３ ｐ+ 型化合物半導体層（ｐ+ 層） １４ ｉ層（ｉ型ＧａＡｓ層） １５ ｎ+ 型化合物半導体層（ｎ+ 層） １６ ｎ型ＧａＡｓ層（ｎ層） １７ ｎ側電極
フロントページの続き (56)参考文献 特開 平１−192112（ＪＰ，Ａ) 特開 昭62−60271（ＪＰ，Ａ) 特開 平１−37060（ＪＰ，Ａ) 特開 平２−246284（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/88 H01L 31/04 H01L 31/105
Claims (5)
- 【請求項１】 キャリアー濃度の高いｐ+型化合物半導
体層とキャリアー濃度の高いｎ+型化合物半導体層とを
接合してトンネル接合を形成し、上記ｐ + 型化合物半導
体層と上記ｎ + 型化合物半導体層との間にｉ層を形成し
た化合物半導体ウェハにおいて、上記ｐ + 型化合物半導
体層と上記ｉ層との間の界面にｐ型ドーパントをδドー
プし、かつ、上記ｉ層と上記ｎ + 型化合物半導体層との
間の界面にｎ型ドーパントをδドープしたことを特徴と
する化合物半導体ウェハ。 - 【請求項２】 上記化合物半導体層がＧａＡｓ又はＡｌ
X Ｇａ 1-X Ａｓである請求項１記載の化合物半導体ウェ
ハ。 - 【請求項３】 上記ｐ + 型化合物半導体のキャリアー濃
度の範囲が１×１０ 18 ｃｍ -3 〜１×１０ 21 ｃｍ -3 であ
り、上記ｎ + 型化合物半導体層のキャリアー濃度の範囲
が５×１０ 17 ｃｍ -3 〜８×１０ 18 ｃｍ -3 であり、上記ｉ
層の膜厚が３ｎｍ〜３０ｎｍである請求項２記載の化合
物半導体ウェハ。 - 【請求項４】 キャリアー濃度の高いｐ + 型化合物半導
体層とキャリアー濃度の高いｎ + 型化合物半導体層とを
接合してトンネル接合を形成し両化合物半導体層に電極
を設け、上記ｐ + 型化合物半導体層と上記ｎ + 型化合物半
導体層との間にｉ層を形成した半導体装置において、上
記ｐ + 型化合物半導体層と上記ｉ層との間の界面にｐ型
ドーパントをδドープし、かつ、上記ｉ層と上記ｎ + 型
化合物半導体層との間の界面にｎ型ドーパントをδドー
プしたことを特徴とする半導体装置。 - 【請求項５】 上記化合物半導体層がＧａＡｓ又はＡｌ
X Ｇａ 1-X Ａｓである請求項４記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25056194A JP3312506B2 (ja) | 1994-10-17 | 1994-10-17 | 化合物半導体ウエハ及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25056194A JP3312506B2 (ja) | 1994-10-17 | 1994-10-17 | 化合物半導体ウエハ及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08116073A JPH08116073A (ja) | 1996-05-07 |
| JP3312506B2 true JP3312506B2 (ja) | 2002-08-12 |
Family
ID=17209733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25056194A Expired - Fee Related JP3312506B2 (ja) | 1994-10-17 | 1994-10-17 | 化合物半導体ウエハ及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3312506B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100384597B1 (ko) * | 2000-11-20 | 2003-05-22 | 주식회사 옵토웰 | 터널접합층의 제조방법 |
| AU2009279952B2 (en) * | 2008-05-27 | 2014-05-08 | University Of Notre Dame Du Lac | Methods and apparatus for Antimonide-based backward diode millimeter-wave detectors |
| US9178098B2 (en) | 2012-02-29 | 2015-11-03 | The Boeing Company | Solar cell with delta doping layer |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6260271A (ja) * | 1985-09-10 | 1987-03-16 | Sanyo Electric Co Ltd | 光起電力装置 |
| JPS6437060A (en) * | 1987-08-03 | 1989-02-07 | Nippon Telegraph & Telephone | Semiconductor element |
| JPH01192112A (ja) * | 1988-01-27 | 1989-08-02 | Mitsubishi Electric Corp | 負性抵抗半導体素子の製造方法 |
| JPH02246284A (ja) * | 1989-03-20 | 1990-10-02 | Fujitsu Ltd | Ｐｉｎフォト・ダイオード |
-
1994
- 1994-10-17 JP JP25056194A patent/JP3312506B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08116073A (ja) | 1996-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10050166B2 (en) | Silicon heterojunction photovoltaic device with wide band gap emitter | |
| JP4064592B2 (ja) | 光電変換装置 | |
| JP4822137B2 (ja) | キャップ層の局在化ドーピングを有する太陽電池構造体 | |
| US5679963A (en) | Semiconductor tunnel junction with enhancement layer | |
| US20060042684A1 (en) | Method of fabricating a multijunction solar cell with a bypass diode having an intrisis layer | |
| KR100850641B1 (ko) | 고효율 결정질 실리콘 태양전지 및 그 제조방법 | |
| US4591654A (en) | Solar cells based on indium phosphide | |
| JP2018137425A (ja) | パターニングされたエミッタを有する多接合太陽電池及び該太陽電池の製造方法 | |
| JP2003142492A (ja) | ３−５族化合物半導体および半導体装置 | |
| US10944022B2 (en) | Solar cell with delta doping layer | |
| JPS63100781A (ja) | 半導体素子 | |
| JP2002368238A (ja) | タンデム型太陽電池およびその製造方法 | |
| JP3250425B2 (ja) | 化合物半導体ウエハ及び太陽電池 | |
| JPH09199738A (ja) | 太陽電池 | |
| JP3312506B2 (ja) | 化合物半導体ウエハ及び半導体装置 | |
| JPH0964386A (ja) | 多接合太陽電池 | |
| US20120073658A1 (en) | Solar Cell and Method for Fabricating the Same | |
| JP2945647B2 (ja) | 太陽電池 | |
| Bertness et al. | Tunnel junction interconnects in GaAs-based multijunction solar cells | |
| JPH0992847A (ja) | トンネル型半導体素子 | |
| JPH0955522A (ja) | トンネルダイオード | |
| Choi et al. | P/N InP homojunction solar cells by LPE and MOCVD techniques | |
| JPH09260692A (ja) | 化合物半導体ウェハ及び半導体装置 | |
| US20200350408A1 (en) | Stacked high barrier iii-v power semiconductor diode | |
| JPH08162659A (ja) | 太陽電池 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |