JPH01109805A - 集積化トランジスタプツシユプル増幅器 - Google Patents
集積化トランジスタプツシユプル増幅器Info
- Publication number
- JPH01109805A JPH01109805A JP63242669A JP24266988A JPH01109805A JP H01109805 A JPH01109805 A JP H01109805A JP 63242669 A JP63242669 A JP 63242669A JP 24266988 A JP24266988 A JP 24266988A JP H01109805 A JPH01109805 A JP H01109805A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- push
- transistors
- operating voltage
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims description 17
- 230000010354 integration Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3066—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
- H03F3/3067—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output with asymmetrical driving of the end stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、相補型プッシュプル３級出力段と相補型ドラ
イバトランジスタとを有するトランジスタプッシュプル
増幅器でめって、各ドライパトランジスタが出力段の各
トランジスタと共に相補型ダーリントン回路を形成して
いるトランジスタプッシュプル増幅器に関する。
イバトランジスタとを有するトランジスタプッシュプル
増幅器でめって、各ドライパトランジスタが出力段の各
トランジスタと共に相補型ダーリントン回路を形成して
いるトランジスタプッシュプル増幅器に関する。
ドイツ連邦共和国特許第２５５４７７０号明細書から、
２つの相補型トランジスタとブツシュゾル５級出力段と
を備えたプッシュプル財動段を有するトランジスタプッ
シュプル増ｌ＠器が公知である。このプッシュプル３級
出力段も同様に２つの相補型トランジスタを有している
。
２つの相補型トランジスタとブツシュゾル５級出力段と
を備えたプッシュプル財動段を有するトランジスタプッ
シュプル増ｌ＠器が公知である。このプッシュプル３級
出力段も同様に２つの相補型トランジスタを有している
。
第１図は、上に述べた刊行物によるトランジスタプッシ
ュプル増幅器の回路図を示す。ここでは相補型プッシュ
プル３級出力段Ｔ１．Ｔ２を制御するために相補型ドラ
イバトランジスタＴ３．Ｔ４が用いられる。こ・ｈらド
ライバトランジスタのエミッタは直接相互に接続されて
いる。これらエミッタの直流電圧電位は動作電圧電位の
ほぼ半分であるので、これらを出力段トランジスタＴ’
ｌ、Ｔ２の２つのコレクタ相互間の一妾硯路に接続する
ことができる。出力段トランジスタの２つのコレクタの
接続路は高い出力電力を得るために、動作電力の半分に
相当する直流醒圧を有する。増幅度を低減する負ＲＲを
回避するために、この接続路は２つの抵抗Ｒ５゜Ｒ６と
コンデンサＣからなるフィルタ素子を介して形成される
。
ュプル増幅器の回路図を示す。ここでは相補型プッシュ
プル３級出力段Ｔ１．Ｔ２を制御するために相補型ドラ
イバトランジスタＴ３．Ｔ４が用いられる。こ・ｈらド
ライバトランジスタのエミッタは直接相互に接続されて
いる。これらエミッタの直流電圧電位は動作電圧電位の
ほぼ半分であるので、これらを出力段トランジスタＴ’
ｌ、Ｔ２の２つのコレクタ相互間の一妾硯路に接続する
ことができる。出力段トランジスタの２つのコレクタの
接続路は高い出力電力を得るために、動作電力の半分に
相当する直流醒圧を有する。増幅度を低減する負ＲＲを
回避するために、この接続路は２つの抵抗Ｒ５゜Ｒ６と
コンデンサＣからなるフィルタ素子を介して形成される
。
この回路構成を有するトランジスタプッシュプル増幅器
は集積化することができない。なぜならば、フィルタ素
子のコンデンサＣの高い容量値（上に述べた刊行物では
２２μＦ）のイめこの回路に集積化することができない
からである。そのためフィルタ抵抗Ｒ５＋Ｒ６とドライ
バトランジスタＴ３．Ｔ４のエミッタとの間の回：格点
は端子点として引き出さなければならず、そルにより付
加的コストが発生する。その他この従来技術に相応する
回路の欠点は、最小動作電圧が約２．６ｖと比較的に高
いことである。この血は、この回路においては動作電圧
源の両極の間に４つまでのダイオード流通区間があるた
めに生じる。
は集積化することができない。なぜならば、フィルタ素
子のコンデンサＣの高い容量値（上に述べた刊行物では
２２μＦ）のイめこの回路に集積化することができない
からである。そのためフィルタ抵抗Ｒ５＋Ｒ６とドライ
バトランジスタＴ３．Ｔ４のエミッタとの間の回：格点
は端子点として引き出さなければならず、そルにより付
加的コストが発生する。その他この従来技術に相応する
回路の欠点は、最小動作電圧が約２．６ｖと比較的に高
いことである。この血は、この回路においては動作電圧
源の両極の間に４つまでのダイオード流通区間があるた
めに生じる。
発明の解決しようとする課題
本発明の課題は、集積化することができ、許容最小−ジ
Ｊ作電圧が２Ｖ以下である、冒頭に述べた種類のトラン
ジスタプッシュプル増幅器を提供することである。
Ｊ作電圧が２Ｖ以下である、冒頭に述べた種類のトラン
ジスタプッシュプル増幅器を提供することである。
課題を解決するだめの手段
この課題は、ドライバトランジスタのベースないしエミ
ッタがそれぞれダイオードＤ１ないしＤ２を介し相互に
接続されており、また相補型トランジスタ対のエミッタ
は交差接続により電気的に同方向にドライバトランジス
タの各エミッタに接続されており、トランジスタ対のコ
レクタはそれぞれ動作電圧源の一つの極に接続さ江てお
り、さらに第１の抵抗が動作電圧源の第１極と当該罹に
接続されたトランジスタ対のトランジスタのベースとの
間に、また第２の抵抗が動作ｉ圧源の第２極と当該極に
接続されたトランジスタ対のトランジスタのベースとの
間に接続されており、直列に接読された６つのダイオー
ドＤ＋：ｌ ＋ Ｄ４ ＋ Ｄ５がトランジスタ対のト
ランジスタの２つのベースに接続されているように１何
成して解決さ江る。
ッタがそれぞれダイオードＤ１ないしＤ２を介し相互に
接続されており、また相補型トランジスタ対のエミッタ
は交差接続により電気的に同方向にドライバトランジス
タの各エミッタに接続されており、トランジスタ対のコ
レクタはそれぞれ動作電圧源の一つの極に接続さ江てお
り、さらに第１の抵抗が動作電圧源の第１極と当該罹に
接続されたトランジスタ対のトランジスタのベースとの
間に、また第２の抵抗が動作ｉ圧源の第２極と当該極に
接続されたトランジスタ対のトランジスタのベースとの
間に接続されており、直列に接読された６つのダイオー
ドＤ＋：ｌ ＋ Ｄ４ ＋ Ｄ５がトランジスタ対のト
ランジスタの２つのベースに接続されているように１何
成して解決さ江る。
本発明の有利な実施例では、トランジスタプッシュプル
増幅器の夕ゞイオードは動作電圧に関し順方向で接続さ
れている。
増幅器の夕ゞイオードは動作電圧に関し順方向で接続さ
れている。
本発明によるトランジスタプッシュプル増幅器の構成に
よシこの回路を集積化することができる。その際その裏
作にはなんら許容し得ないような技術上の改変を必要と
しない。さらに約１．７Ｖの許容最小動作電圧が得られ
る。なぜなら、動作電圧源の両翫の間にはダイオ−ｒも
しくはトランジスタの、最大で３つの流通区間しか接続
されないからである。さらにドライバトランジスタＴ３
とＴ４のエミッタと基準電位の間に接続された回路部は
ダイナミックに低抵抗であり、このエミッタにてほぼ半
分の動作電圧が降下するように構成されている。
よシこの回路を集積化することができる。その際その裏
作にはなんら許容し得ないような技術上の改変を必要と
しない。さらに約１．７Ｖの許容最小動作電圧が得られ
る。なぜなら、動作電圧源の両翫の間にはダイオ−ｒも
しくはトランジスタの、最大で３つの流通区間しか接続
されないからである。さらにドライバトランジスタＴ３
とＴ４のエミッタと基準電位の間に接続された回路部は
ダイナミックに低抵抗であり、このエミッタにてほぼ半
分の動作電圧が降下するように構成されている。
実施例
本発明の実施例が第２図に示されており、以下詳細に説
明する。
明する。
本発明により集積化されたトランジスタノッシュプル増
幅器が第２図に示されてお９、この増幅器は増幅器によ
シ増幅されるべき電圧ＵＦ。
幅器が第２図に示されてお９、この増幅器は増幅器によ
シ増幅されるべき電圧ＵＦ。
の交流信号を供給するため２つの端子１．２を有してい
る。その際端子２はアースに接続されており、端子１は
コンデンサＣ８を介してトランジスタＴ５のベースに接
続されている。トランジスタＴ５のエミッタはアース電
位に接続されており、そのコレクタはまずｐｎｐ型ドラ
イバトランジスタのベースと、次に動作電位に関し順方
向で接続されたダイオードＤ１を介してｎｐｎ型ドライ
バトランジスタＴ３のベースに接続されている。その結
果トランジスタＴ３とＴ４とは相補型ブツシュデルドラ
イバ段を形成し、そのドライバ段のエミッタはダイオー
ドＤ２を介して相互に接続されている。その他ドライバ
トランジスタＴ３のベースは電流源Ｑ１を介して動作電
圧源の端子３と接続されている。
る。その際端子２はアースに接続されており、端子１は
コンデンサＣ８を介してトランジスタＴ５のベースに接
続されている。トランジスタＴ５のエミッタはアース電
位に接続されており、そのコレクタはまずｐｎｐ型ドラ
イバトランジスタのベースと、次に動作電位に関し順方
向で接続されたダイオードＤ１を介してｎｐｎ型ドライ
バトランジスタＴ３のベースに接続されている。その結
果トランジスタＴ３とＴ４とは相補型ブツシュデルドラ
イバ段を形成し、そのドライバ段のエミッタはダイオー
ドＤ２を介して相互に接続されている。その他ドライバ
トランジスタＴ３のベースは電流源Ｑ１を介して動作電
圧源の端子３と接続されている。
この＃Φ作電圧源は正の直流電圧脂を送出する。
一方、トランジスタＴ１とＴ２のコレクタは直接相互に
接続されている。またｐｎｐ型トランジスタＴ１のベー
スにドライバトランジスタＴ３のコレクタが、ｎｐｎ型
トランジスタＴ２のベースにＶライパトランジスタＴ４
のコレクタが接続されている。トランジスタＴ１とＴ２
は相補また出力段トランジスタＴ２のエミッタはアース
電位に接続されている。
接続されている。またｐｎｐ型トランジスタＴ１のベー
スにドライバトランジスタＴ３のコレクタが、ｎｐｎ型
トランジスタＴ２のベースにＶライパトランジスタＴ４
のコレクタが接続されている。トランジスタＴ１とＴ２
は相補また出力段トランジスタＴ２のエミッタはアース
電位に接続されている。
２つの相互に接続された出力段トランジスタＴ１とＴ２
のコレクタは第１にコンデンサＯＬを介して端子４と接
続される。端子４はアース電位に接続された端子５と共
にトランジスタプッシュプル増幅器の出力側を構成する
。第２に出力段トランジスタのコレクタ間の接続点は抵
抗Ｒ２を弁じて入力トランジスタＴ５のベースに接続さ
れる。この入力トランジスタのベースと基準電位との間
には抵抗Ｒ１が接続されている。コンデンサＣＦ、は入
力信号ＵＦ、の結合に用いる。
のコレクタは第１にコンデンサＯＬを介して端子４と接
続される。端子４はアース電位に接続された端子５と共
にトランジスタプッシュプル増幅器の出力側を構成する
。第２に出力段トランジスタのコレクタ間の接続点は抵
抗Ｒ２を弁じて入力トランジスタＴ５のベースに接続さ
れる。この入力トランジスタのベースと基準電位との間
には抵抗Ｒ１が接続されている。コンデンサＣＦ、は入
力信号ＵＦ、の結合に用いる。
ドライバ段の相補型トランジスタＴ３とＴ４ならびにＴ
１とＴ２の他に、プッシュプル８級出力段ではトランジ
スタＴ１とＴ３ならびにＴ２とＴ４が相互に相補型であ
る。
１とＴ２の他に、プッシュプル８級出力段ではトランジ
スタＴ１とＴ３ならびにＴ２とＴ４が相互に相補型であ
る。
別の相補型トランジスタ対がトランジスタＴ６とＴ７か
らなるっその際そ：ｔらのエミッタはドライバトランジ
スタＴ３およびＴ４のエミッタと次のように相互に接続
される。すなわち、ｎｐｎ型）ランジスタＴ６のエミッ
タがｐｎｐ型トランジスタＴ４のエミッタおよび同１寺
にダイオ−ｖＤ２のアノ−Ｖと接続され、ｐｎｐ型トラ
ンジスタＴ７のエミッタがｎｐｎ型トランジスタ ４
Ｔ３のエミッタおよび同時にダイオードＤ２のカンード
と接続され、一方トランジスタＴ６のコレクタは端子３
の正の％ｊ作電位に、トランジスタＴ７のコレクタはア
ース電位に接続される。
らなるっその際そ：ｔらのエミッタはドライバトランジ
スタＴ３およびＴ４のエミッタと次のように相互に接続
される。すなわち、ｎｐｎ型）ランジスタＴ６のエミッ
タがｐｎｐ型トランジスタＴ４のエミッタおよび同１寺
にダイオ−ｖＤ２のアノ−Ｖと接続され、ｐｎｐ型トラ
ンジスタＴ７のエミッタがｎｐｎ型トランジスタ ４
Ｔ３のエミッタおよび同時にダイオードＤ２のカンード
と接続され、一方トランジスタＴ６のコレクタは端子３
の正の％ｊ作電位に、トランジスタＴ７のコレクタはア
ース電位に接続される。
さ、らにトランジスタＴ６とＴ７のベースは、動作電圧
に関して順方向で直列に接続された６つのダイオードＤ
３．Ｄ４．Ｄ５を介して接続されている。それによシ抵
抗Ｒ３、Ｒ４と共に分圧器が形成されている。同じ大き
さの抵抗Ｒ３とＲ４により、トランジスタＴ３とＴ４の
エミッタにおける直流電圧が動作電圧のほぼ半分に相当
することが保証される。本発明による回路装置では動作
電圧の極間の各直列分岐に最大で６つのダイオ−「流通
区間がおるため、約１．７Ｖの最小許容動作電圧が得ら
れる。
に関して順方向で直列に接続された６つのダイオードＤ
３．Ｄ４．Ｄ５を介して接続されている。それによシ抵
抗Ｒ３、Ｒ４と共に分圧器が形成されている。同じ大き
さの抵抗Ｒ３とＲ４により、トランジスタＴ３とＴ４の
エミッタにおける直流電圧が動作電圧のほぼ半分に相当
することが保証される。本発明による回路装置では動作
電圧の極間の各直列分岐に最大で６つのダイオ−「流通
区間がおるため、約１．７Ｖの最小許容動作電圧が得ら
れる。
発明の効果
本発明により、許容最小動作電圧が２ｖ以下であり、集
積化されたトランジスタプッシュプル増幅器が得られる
。
積化されたトランジスタプッシュプル増幅器が得られる
。
第１図は従来技術に属するトランジスタプッシュプル増
幅器の回路図、第２図は本発明によるトランジスタプッ
シュプル増幅器の回路図である。
幅器の回路図、第２図は本発明によるトランジスタプッ
シュプル増幅器の回路図である。
Claims (1)
- 【特許請求の範囲】 １、相補型プッシュプルＢ級出力段（Ｔ１，Ｔ２）と相
補型ドライバトランジスタ（Ｔ３，Ｔ４）とを有するト
ランジスタプッシュプル増幅器であつて、各ドライバト
ランジスタ （Ｔ３ないしＴ４）が出力段の各トランジスタ（Ｔ１な
いしＴ２）と共に相補型ダーリントン回路を形成してい
るトランジスタプッシュプル増幅器において、ドライバ
トランジスタ（Ｔ３，Ｔ４）のベースないしエミッタが
それぞれダイオード（Ｄ１）ないＬ（Ｄ２）を介し相互
に接続されており、また相補型トランジスタ対（Ｔ６，
Ｔ７）のエミッタは交差接続により、電気的に同方向に
ドライバトランジスタ（Ｔ３，Ｔ４）の各エミッタに接
続されており、トランジスタ対（Ｔ６，Ｔ７）のコレク
タはそれぞれ動作電圧源の１つの極に接続されており、
さらに第１の抵抗（Ｒ３）が動作電圧源の第１極と当該
極に接続されたトランジスタ対のトランジスタ（Ｔ６）
のベースとの間に、また第２の抵抗（Ｒ４）が動作電圧
源の第２極と当該極に接続されたトランジスタ対のトラ
ンジスタ（Ｔ７）のベースとの間に接続されており、直
列に接続された３つのダイオード（Ｄ３，Ｄ４，Ｄ５）
がトランジスタ対（Ｔ６，Ｔ７）のトランジスタの２つ
のベースに接続されていることを特徴とする集積化トラ
ンジスタプッシュプル増幅器。 ２、ダイオード（Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５）は動
作電圧に関し順方向に接続されている請求項１記載のト
ランジスタプッシュプル増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3732872A DE3732872C1 (de) | 1987-09-30 | 1987-09-30 | Integrierter Transistor-Gegentaktverstaerker |
| DE3732872.7 | 1987-09-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01109805A true JPH01109805A (ja) | 1989-04-26 |
Family
ID=6337167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63242669A Pending JPH01109805A (ja) | 1987-09-30 | 1988-09-29 | 集積化トランジスタプツシユプル増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPH01109805A (ja) |
| KR (1) | KR890005976A (ja) |
| DE (1) | DE3732872C1 (ja) |
| GB (1) | GB2210527B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011122077B4 (de) | 2010-12-20 | 2020-01-09 | Dmos Gmbh | Ausgangsstufenschaltung mit erweitertem Ausgangsaussteuerbereich |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5331941A (en) * | 1976-09-07 | 1978-03-25 | Sony Corp | Direct-coupled amplifier |
| JPS61145908A (ja) * | 1984-12-19 | 1986-07-03 | Matsushita Electric Ind Co Ltd | 低周波増幅器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3553599A (en) * | 1968-02-20 | 1971-01-05 | Mitsubishi Electric Corp | Bias control circuit for semiconductor amplifier |
| DE2429848B1 (de) * | 1974-06-21 | 1975-12-11 | Koerting Radio Werke Gmbh, 8211 Grassau | Komplementäre Transistor-Gegentakt-B-Endstufe |
| US3988691A (en) * | 1975-04-16 | 1976-10-26 | Kelvin Shih | Power amplifier |
| DE2554770C2 (de) * | 1975-12-05 | 1984-12-06 | Robert Bosch Gmbh, 7000 Stuttgart | Transistor-Gegentaktverstärker |
| US4160216A (en) * | 1978-01-16 | 1979-07-03 | Thornton Barry W | Apparatus for eliminating on-off transitional gain variations in class ab, b and c active element amplifiers |
-
1987
- 1987-09-30 DE DE3732872A patent/DE3732872C1/de not_active Expired
-
1988
- 1988-09-23 GB GB8822377A patent/GB2210527B/en not_active Expired - Fee Related
- 1988-09-29 JP JP63242669A patent/JPH01109805A/ja active Pending
- 1988-09-29 KR KR1019880012600A patent/KR890005976A/ko not_active Application Discontinuation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5331941A (en) * | 1976-09-07 | 1978-03-25 | Sony Corp | Direct-coupled amplifier |
| JPS61145908A (ja) * | 1984-12-19 | 1986-07-03 | Matsushita Electric Ind Co Ltd | 低周波増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2210527B (en) | 1991-10-16 |
| KR890005976A (ko) | 1989-05-18 |
| GB8822377D0 (en) | 1988-10-26 |
| GB2210527A (en) | 1989-06-07 |
| DE3732872C1 (de) | 1989-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4240040A (en) | Operational amplifier | |
| US6177837B1 (en) | Active low-pass filter | |
| US4539529A (en) | Semiconductor amplifier circuit | |
| JPH0546571B2 (ja) | ||
| US4879522A (en) | Integrated complementary push-pull B final stage | |
| US4791381A (en) | Integrated amplifier circuit | |
| JPH01109805A (ja) | 集積化トランジスタプツシユプル増幅器 | |
| JPH0479171B2 (ja) | ||
| JP2774120B2 (ja) | 増幅回路配置 | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| JPH0738981Y2 (ja) | 定電流源回路 | |
| US4027272A (en) | Amplifier | |
| JPS5921109A (ja) | 定電流出力特性を有するパワ−アンプ | |
| JP3470835B2 (ja) | 演算増幅器 | |
| JPS628987B2 (ja) | ||
| JPS6325769Y2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPS6113403B2 (ja) | ||
| JPH0522978Y2 (ja) | ||
| KR830001979B1 (ko) | 전력 증폭 회로 | |
| EP0750393A2 (en) | A high voltage operational amplifier output stage | |
| JPS6223133Y2 (ja) | ||
| JPH03277004A (ja) | 半導体回路 | |
| JPS6336747Y2 (ja) | ||
| JPS6218979Y2 (ja) |