JPH01106191A - データ収集装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ターゲットコンピュータシステムの各種内部
情報を、トリガ信号に基づいて非同期に収集するデータ
収集装置に関するものである。

［従来技術］ エンジン等を制御するターゲットコンピュータシステム
の内部情報を、トリガ信号に基づいてターゲットコンピ
ュータシステムとは非同期に、所定の条件に合致するも
ののみ選択的に収集するようにしたデータ収集装置はよ
く知られている（例えば、特開昭６０−３３７号公報参
照）。

このような従来のデータ収集装置は、例えば、第４図（
ａ）に示すように、ターゲットコンピュータシステムｌ
に内部バス２を介して接続されているターゲットコンピ
ュータシステム内部ＲＡＭ３と、同一アドレスをもつデ
ュアルボー）ＲＡＭ４を内部バス２に接続し、このデュ
アルポートＲＡＭ４内にターゲットコンピュータシステ
ム内部ＲＡＭ３の内容と同一の内部情報を記憶し、デー
タロガ−５にトリガ信号が印加されたときに、該データ
ロガ−５が内部バス６を介してデュアルボー”　　　ト
ＲＡＭ４内の内部情報を読み込むような構成となってい
る。

ところが、このような従来のものでは、デュアルポート
ＲＡＭ４は入力ボートからの書き込みと、出力ボートか
らの読み出しとを同時に行なうことができないので、デ
ュアルボー）ＲＡＭ４からデータロガ−５に内部情報を
転送している間はターゲットコンピュータシステムｌか
らデュアルポートＲＡＭ４への書き込みができず、この
間のターゲットコンピュータシステムｌの内部情報は収
集できないといった問題があった。

そこで、第４図（ｂ）に示すように、デュアルポートＲ
ＡＭ４の前に、ターゲットコンピュータシステムＩの内
部情報を一時的に記憶する先入れ先出し型（Ｆ　１ｒｓ
ｔ　−Ｉ　ｎ　　Ｆ　１ｒｓｔ　−０ｕｔ）の一時記憶
用レジスタフ（以下、ＦＩＦＯという）を介設して、デ
ュアルポートＲＡＭ４からデータロガ−５へ内部情報転
送中はターゲットコンピュータシステム菫の内部情報を
ＦＩＦＯ７に記憶しておき、上記転送終了後にＦＩＦＯ
７内の内部情報をデュアルボートＲＡＭ４に伝送するよ
うにしたものが提案されている。しかし、この従来のも
のは、内部情報がＦＩＦＯ７に一時保留されるので、該
内部情報がデュアルポートＲＡＭ４に入力されるまでに
時間的なずれが発生する一方、トリガ信号（ｉずれなく
データロガ−５に伝達されるので、トリガ信号と、該ト
リガ信号に対応する内部情報との同期をとることが困難
となり、これを防止するためには、外部制御回路や制御
用ソフトウェアが複雑化するといった問題があった。

［発明の目的］ 本発明は上記従来の問題点に鑑みてなされたものであっ
て、ターゲットコンピュータシステムの内部情報中、取
り出したい所定の内部情報を、簡素な構造、かつ簡素な
ソフトウェアで正確に収集できるデータ収集装置を提供
することを目的とする。

［発明の構成］ 本発明は上記の目的を達するため、ターゲットコンピュ
ータシステムの各種内部情報を、先入れ先出し型の一時
記憶用レジスタを介してデュアルポート型のランダムア
クセスメモリに記憶するとともに、トリガ信号に基づい
て上記ランダムアクセスメモリ内の内部情報をデータロ
ガ−に転送するようにしたデータ収集装置において、特
定のタイミングでターゲットコンピュータシステムの内
部情報を取り出すためのトリガ信号を制御する転送トリ
ガ制御回路を設け、該転送トリガ制御回路から出力され
るトリガ信号を、該トリガ信号が出力されたタイミング
で一時記憶用レジスタに記憶される内部情報に付随させ
て一時記憶用レジスタに記憶させるとともに、一時記憶
用レジスタからランダムアクセスメモリに内部情報が伝
送される際、該内部情報にトリガ信号が付随されている
か否かを検索し、トリガ信号の付随が検出されたときに
は、上記内部情報をデータロガ−に転送するようにした
ことを特徴とするデータ収集装置を提供する。

［発明の効果］ 本発明によれば、内部情報の収集を指示するトリガ信号
が、転送トリガ制御回路から一時記憶レジスタ（ＦＩＦ
Ｏ）に出力されると、該トリガ信号がこれと対応する内
部情報に付随してＦＩＦＯに記憶され、この内部情報が
デュアルポート型のランダムアクセスメモリ（デュアル
ポートＲＡＭ）に伝送される際、この内部情報に付随し
て記憶されていたトリガ信号がデータロガ−に印加され
る。

そして、データロガ−はこのトリガ信号を検出したとき
に、デュアルポートＲＡＭ内の内部情報を読み込むよう
にしているので、データロガ−には、転送トリガ制御回
路からトリガ信号が出力されたときにターゲットコンピ
ュータシステムから出力された、トリガ信号に対応する
内部情報が伝達される。したがって、トリガ信号とこれ
と対応する内部情報とを同期させるための制御手段ない
し制御ソフトウェアを設けることなく、ＦＩＦＯの内部
情報記憶領域にトリガ信号の有無を示す１ビット分の記
憶領域を設けるだけの簡素な構造、かつ簡素なソフトウ
ェアで、正確にトリガ発生時の内部情報をデータロガ−
に収集することができる。

［実施例コ 以下、本発明の実施例を具体的に説明する。

第１図に示すように、ターゲットコンピュータシステム
（図示せず）の内部情報中、アドレス情報はターゲット
コンピュータシステムアドレスバス！■を介して、アド
レス一時記憶用レジスタ１２（以下、アドレスＦＩＦＯ
１２という）に入力される一方、データはターゲットコ
ンピュータシステムデータバス１３を介してデーター時
記憶用レジスタ１４（以下、データＦ　Ｉ　ＦＯ１４と
いう）に入力され、これらのアドレス情報とデータとは
、一時的に、夫々、アドレスＰＩＦＯ１２とデータＦＩ
　ＦＯ１４の所定の領域に記憶されるようになっている
。

上記アドレスＦＩＦＯ１２へのアドレス情報の書込動作
と、データＦ［’０１４へのデータの書込動作とを制御
するために、デュアルポートＲＡＭ制御回路１５が設け
られ、該デュアルポートＲＡＭ制御回路１５は、ターゲ
ットコンピュータシステムコントロールバス！６を介し
てターゲットコンピュータシステムから印加される制御
情報と、ターゲットコンピュータシステムアドレスバス
１１を介してターゲットコンピュータシステムから印加
されるアドレス情報と、データロガ−内部データバス！
７とデータロガ−内部コントロールバス１８とを介して
データロガ−２０から印加される制御情報と奔受けて、
後で説明するように、デュアルポートｒＺＡＭ１９をタ
ーゲットコンピュータシステム内部ＲＡＭ（図示せず）
と等価なアドレスにメモリマツプさせ、ターゲットコン
ピュータシステム内部ＲＡＭへの内部情報の入出力に合
わせて、アドレスＦＩＦＯ１２とデータＦＩＦＯ１４へ
の書込信号を発生させるようになっている。

アドレスＰＩＦＯｆ２に記憶されたアドレス情報と、デ
ータＦＩＦＯ１４に記憶されたデータとは、デュアルポ
ートＲＡＭ１９が内部情報をデータロガ−２０に転送中
でない限り、直ちにデュアルポートｎＡＭＩ９に伝送さ
れるようになっている。このデュアルポートＲＡＭ１９
は、普通のランダムアクセスメモリであり、アドレスＦ
ＩＦＯ１２とデータＦＩＦＯ１４とから、夫々アドレス
情報とデータとを書き込まれる毎に、その記憶内容であ
る内部情報をを更新しつつ、データロガ−からデータロ
ガ−内部バス２１とデータロガ−内部コントロールバス
２２とを介して読み込み命令が印加されたときには、デ
ータロガ−内部データバス２３を介して、記憶している
内部情報をデータロガ−２０へ転送するようになってい
る。なお、デュアルポートＲＡＭ１９は内部情報の書き
込みと読み出しく転送）とを同時に行なうことはできな
い。

ところで、ターゲットコンピュータシステムの各種内部
情報からの所定のデータの収集は、いくつかのトリガ発
生源から出力されるトリガ信号に基づいて行なわれるよ
うになっているが、これらのトリガ発生源を選択し、か
つ制御するために転送トリガ制御回路２５が設けられて
いる。この転送トリガ制御回路２５は、一定周期のデー
タ収集用トリガ信号を発生する内部タイマ回路（図示せ
ず）と、外部信号によるデータ収集用のトリガ信号を発
生する外部トリガ（図示せず）と、ターゲットコンピュ
ータシステムが所定のアドレスをアクセスしたときにデ
ータ収集を行なうためのトリガ信号を発生するアドレス
一致回路（図示仕ず）とに接続されている。

このような構成において、ターゲットコンピュータシス
テムの内部情報は、メインルーチンによって常時デュア
ルポートＲＡＭ１９に入力されるとともに、割込ルーチ
ンによって、トリガ信号に基づいて所定のタイミングで
デュアルポートｒｌＡＭ１９内の内部情報がデータロガ
−２０に転送されるようになっているが、以下、第２図
に示すフローチャートに従ってメインルーチンによる制
御方法を説明する。

制御が開始されると、ステップＳ１で、デュアルポート
ＲＡＭ制御回路１５から書込信号が出力されるタイミン
グで、ターゲットコンピュータシステムのアドレス情報
とデータとが、夫々、アドレスＦＩＦＯ１２とデータＦ
ＩＦＯ１４とに書き込まれる。

続いて、ステップＳ２でアドレスＦＩＶＯ１２内のアド
レス情報とデータｒｌＦＯ１４内のデータとがデュアル
ポートＲＡＭ１９（ＤＰＲ）に伝送される。このとき、
萌回のルーチンでデュアルポートＲＡＭ１９に記憶され
ていた内部情報は捨てられるので、デュアルポートＲＡ
Ｍ１９内の内部情報は、常時最新のものに更新される。

次に、ステップＳ３でデータ収集が継続中であるか否か
が比較され、データ収集継続中であれば（ＹＥＳ）、制
御はステップＳｌｌこ復帰して続行され、一方、データ
収集が終了されていれば（Ｎｏ）、制御は終了する。

以下、第３図に示すフローチャートに従って割込ルーチ
ンによる制御方法を説明する。

ステップＳ１１でトリガ信号が転送トリガ制御回路２５
に入力されると、メインルーチンへの割り込みが発生し
、ステップＳＩ２でアドレスＦ！ＦＯＩ２とデータＦＩ
ＦＯＩ４へのトリガ信号の書き込みが行なわれる。本実
施例では、両ＦＩＦ０１２．１４は、夫々、１つの記憶
領域が９ビツトで構成され、ターゲットコンピュータシ
ステムから印加される内部情報を８ビツトの記憶領域に
記憶し、トリガ信号の有無を９ビツト目の記憶領域に記
憶するようになっており、例えば、トリガ信号が印加さ
れた場合は！となり、一方トリガ信号が印加されていな
い場合は０となるようになっている。

次に、ステップＳ１３で両ＦＩＦＯ１２，１４の記憶領
域に記憶されている内部情報がデュアルポートＩＩＡＭ
１９に伝送されるとともに、上記記憶領域内の９ビツト
目に記憶されているトリガ信号がデータロガ−２０に出
力される。

ステップＳ１４では、両ＦＩＦＯ１２，１４からデュア
ルポートＲＡＭＩ　９への内部情報の伝送が禁止される
。前に説明したようにデュアルボー）１ＮＡＭ１９は書
き込みと読み出しとを同時になうことはできないので、
次の、ステップＳ１５でデュアルポートＲＡＭ１９内の
内部情報をデータロガ−２０に転送するための準備とし
て上記の伝送の禁止が行なわれる。

ステップＳ１５では、デュアルポートＲＡＭｌ９からデ
ータロガ−２０への内部情報の転送が行なわれる。

ステップＳ１６では、すでにデュアルポートＲＡＭｌ９
からデータロガ−２０への内部情報の転送が終了したの
で、両ＰＩＦＯ１２，１４からデュアルポートｌＩＡＭ
１９への内部情報の伝送が許可される。

続いて、ステップＳＩ７で、デュアルポートＲＡＭ１９
からデータロガ−２０への内部情報の転送中に、ターゲ
ットコンピュータシステムから両ＦＩＦ０１２，１４に
入力され、両ＦＩＦＯ１２゜１４内に保留されていた内
部情報が、先入れ先出しで、順にデュアルポートＲＡＭ
１９に伝送されこの後、ステップＳ１Ｂで制御をメイン
ルーチンに復帰さ仕、割り込みルーチンは終了する。

以上、本発明によれば、非常に簡素な構造、かつ簡素な
ソフトウェアで、ターゲットコンピュータシステムの内
部情報の収集が行なえる。

【図面の簡単な説明】

第１図は本発明の実施例を示すデータ収集装置のシステ
ム構成図である。 第２図は、第１図に示すデータ収集装置のメインルーチ
ン制御のフローチャートである。 第３図は、第１図に示すデータ収集装置の割込ルーチン
制御のフローチャートである。 第４図（ａ）と第４図（ｂ）とは、夫々従来のデータ収
集装置のシステム構成図である。 Ｉ２・・・アドレス一時記憶レジスタ（アドレスＦＩＦ
Ｏ）、１４・・・データー時記憶レジスタ（データＦＩ
ＦＯ）、１５・・・デュアルポートＲＡＭ制御回路、１
９・・・デュアルポー）ＲＡＭ、２０・・・データロガ
−１２５・・・転送トリガ制御回路。

Claims (1)

【特許請求の範囲】
1. （１）ターゲットコンピュータシステムの各種内部情報
   を、先入れ先出し型の一時記憶用レジスタを介してデュ
   アルポート型のランダムアクセスメモリに記憶するとと
   もに、トリガ信号に基づいて上記ランダムアクセスメモ
   リ内の内部情報をデータロガーに転送するようにしたデ
   ータ収集装置において、 特定のタイミングでターゲットコンピュータシステムの
   内部情報を取り出すためのトリガ信号を制御する転送ト
   リガ制御回路を設け、該転送トリガ制御回路から出力さ
   れるトリガ信号を、該トリガ信号が出力されたタイミン
   グで一時記憶用レジスタに記憶される内部情報に付随さ
   せて一時記憶用レジスタに記憶させるとともに、一時記
   憶用レジスタからランダムアクセスメモリに内部情報が
   伝送される際、該内部情報にトリガ信号が付随されてい
   るか否かを検索し、トリガ信号の付随が検出されたとき
   には、上記内部情報をデータロガーに転送するようにし
   たことを特徴とするデータ収集装置。