JPH01103314A - 比較回路 - Google Patents
比較回路Info
- Publication number
- JPH01103314A JPH01103314A JP62262044A JP26204487A JPH01103314A JP H01103314 A JPH01103314 A JP H01103314A JP 62262044 A JP62262044 A JP 62262044A JP 26204487 A JP26204487 A JP 26204487A JP H01103314 A JPH01103314 A JP H01103314A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- resistor
- emitter
- npn transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体集積回路で実現可能な比較回路に関する
ものである。
ものである。
従来の技術
第２図は従来広（用いられている比較回路を示す回路図
である。
である。
ＮＰ！ｌランジスタＱ３．Ｑ４のベースに加えられた電
圧はＮＰＮ トランジスタＱｌ、Ｑ２．Ｑ３゜Ｑ４．Ｑ
５．Ｑ６．Ｑ７、ＰＮＰ トランジスタＱ１３．Ｑ１４
、定電流源１１．１２、抵抗Ｒ１によって構成された比
較回路により比較され、ＰＮＰ トランジスタＱ１７、
ＮＰＮトランジスタＱ９、抵抗Ｒ２によって構成された
山男回路より矩形波が出力される。ＮＰＮトランジスタ
Ｑ８．ＱＩＯ。
圧はＮＰＮ トランジスタＱｌ、Ｑ２．Ｑ３゜Ｑ４．Ｑ
５．Ｑ６．Ｑ７、ＰＮＰ トランジスタＱ１３．Ｑ１４
、定電流源１１．１２、抵抗Ｒ１によって構成された比
較回路により比較され、ＰＮＰ トランジスタＱ１７、
ＮＰＮトランジスタＱ９、抵抗Ｒ２によって構成された
山男回路より矩形波が出力される。ＮＰＮトランジスタ
Ｑ８．ＱＩＯ。
Ｑｌ １．定電流源！３、抵抗Ｒ１によって構成された
回路はヒステリシス特性を持たせるための回路であり、
定電流源１１，１２．１３より供給される電流を各々１
’ｌ＋１２＋１３、抵抗Ｒ１の抵抗値をｒｌとすると゛
、ＮＰＮ トランジスタＱ３のベース電圧とＮＰＮトラ
ンジスタＱ４のベース電圧の値の差が（ｉ２＋ｉｓ）
・ｒ＋にＱ４とＱ３のベース−エミッダ間電圧の差を加
えた値以上高くなった際に、ＮＰＮ トランジスタＱ１
のベース電圧がＮＰＮトランジスタＱ２のベース電圧よ
りも高くなり、ＮＰＮトランジスタＱ１のコレクタ電流
がＮＰＮトランジスタＱ２のコレクタ電流より大きくな
るため、ＰＮＰトランジスタＱ１７、ＮＰＮ）ランジス
タＱ９がオンし、ＮＰＮ トランジスタＱ９のコレクタ
電圧は下がり、その時ＮＰＮ トランジスタＱ８がオン
し、定電流源■３よりＮＰＮ トランジスタＱＩＯに供
給されていた電流ｉ３が全てＮＰＮ）ランジスタＱ８の
コレクタ電流となるため、ＮＰＮ）ランジスタＱｌｌの
コレクタには電流が流れなくなり、抵抗Ｒ１を流れる電
流は１２となり、モしてＮＰＮトランジスタＱ３のベー
ス電圧とＮＰＮトランジスタＱ４のベース電圧の値の差
が１２・ｒ１以上低（なった際にＮＰＮトランジスタＱ
ｌのベース電圧がＮＰＮトランジスタＱ２のベース電圧
よりも低くなり、ＮＰＮ トランジスタＱｌのコレクタ
電流がＮＰＮトランジスタＱ２のコレクタ電流より小さ
くなるため、ＰＮＰトランジスタＱ１７．ＮＰＮ）ラン
ジスタＱ９がオフし、ＮＰＮトランジスタＱ９のコレク
タ電圧は上がる。さらにその時、ＮＰＮトランジスタＱ
８がオフし、定電流源■３よりＱＩＯにｉ３なる電流が
供給されるため、抵抗Ｒ１を流れる電流はｉ２＋ｉ３と
なる。
回路はヒステリシス特性を持たせるための回路であり、
定電流源１１，１２．１３より供給される電流を各々１
’ｌ＋１２＋１３、抵抗Ｒ１の抵抗値をｒｌとすると゛
、ＮＰＮ トランジスタＱ３のベース電圧とＮＰＮトラ
ンジスタＱ４のベース電圧の値の差が（ｉ２＋ｉｓ）
・ｒ＋にＱ４とＱ３のベース−エミッダ間電圧の差を加
えた値以上高くなった際に、ＮＰＮ トランジスタＱ１
のベース電圧がＮＰＮトランジスタＱ２のベース電圧よ
りも高くなり、ＮＰＮトランジスタＱ１のコレクタ電流
がＮＰＮトランジスタＱ２のコレクタ電流より大きくな
るため、ＰＮＰトランジスタＱ１７、ＮＰＮ）ランジス
タＱ９がオンし、ＮＰＮ トランジスタＱ９のコレクタ
電圧は下がり、その時ＮＰＮ トランジスタＱ８がオン
し、定電流源■３よりＮＰＮ トランジスタＱＩＯに供
給されていた電流ｉ３が全てＮＰＮ）ランジスタＱ８の
コレクタ電流となるため、ＮＰＮ）ランジスタＱｌｌの
コレクタには電流が流れなくなり、抵抗Ｒ１を流れる電
流は１２となり、モしてＮＰＮトランジスタＱ３のベー
ス電圧とＮＰＮトランジスタＱ４のベース電圧の値の差
が１２・ｒ１以上低（なった際にＮＰＮトランジスタＱ
ｌのベース電圧がＮＰＮトランジスタＱ２のベース電圧
よりも低くなり、ＮＰＮ トランジスタＱｌのコレクタ
電流がＮＰＮトランジスタＱ２のコレクタ電流より小さ
くなるため、ＰＮＰトランジスタＱ１７．ＮＰＮ）ラン
ジスタＱ９がオフし、ＮＰＮトランジスタＱ９のコレク
タ電圧は上がる。さらにその時、ＮＰＮトランジスタＱ
８がオフし、定電流源■３よりＱＩＯにｉ３なる電流が
供給されるため、抵抗Ｒ１を流れる電流はｉ２＋ｉ３と
なる。
発明が解決しようとする問題点
このような従来の回路ではＮＰＮ トランジスタＱ３の
エミッタ電流が変化するため、ＮＰＮトランジ、スタＱ
３．Ｑ４のベース・エミッタ間電圧に差が生じ、ヒステ
リシス特性は電流値と抵抗値の積で決まらなくなり、正
確なヒステリシス特性が得られない。
エミッタ電流が変化するため、ＮＰＮトランジ、スタＱ
３．Ｑ４のベース・エミッタ間電圧に差が生じ、ヒステ
リシス特性は電流値と抵抗値の積で決まらなくなり、正
確なヒステリシス特性が得られない。
本発明はかかる点に鑑みてなされたもので、正確なヒス
テリシス特性を有する比較回路を提供することを目的と
している。
テリシス特性を有する比較回路を提供することを目的と
している。
問題点を解決するための手段
本発明は、要約するに、第１．第２のトランジスタでな
る差動対の共通エミッタに第１の電流源を接続し、同差
動対の各コレクタに電流ミラー対の各電路を負荷接続し
、前記第１のトランジスタのベースに、抵抗を介して、
第１の入力信号で駆動され、第２の電流源に結合された
第３のトランジスタのエミッタを接続し、前記第２のト
ランジスタのベースに、第２の入力信号で駆動され、前
記第２の電流源のミラー電流が供給される第４のトラン
ジスタのエミッタを接続し、かつ、前記抵抗に第３の電
流源からの電流を供給し、前記第１のトランジスタの負
荷電位で同電流の供給を遮断する手段をそなえた比較回
路である。
る差動対の共通エミッタに第１の電流源を接続し、同差
動対の各コレクタに電流ミラー対の各電路を負荷接続し
、前記第１のトランジスタのベースに、抵抗を介して、
第１の入力信号で駆動され、第２の電流源に結合された
第３のトランジスタのエミッタを接続し、前記第２のト
ランジスタのベースに、第２の入力信号で駆動され、前
記第２の電流源のミラー電流が供給される第４のトラン
ジスタのエミッタを接続し、かつ、前記抵抗に第３の電
流源からの電流を供給し、前記第１のトランジスタの負
荷電位で同電流の供給を遮断する手段をそなえた比較回
路である。
作用
本発明によると、抵抗Ｒ１を流れる電流がｉ２＋ｉ３．
ｉ２と変化した時の第３のトランジスタをなくすように
抵抗Ｒ１を流れる電流がｉ２＋ｉ３となった場合には、
第３のトランジスタのエミッタと抵抗Ｒ１の接続点より
ｉ３と等しい電流を供給し、抵抗Ｒ１を流れる電流が１
２となった場合には第３のトランジスタのエミッタと抵
抗Ｒ１の接続点より電流を供給しない構成となり、従っ
て、第３のトランジスタのエミッタ電流が変化しないた
め、同第３のトランジスタのベース・エミッタ間電圧は
変化せず、正確なヒステリシス特性が得られる。
ｉ２と変化した時の第３のトランジスタをなくすように
抵抗Ｒ１を流れる電流がｉ２＋ｉ３となった場合には、
第３のトランジスタのエミッタと抵抗Ｒ１の接続点より
ｉ３と等しい電流を供給し、抵抗Ｒ１を流れる電流が１
２となった場合には第３のトランジスタのエミッタと抵
抗Ｒ１の接続点より電流を供給しない構成となり、従っ
て、第３のトランジスタのエミッタ電流が変化しないた
め、同第３のトランジスタのベース・エミッタ間電圧は
変化せず、正確なヒステリシス特性が得られる。
実施例
第１図は本発明の比較回路の実施例を示す回路図である
。第１図において定電流源１１，１２゜ＮＰＮトランジ
スタＱ１．Ｑ２．Ｑ３．Ｑ４．Ｑ５゜Ｑ６．Ｑ７、ＰＮ
ＰトランジスタＱ１３．Ｑｌ４゜抵抗Ｒ１は比較回路を
構成し、ＰＮＰ ）ランジスタＱ１７、ＮＰＮ）ランジ
スタＱ９、抵抗Ｒ２は出力回路を構成し、定電流源１３
．ＮＰＮトランジスタＱ８．ＱＩＯ，Ｑｌ １．Ｑｌ２
、ＰＮＰトランジスタＱ１５．Ｑｌ６、抵抗Ｒ１はヒス
テリシス電圧発生回路を構成している。また、１．２は
電圧入力端子、３は電源電圧端子、４は接地端子、５は
電圧出力端子である。定電流源１１，１２゜■３より供
給される電流を各々１１＊１２＋１３、抵抗Ｒ１の抵抗
値をｒｌ、ＰＮＰ）ランジスタＱ３゜Ｑ４のベース・エ
ミッタ間電圧を各々ＶＢＥ３＃ＶＢＥ４とすると、ＮＰ
Ｎ）ランジスタＱ３のベース電圧がＮＰＮ トランジス
タＱ４のベース電圧よりも１２・１１以上低い場合、Ｐ
ＮＰ ）ランジスタＱ１６のコレクタよりＮＰＮ トラ
ンジスタＱ３のエミッタと抵抗Ｒ１の接続点に１３と等
しい電流が供給されているため、抵抗Ｒ１を流れる電流
はｉ２ ＋ ｉ３、ＮＰＮトランジスタＱ３のエミッタ
電流はｉ２とＱ １２ なり、ＶＢＥ３ ＝ Ｖ８Ｅ４ ＝ＫＴｅ ｎＴ「であ
るため、ＮＰＮトランジスタ（Ｑ３のベース電圧−ＮＰ
ＮトランジスタＱ４のベース電圧）の値が（ｉ２＋ｉ３
）・ｒ１以上高（なった際にＮＰＮ）ランジスタＱ１の
ベース電圧がＮＰＮトランジスタＱ２のベース電圧より
も高くなり、ＮＰＮトランジスタＱ１のコレクタ電流が
ＮＰＮ トランジスタＱ２のコレクタ電流より大きくな
るため、ＰＮＰ ）ランジスタＱ１？、ＮＰＮ）ランジ
スタＱ９がオンし、ＮＰＮトランジスタＱ９のコレクタ
電圧は下がり、さらにその時ＮＰＮ トランジスタＱ８
がオンし、定電流源■３よりＮＰＮトランジスタＱＩＯ
に供給されていた電流ｉ３が全てＮＰＮトランジスタＱ
８のコレクタ電流となるため、ＮＰＮ トランジスタＱ
ｌｌ、Ｑ１２のコレクタには電流が流れなくなり、した
がって、ＰＮＰ トランジスタＱ１５に電流が供給され
なくなる為、ＰＮＰトランジスタＱ１６のコレクタにも
電流が流れな（なり、抵抗Ｒ１を流れる電流が１２とな
る。この時、ＮＰＮトランジスタＱ３のベース電圧−Ｎ
ＰＮ トランジスタＱ４のベース電圧）の値が１２・１
１以上低くなった際にＮＰＮトランジスタＱ１のベース
電圧がＮＰＮトランジスタＱ２のベース電圧よりも低く
なり、ＮＰＮ トランジスタＱ１のコレクタ電流がＮＰ
ＮトランジスタＱ２のコレクタ電流より小さくなるため
、ＰＮＰ トランジスタＱ１７、ＮＰＮ）ランジスタＱ
９がオフし、ＮＰＮ）ランジスタＱ９のコレクタ電圧は
上がる。更にその時ＮＰＮ）ランジスタＱ８がオフし、
定電流源Ｉ３よりＮＰＮ トランジスタＱＩＯに電流ｉ
３が供給され、ＮＰＮ）ランジスタＱ１１．Ｑ１２のコ
レクタにはｉ３と等しい電流が流れ、これにより、ＰＮ
ＰトランジスタＱ１５にｉ３と等しい電流が供給され、
ＰＮＰトランジスタＱ１６コレクタよりＮＰＮ トラン
ジスタＱ３のエミッタと抵抗Ｒ１の接続点に１３と等し
い電流が供給され、抵抗Ｒ１を流れる電流はｉ２＋ｉ３
、ＮＰＮトランジスタＱ３のエミッタ電流は１２となる
。
。第１図において定電流源１１，１２゜ＮＰＮトランジ
スタＱ１．Ｑ２．Ｑ３．Ｑ４．Ｑ５゜Ｑ６．Ｑ７、ＰＮ
ＰトランジスタＱ１３．Ｑｌ４゜抵抗Ｒ１は比較回路を
構成し、ＰＮＰ ）ランジスタＱ１７、ＮＰＮ）ランジ
スタＱ９、抵抗Ｒ２は出力回路を構成し、定電流源１３
．ＮＰＮトランジスタＱ８．ＱＩＯ，Ｑｌ １．Ｑｌ２
、ＰＮＰトランジスタＱ１５．Ｑｌ６、抵抗Ｒ１はヒス
テリシス電圧発生回路を構成している。また、１．２は
電圧入力端子、３は電源電圧端子、４は接地端子、５は
電圧出力端子である。定電流源１１，１２゜■３より供
給される電流を各々１１＊１２＋１３、抵抗Ｒ１の抵抗
値をｒｌ、ＰＮＰ）ランジスタＱ３゜Ｑ４のベース・エ
ミッタ間電圧を各々ＶＢＥ３＃ＶＢＥ４とすると、ＮＰ
Ｎ）ランジスタＱ３のベース電圧がＮＰＮ トランジス
タＱ４のベース電圧よりも１２・１１以上低い場合、Ｐ
ＮＰ ）ランジスタＱ１６のコレクタよりＮＰＮ トラ
ンジスタＱ３のエミッタと抵抗Ｒ１の接続点に１３と等
しい電流が供給されているため、抵抗Ｒ１を流れる電流
はｉ２ ＋ ｉ３、ＮＰＮトランジスタＱ３のエミッタ
電流はｉ２とＱ １２ なり、ＶＢＥ３ ＝ Ｖ８Ｅ４ ＝ＫＴｅ ｎＴ「であ
るため、ＮＰＮトランジスタ（Ｑ３のベース電圧−ＮＰ
ＮトランジスタＱ４のベース電圧）の値が（ｉ２＋ｉ３
）・ｒ１以上高（なった際にＮＰＮ）ランジスタＱ１の
ベース電圧がＮＰＮトランジスタＱ２のベース電圧より
も高くなり、ＮＰＮトランジスタＱ１のコレクタ電流が
ＮＰＮ トランジスタＱ２のコレクタ電流より大きくな
るため、ＰＮＰ ）ランジスタＱ１？、ＮＰＮ）ランジ
スタＱ９がオンし、ＮＰＮトランジスタＱ９のコレクタ
電圧は下がり、さらにその時ＮＰＮ トランジスタＱ８
がオンし、定電流源■３よりＮＰＮトランジスタＱＩＯ
に供給されていた電流ｉ３が全てＮＰＮトランジスタＱ
８のコレクタ電流となるため、ＮＰＮ トランジスタＱ
ｌｌ、Ｑ１２のコレクタには電流が流れなくなり、した
がって、ＰＮＰ トランジスタＱ１５に電流が供給され
なくなる為、ＰＮＰトランジスタＱ１６のコレクタにも
電流が流れな（なり、抵抗Ｒ１を流れる電流が１２とな
る。この時、ＮＰＮトランジスタＱ３のベース電圧−Ｎ
ＰＮ トランジスタＱ４のベース電圧）の値が１２・１
１以上低くなった際にＮＰＮトランジスタＱ１のベース
電圧がＮＰＮトランジスタＱ２のベース電圧よりも低く
なり、ＮＰＮ トランジスタＱ１のコレクタ電流がＮＰ
ＮトランジスタＱ２のコレクタ電流より小さくなるため
、ＰＮＰ トランジスタＱ１７、ＮＰＮ）ランジスタＱ
９がオフし、ＮＰＮ）ランジスタＱ９のコレクタ電圧は
上がる。更にその時ＮＰＮ）ランジスタＱ８がオフし、
定電流源Ｉ３よりＮＰＮ トランジスタＱＩＯに電流ｉ
３が供給され、ＮＰＮ）ランジスタＱ１１．Ｑ１２のコ
レクタにはｉ３と等しい電流が流れ、これにより、ＰＮ
ＰトランジスタＱ１５にｉ３と等しい電流が供給され、
ＰＮＰトランジスタＱ１６コレクタよりＮＰＮ トラン
ジスタＱ３のエミッタと抵抗Ｒ１の接続点に１３と等し
い電流が供給され、抵抗Ｒ１を流れる電流はｉ２＋ｉ３
、ＮＰＮトランジスタＱ３のエミッタ電流は１２となる
。
従って、ＮＰＮ トランジスタＱ３のベース・エミッタ
間電圧は抵抗Ｒ１を流れる電流が変化してもエミッタ電
流が変化しないため、ヒステリシス電圧の幅は電流値と
抵抗値の積のみで決定される。
間電圧は抵抗Ｒ１を流れる電流が変化してもエミッタ電
流が変化しないため、ヒステリシス電圧の幅は電流値と
抵抗値の積のみで決定される。
発明の効果
以上、述べてきたように本発明によれば、ヒステリシス
電圧の幅が電流値と抵抗値の積のみで決まる、正確なヒ
ステリシス特性を有する比較回路を実現でき、実用的に
きわめて有用である。
電圧の幅が電流値と抵抗値の積のみで決まる、正確なヒ
ステリシス特性を有する比較回路を実現でき、実用的に
きわめて有用である。
第１図は本発明の比較回路の実施例を示す回路図、第２
図は従来の比較回路の回路図である。 ■１〜！３・・・・・・定電流源、Ｑ１〜Ｑ７．Ｑ１３
゜Ｑ１４．Ｒ１，１１，１２・・・・・・比較回路、Ｑ
８゜Ｑ１０〜Ｑ１２．Ｑ１５．Ｑ１６．Ｒ１，１３・・
・・・・ヒステリシス電圧発生回路、Ｑ９．Ｑ１７．Ｒ
２・・・・・・出力回路、１，２・・・・・・電圧入力
端子、３・・・・・・電源電圧端子、４・・・・・・接
地端子、５・・・・・・電圧出力端子。
図は従来の比較回路の回路図である。 ■１〜！３・・・・・・定電流源、Ｑ１〜Ｑ７．Ｑ１３
゜Ｑ１４．Ｒ１，１１，１２・・・・・・比較回路、Ｑ
８゜Ｑ１０〜Ｑ１２．Ｑ１５．Ｑ１６．Ｒ１，１３・・
・・・・ヒステリシス電圧発生回路、Ｑ９．Ｑ１７．Ｒ
２・・・・・・出力回路、１，２・・・・・・電圧入力
端子、３・・・・・・電源電圧端子、４・・・・・・接
地端子、５・・・・・・電圧出力端子。
Claims (1)
- 第１、第２のトランジスタでなる差動対の共通エミッタ
に第１の電流源を接続し、同差動対の各コレクタに電流
ミラー対の各電路を負荷接続し、前記第１のトランジス
タのベースに、抵抗を介して、第１の入力信号で駆動さ
れ、第２の電流源に結合された第３のトランジスタのエ
ミッタを接続し、前記第２のトランジスタのベースに、
第２の入力信号で駆動され、前記第２の電流源のミラー
電流が供給される第４のトランジスタのエミッタを接続
し、かつ、前記抵抗に第３の電流源からの電流を供給し
、前記第１のトランジスタの負荷電位で同電流の供給を
遮断する手段をそなえた比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62262044A JP2563380B2 (ja) | 1987-10-16 | 1987-10-16 | 比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62262044A JP2563380B2 (ja) | 1987-10-16 | 1987-10-16 | 比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01103314A true JPH01103314A (ja) | 1989-04-20 |
| JP2563380B2 JP2563380B2 (ja) | 1996-12-11 |
Family
ID=17370251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62262044A Expired - Lifetime JP2563380B2 (ja) | 1987-10-16 | 1987-10-16 | 比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2563380B2 (ja) |
-
1987
- 1987-10-16 JP JP62262044A patent/JP2563380B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2563380B2 (ja) | 1996-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6057248B2 (ja) | 増幅器の入力バイアス調整回路 | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| JPH01103314A (ja) | 比較回路 | |
| JPH0479171B2 (ja) | ||
| JP2002108464A (ja) | 定電流回路 | |
| JP2621994B2 (ja) | 電圧制御可変利得増幅器 | |
| JPH0851324A (ja) | バッファアンプ | |
| JPH04127703A (ja) | 演算増幅回路 | |
| JP3400354B2 (ja) | 電流源回路 | |
| US3990017A (en) | Current amplifier | |
| JP2956609B2 (ja) | バイポーラ・マルチプライヤ | |
| JPH06164262A (ja) | 飽和防止回路 | |
| JP2002208854A (ja) | 半導体装置の出力回路 | |
| JPS62133810A (ja) | 掛算回路 | |
| JPH04353911A (ja) | 定電流回路 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JPH0355908A (ja) | 利得制御増幅回路 | |
| JPH0290214A (ja) | 定電流回路 | |
| JPS61285810A (ja) | 演算増幅器 | |
| JPH01115205A (ja) | 最大値出力回路 | |
| JPH0514075A (ja) | 差動増幅回路 | |
| JPH01278108A (ja) | 差動増幅回路 | |
| JPH04346109A (ja) | 電流源回路 | |
| JP2002271178A (ja) | ヒステリシス回路 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 |