JP7779110B2 - 電力変換装置 - Google Patents

Description

本発明は、昇降圧動作が可能なＤＡＢ方式の電力変換装置に関する。

従来、電力変換装置として、トランスの１次側および２次側の両方にフルブリッジ回路を有し、昇降圧動作が可能なＤＡＢ（Dual Active Bridge）方式の絶縁型双方向ＤＣ／ＤＣコンバータが提案されている。ＤＡＢ方式の絶縁型双方向ＤＣ／ＤＣコンバータでは、昇圧動作および降圧動作の際にトランスに生じた直流電流成分による偏磁の抑制が課題となる（例えば、特許文献１、２参照）。

トランスに直流電流成分による偏磁が生じた場合には、当該偏磁成分でトランスコアが磁気飽和し、過電流を招く虞があった。このような偏磁を抑制するため、偏磁防止用のコンデンサ追加、抵抗の直列挿入等が考えられるが、これらの部品追加による損失増加、絶縁型双方向ＤＣ／ＤＣコンバータのサイズの大型化、製造に関するコスト増加は否めない。

特開２０１０－９３９３８号公報 特開２０１９－１１８２３４号公報

本発明は、上記のような事情に鑑みてなされたものであり、その目的は、偏磁防止用の追加部品を使用せずにトランスの偏磁を抑制し、絶縁型双方向ＤＣ／ＤＣコンバータの高効率化・小型化が可能な技術を提供することにある。

上記の課題を解決するための開示の技術の一形態は、
第１入出力端子対に並列接続された第１スイッチングレグと第２スイッチングレグとを含む第１フルブリッジ回路と、第２入出力端子対に並列接続された第３スイッチングレグと第４スイッチングレグとを含む第２フルブリッジ回路と、前記第１フルブリッジ回路に接続される一方の巻き線と前記第２フルブリッジ回路に接続される他方の巻き線とを含むトランスと、を有するＤＣ／ＤＣコンバータと、
前記ＤＣ／ＤＣコンバータを制御する制御部と、を備える電力変換装置であって、
前記第１スイッチングレグは、第１スイッチング素子と第３スイッチング素子とを有し、前記第１スイッチング素子のソース端子と前記第３スイッチング素子のドレイン端子とは第１接続点で直列接続されるとともに、前記第１スイッチング素子のドレイン端子と前記第３スイッチング素子のソース端子とが前記第１入出力端子対に接続し、
前記第２スイッチングレグは、第２スイッチング素子と第４スイッチング素子とを有し、前記第２スイッチング素子のソース端子と前記第４スイッチング素子のドレイン端子とは第２接続点で直列接続されるとともに、前記第２スイッチング素子のドレイン端子と前記第４スイッチング素子のソース端子とが前記第１入出力端子対に接続し、
前記第３スイッチングレグは、第５スイッチング素子と第７スイッチング素子とを有し、前記第５スイッチング素子のソース端子と前記第７スイッチング素子のドレイン端子とは第３接続点で直列接続されるとともに、前記第５スイッチング素子のドレイン端子と前記第７スイッチング素子のソース端子とが前記第２入出力端子対に接続し、
前記第４スイッチングレグは、第６スイッチング素子と第８スイッチング素子とを有し、前記第６スイッチング素子のソース端子と前記第８スイッチング素子のドレイン端子とは第４接続点で直列接続されるとともに、前記第６スイッチング素子のドレイン端子と前記第８スイッチング素子のソース端子とが前記第２入出力端子対に接続し、
前記トランスの一方の巻き線は、前記第１スイッチングレグの第１接続点と前記第２スイッチングレグの第２接続点に接続されるとともに、前記トランスの他方の巻き線は、前記第３スイッチングレグの第３接続点と前記第４スイッチングレグの第４接続点に接続し、
前記制御部は、
昇圧動作が行われるときには、前記第１フルブリッジ回路の、前記第１スイッチング素子および第３スイッチング素子に対して、前記第１スイッチング素子をＯＮまたはＯＦＦさせる第１基準制御信号を出力し、
前記第２スイッチング素子および第４スイッチング素子に対して、前記第１基準制御信号の位相を反転した第１基準反転信号を出力するとともに、
少なくとも前記第２スイッチングレグの第２スイッチング素子と第４スイッチング素子とが同時にＯＦＦされる期間を延長し、前記第１スイッチングレグの第１スイッチング素子と第３スイッチング素子とが同時にＯＦＦされる期間より大きくする、
ことを特徴とする。

これにより、電力変換装置においては、トランスＴＲに偏磁が生じたときには、昇圧スイッチングに係る各スイッチング素子のデッドタイムを、レグ単位で操作することで、偏磁を抑制できる。電力変換装置は、例えば、トランスＴＲを流れるトランス電流の、電流不連続（電流値ゼロ区間）に有効な期間に限定してデッドタイムを大きくするように制御し、相対的な損失低下を抑えつつ、励磁電流に含まれる直流成分が減少するように励磁インダクタンスＬｍに印加される電圧が制御できる。これにより、トランスＴＲを流れるトランス電流の正側から負側、負側から正側に移行するときに電流値がゼロになる区間を確保できるため、偏磁防止用の追加部品を使用せずにトランスの偏磁を抑制し、絶縁型双方向ＤＣ／ＤＣコンバータの高効率化・小型化が可能な技術が提供できる。

また、本発明においては、前記制御部は、前記第２スイッチング素子のＯＮからＯＦＦへの立ち下がりから前記第３スイッチングレグの第７スイッチング素子がＯＮからＯＦＦへ立ち下がるまでの遅延量を第１位相シフト量としたとき、前記第３スイッチングレグの第５スイッチング素子と第７スイッチング素子とが同時にＯＦＦされる期間を前記第１位相シフト量に応じて可変するようにしてもよい。これにより、昇圧モードから降圧モードへ動作切替えが行われるときの、出力変動が抑制できる。

また、本発明においては、前記第４スイッチング素子のＯＮからＯＦＦへの立ち下がりから前記第４スイッチングレグの第８スイッチング素子がＯＮからＯＦＦへ立ち下がるまでの遅延量を第２位相シフト量としたとき、前記第４スイッチングレグの第６スイッチング素子と第８スイッチング素子とが同時にＯＦＦされる期間を前記第２位相シフト量に応じて可変するようにしてもよい。これにより、昇圧モードから降圧モードへ動作切替えが行われるときの、出力変動が抑制できる。

また、本発明においては、前記制御部は、降圧動作が行われるときには、前記第１フルブリッジ回路の、前記第４スイッチング素子のＯＮまたはＯＦＦする制御信号を第２基準制御信号とし、前記第４スイッチング素子のＯＮからＯＦＦへの立ち下がりから、前記第１スイッチングレグの前記第３スイッチング素子がＯＮからＯＦＦへ立ち下がるまでの遅延量を第３位相シフト量としたとき、前記第１フルブリッジ回路の、前記第４スイッチング素子に対して前記第２基準制御信号を出力し、前記第２スイッチング素子に対して前記第２基準制御信号の位相を反転した第２基準反転信号を出力し、前記第１フルブリッジ回
路の、前記第３スイッチング素子に対して前記第２基準制御信号より前記第３位相シフト量を遅延させた第３基準制御信号を出力し、前記第１スイッチング素子に対して前記第３基準制御信号の位相を反転した第３基準反転信号を出力するとともに、少なくとも前記第１スイッチングレグの第１スイッチング素子と第３スイッチング素子とが同時にＯＦＦされる期間を、前記第２スイッチングレグの第２スイッチング素子と第４スイッチング素子とが同時にＯＦＦされる期間より小さくするようにしてもよい。

これにより、電力変換装置においては、トランスＴＲに偏磁が生じたときには、降圧スイッチングに係る各スイッチング素子のデッドタイムを、レグ単位で操作することで、偏磁を抑制できる。電力変換装置は、例えば、トランスＴＲを流れるトランス電流の、電流不連続（電流値ゼロ区間）に有効な期間に限定してデッドタイムを大きくするように制御し、相対的な損失低下を抑えつつ、励磁電流に含まれる直流成分が減少するように励磁インダクタンスＬｍに印加される電圧が制御できる。降圧スイッチングが行われる場合であっても、トランスＴＲを流れるトランス電流の正側から負側、負側から正側に移行するときに電流値がゼロになる区間を確保できるため、偏磁防止用の追加部品を使用せずにトランスの偏磁を抑制し、絶縁型双方向ＤＣ／ＤＣコンバータの高効率化・小型化が可能な技術が提供できる。

また、本発明においては、前記制御部は、前記第３スイッチングレグの第５スイッチング素子と第７スイッチング素子とが同時にＯＦＦされる期間を前記第３位相シフト量に応じて可変するようにしてもよい。また、前記制御部は、前記第４スイッチングレグの第６スイッチング素子と第８スイッチング素子とが同時にＯＦＦされる期間を前記第３位相シフト量に応じて可変するようにしてもよい。これにより、降圧モードから昇圧モードへ動作切替えが行われるときの、出力変動が抑制できる。

本発明によれば、偏磁防止用の追加部品を使用せずにトランスの偏磁を抑制し、絶縁型双方向ＤＣ／ＤＣコンバータの高効率化・小型化が可能な技術が提供できる。

本発明の実施例に係る電力変換装置１の概略構成を示す図である。 本発明の前提になる偏磁を説明するためのＤＣ／ＤＣコンバータの概略ブロック図である。 本発明の前提になるＤＣ／ＤＣコンバータの昇圧コンバータ動作時の、制御の推移を説明するタイムチャートである。 本発明の実施例に係る簡略化されたトランスの回路モデルによる偏磁を説明する図である。 本発明の実施例に係る昇圧コンバータとして機能するＤＣ／ＤＣコンバータにおける電流の流れを示す図である。 本発明の実施例に係るレグ２のデッドタイムが相対的に小さい場合の電流の流れを説明する図である。 本発明の実施例に係るレグ２のデッドタイムが相対的に大きい場合の電流の流れを説明する図である。 本発明の実施例に係る電力変換装置の昇圧モードにおける電流経路を説明する図である。 本発明の実施例に係る電力変換装置のスイッチング昇圧モード最小ＴΦ、降圧モード最大ＴΦにおける電流経路を説明する図である。 本発明の実施例に係る電力変換装置の昇圧モード最小ＴΦおよび降圧モード最大ＴΦにおける電流の推移を示すグラフである。 本発明の実施例に係る電力変換装置の昇圧モードにおける電流経路を説明する図である。 本発明の実施例に係る電力変換装置の昇圧モード最小ＴΦ、降圧モード最大ＴΦにおける電流経路を説明する図である。 本発明の実施例に係る電力変換装置の昇圧モード最小ＴΦおよび降圧モード最大ＴΦにおける電流の推移を示すグラフである。 本発明の実施例に係る電力変換装置の昇圧モードおよび降圧モードにおける電流の推移を示すグラフである。 本発明の実施例に係る電力変換装置の昇降圧切替時の位相シフト量の推移を説明するグラフである。 本発明の実施例に係る電力変換装置の昇圧スイッチングにおける制御状態の遷移を示すタイミングチャートである。 本発明の実施例に係る電力変換装置の降圧スイッチングにおける制御状態の遷移を示すタイミングチャートである。

〔適用例〕
以下、本発明の適用例について、図面を参照しつつ説明する。
図１は、本発明の適用例に係る電力変換装置１の概略構成を示す図である。本適用例に係る電力変換装置１は、ＤＡＢ（Dual Active Bridge）方式のＤＣ／ＤＣコンバータ１０を有し、トランスＴＲを介して双方向の電力変換が可能な装置である。電力変換装置１は、ＤＣ／ＤＣコンバータ１０内の各スイッチング素子への制御信号のレベルを変更することにより、ＤＣ／ＤＣコンバータ１０（ＤＣ／ＤＣコンバータ１０内の各スイッチング素子のＯＮ／ＯＦＦ）を制御する制御ユニット２０を備える。

制御ユニット２０は、入力されているデータ（電流値、電圧値）に基づき、ＤＣ／ＤＣコンバータ１０を、以下の４種のコンバータの中のいずれかとして動作させるかを決定し、決定したコンバータとして動作するようにＤＣ／ＤＣコンバータ１０を制御するように構成（プログラミング）されている。
・第１入出力端子対１３側が一次側の昇圧コンバータ
・第１入出力端子対１３側が一次側の降圧コンバータ
・第２入出力端子対１４側が一次側の昇圧コンバータ
・第２入出力端子対１４側が一次側の降圧コンバータ
また、制御ユニット２０は、ＤＣ／ＤＣコンバータ１０に対する制御内容の変更（ＤＣ／ＤＣコンバータ１０を第１入出力端子対１３側が一次側の昇圧コンバータとして動作させる制御から、ＤＣ／ＤＣコンバータ１０を第２入出力端子対１４側が一次側の降圧コンバータとして動作させる制御への変更等）を、即座に行うようにも構成（プログラミング）されている。

図２から図４に示されるように、ＤＣ／ＤＣコンバータ１０を構成するスイッチング素子（Ｑ１－Ｑ８）には、昇降圧変換時のスイッチングに関してデバイス間の個体差が存在している。このため、電力変換（昇圧変換、降圧変換）時においては、ＤＣ／ＤＣコンバータ１０を構成するスイッチング素子（Ｑ１－Ｑ８）の個体差を要因とする直流成分がトランスＴＲに生じる場合がある。

本実施例に係る電力変換装置１においては、トランスＴＲに偏磁が生じたときには、昇圧スイッチングおよび降圧スイッチングに係る各スイッチング素子のデッドタイムを、レグ単位で操作することで、偏磁を抑制する。具体的には、図１６および図１７に示されるように、トランスＴＲの励磁インダクタンスＬｍを流れる励磁電流に含まれる直流成分が減少するようにデッドタイムの期間の長さをレグ単位で増加・減少させ、励磁インダクタンスＬｍに印加される電圧を制御する。これにより、偏磁防止用の追加部品を使用せずに
トランスの偏磁を抑制し、絶縁型双方向ＤＣ／ＤＣコンバータの高効率化・小型化が可能な技術が提供できる。

〔実施例１〕
以下では、本発明の具体的な実施の形態について、図面を用いて、より詳細に説明する。なお、以下に示す実施の形態の構成は例示であり、開示の技術は実施の形態の構成に限定されない。

＜電力変換装置の構成＞
図１は、本発明の実施例１に係る電力変換装置１の概略構成を示す図である。本実施例に係る電力変換装置１は、ＤＡＢ（Dual Active Bridge）方式のＤＣ／ＤＣコンバータ１０を有し、トランスＴＲを介して双方向の電力変換が可能な装置である。図示してあるように、電力変換装置は、ＤＣ／ＤＣコンバータ１０と制御ユニット２０と第１入出力端子対１３（１３ｐ、１３ｍ）、第２入出力端子対１４（１４ｐ、１４ｍ）とを備える。第１入出力端子対１３および第２入出力端子対１４において、入出力端子１３ｐ、１４ｐが、高電位側の入出力端子であり、入出力端子１３ｍ、１４ｍが、低電位側の入出力端子である。また、入出力端子１３ｍ、１３ｐ間には入出力電圧を平滑化するためのコンデンサＣ１が接続されている。同様に、入出力端子１４ｍ、１４ｐ間にも入出力電圧を平滑化するためのコンデンサＣ２が接続されている。コンデンサＣ１、Ｃ２として、電解コンデンサが例示される。

ＤＣ／ＤＣコンバータ１０は、トランスＴＲ、２つのリアクトルＬｒ１とＬｒ２、および、２つのフルブリッジ回路１１と１２とを主要構成要素とした絶縁型双方向ＤＣ／ＤＣコンバータである。以下、図１における左側のフルブリッジ回路１１、右側のフルブリッジ回路１２のことを、それぞれ、第１フルブリッジ回路１１、第２フルブリッジ回路１２ともいう。同様にして、図１における左側のリアクトルＬｒ１および右側のリアクトルＬｒ２を、それぞれ、第１リアクトルＬｒ１、第２リアクトルＬｒ２ともいう。また、トランスＴＲのフルブリッジ回路１１と接続される巻線Ｗｎ１、フルブリッジ回路１２と接続される巻線Ｗｎ２のことを、それぞれ第１巻線Ｗｎ１、第２巻線Ｗｎ２ともいう。第１リアクトルＬｒ１および第２リアクトルＬｒ２は、それぞれトランスＴＲのフルブリッジ回路１１と接続される第１巻線Ｗｎ１、および、フルブリッジ回路１２と接続される第２巻線Ｗｎ２の漏れインダクタンスを利用してもよい。なお、ＤＣ／ＤＣコンバータ１０のトランスＴＲは、巻数比が１：１のものでなくても良い。ただし、以下では、トランスＴＲの巻数比が１：１であるものとして、電力変換装置１の構成および動作を説明する。

ＤＣ／ＤＣコンバータ１０の第１フルブリッジ回路１１は、直列接続された第１スイッチング素子Ｑ１および第３スイッチング素子Ｑ３を有する第１レグＬ１と、直列接続された第２スイッチング素子Ｑ２および第４スイッチング素子Ｑ４を有する第２レグＬ２と、を備える。図示してあるように、各レグの第ｎスイッチング素子Ｑｎ（ｎ＝１～４）のドレイン端子－ソース端子間には、第ｎダイオードＤｎ（ｎ＝１～４）が並列に接続されている。また、各レグは、第１入出力端子対１３と接続されている。第１スイッチング素子Ｑ１のドレイン端子および第２スイッチング素子Ｑ２のドレイン端子は入出力端子１３ｐと接続され、第３スイッチング素子Ｑ３のソース端子および第４スイッチング素子Ｑ４のソース端子は入出力端子１３ｍと接続されている。また、第１レグＬ１の、第１スイッチング素子Ｑ１のソース端子と第３スイッチング素子Ｑ３のドレイン端子とが接続する接続点ｐ１は、第１リアクトルＬｒ１を介してトランスＴＲの第１巻線Ｗｎ１の一端に接続されている。そして、第２レグＬ２の、第２スイッチング素子Ｑ２のソース端子と第４スイッチング素子Ｑ４のドレイン端子とが接続する接続点ｐ２は、トランスＴＲの第１巻線Ｗｎ１の他端に接続されている。

ＤＣ／ＤＣコンバータ１０の第２フルブリッジ回路１２は、直列接続された第５スイッチング素子Ｑ５及び第７スイッチング素子Ｑ７を有する第３レグＬ３と、直列接続された第６スイッチング素子Ｑ６及び第８スイッチング素子Ｑ８を有する第４レグＬ４と、を備える。図示してあるように、各レグの第ｎスイッチング素子Ｑｎ（ｎ＝５～８）のドレイン端子－ソース端子間には、第ｎダイオードＤｎ（ｎ＝５～８）が並列に接続されている。また、第３レグＬ３、第４レグＬ４は、いずれも、第２入出力端子１４と接続されている。第５スイッチング素子Ｑ５のドレイン端子および第６スイッチング素子Ｑ６のドレイン端子は入出力端子１４ｐと接続され、第７スイッチング素子Ｑ７のソース端子および第８スイッチング素子Ｑ８のソース端子は入出力端子１４ｍと接続されている。また、第３レグＬ３の、第５スイッチング素子Ｑ５のソース端子と第７スイッチング素子Ｑ７のドレイン端子とが接続する接続点ｐ３は、第２リアクトルＬｒ２を介してトランスＴＲの第２巻線Ｗｎ２の一端に接続されている。そして、第４レグＬ４の、第６スイッチング素子Ｑ６ソース端子と第８スイッチング素子Ｑ８のドレイン端子とが接続する接続点ｐ４は、トランスＴＲの第２巻線Ｗｎ２の他端に接続されている。なお、以下では、「第ｎスイッチング素子Ｑｎ（ｎ＝１～８）」を単に「スイッチング素子Ｑｎ（ｎ＝１～８）」、「第ｎダイオードＤｎ（ｎ＝１～８）」を単に「ダイオードＤｎ（ｎ＝１～８）」ともいう。ダイオードＤｎ（ｎ＝１～８）は、スイッチング素子Ｑｎ（ｎ＝１～８）の内部ダイオードであってもよく、外付けされたダイオードであってもよい。

スイッチング素子Ｑ１～Ｑ８の半導体材料としては、ガリウムナイトライド（ＧａＮ）、シリコン（Ｓｉ）、シリコンカーバイド（ＳｉＣ）等を用いることができるが、これらに限定されない。半導体スイッチング素子としては、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等を用いることができる。スイッチング素子Ｑ１～Ｑ８として用いられるこれらの半導体スイッチング素子に対して、各ダイオードＤ１～Ｄ８は逆並列に接続されている。

ＤＣ／ＤＣコンバータ１０の第１入出力端子対１３および第２入出力端子対１４には、入出力電圧の大きさを測定するための電圧センサ１５ｐおよび１５ｓが設けられている。なお、ＤＣ／ＤＣコンバータ１０には、入出力電流の大きさを測定するための各種センサが設けられるようにしてもよい。

制御ユニット２０は、ＤＣ／ＤＣコンバータ１０内の各スイッチング素子への制御信号のレベルを変更することにより、ＤＣ／ＤＣコンバータ１０（ＤＣ／ＤＣコンバータ１０内の各スイッチング素子のＯＮ／ＯＦＦ）を制御するユニットである。以下、第ｎスイッチング素子Ｑｎ（ｎ＝１～８）用の制御信号のことを、制御信号Ｇｎとも表記する。制御ユニット２０で生成された制御信号Ｇｎは、対応する第ｎスイッチング素子Ｑｎ（ｎ＝１～８）のゲート端子に入力される。制御ユニット２０は、マイクロコントローラ等のプロセッサ、ゲートドライバ等から構成されており、制御ユニット２０には、上記した各種センサ（電圧センサ１５ｐ、１５ｓ等）の出力が入力されている。

そして、制御ユニット２０は、入力されているデータ（電流値、電圧値）に基づき、ＤＣ／ＤＣコンバータ１０を、以下の４種のコンバータの中のいずれかとして動作させるかを決定し、決定したコンバータとして動作するようにＤＣ／ＤＣコンバータ１０を制御するように構成（プログラミング）されている。
・第１入出力端子対１３側が一次側の昇圧コンバータ
・第１入出力端子対１３側が一次側の降圧コンバータ
・第２入出力端子対１４側が一次側の昇圧コンバータ
・第２入出力端子対１４側が一次側の降圧コンバータ

また、制御ユニット２０は、ＤＣ／ＤＣコンバータ１０に対する制御内容の変更（ＤＣ
／ＤＣコンバータ１０を第１入出力端子対１３側が一次側の昇圧コンバータとして動作させる制御から、ＤＣ／ＤＣコンバータ１０を第２入出力端子対１４側が一次側の降圧コンバータとして動作させる制御への変更等）を、即座に行うようにも構成（プログラミング）されている。

（トランスの偏磁について）
先ず、図２から図４を用いて、ＤＣ／ＤＣコンバータ１０のトランスＴＲに生じる偏磁を説明する。図２は、偏磁を説明するためのＤＣ／ＤＣコンバータ１０の概略ブロック図である。図２において、「ＲＬ」は、スイッチング動作時におけるトランスＴＲのインピーダンスを表し、「Ｌｍ」はスイッチング動作時におけるトランスＴＲの励磁インダクタンスを表す。また、破線矢印で示される「Ｉｐ」、「Ｉｍ」、「Ｉｓ」は、それぞれインピーダンスＲＬを流れる電流、励磁インダクタンスＬｍに流れる励磁電流、第２リアクトルＬｒ２（あるいは二次側の漏れインダクタンス）を流れる電流を表す。さらに、実線矢印で示される「Ｖｔ」、「Ｖｌ」は、第１リアクトルＬｒ１（あるいは一次側の漏れインダクタンス）に印加される電圧、励磁インダクタンスＬｍに印加される電圧を表す。破線矢印および実線矢印の矢印方向は、電流の流れる向きおよび電圧の印加方向を表す。図２に示されるＤＣ／ＤＣコンバータ１０においては、第１入出力端子対１３に印加された入力電圧Ｖｉが、第１フルブリッジ回路１１のスイッチング素子Ｑ１～Ｑ４、および第２フルブリッジ回路１２のスイッチング素子Ｑ５～Ｑ８のスイッチング動作により昇圧されて、第２入出力端子対１４に出力電圧Ｖｏとして出力される。

図３は、ＤＣ／ＤＣコンバータ１０の昇圧コンバータ動作時の、制御の推移を説明するタイムチャートである。図３（ａ）には、トランスＴＲに流れる電流の推移を示すグラフが表され、縦軸は電流（Ａ）の大きさを表し、横軸は時間の経過を表す。図３（ａ）の破線で示されるグラフには、昇圧コンバータ動作時の第１リアクトルＬｒ１に流れる電流（Ｉｔｒ１）の推移が表され、実線で示されるグラフには、第２リアクトルＬｒ２に流れる電流（Ｉｔｒ３）の推移が表されている。

図３（ｂ）および（ｃ）は、スイッチング素子Ｑｎ（ｎ＝１～８）のゲート端子における制御信号の推移を示すグラフである。図３（ｂ）の実線で示されるグラフには、第１フルブリッジ回路１１におけるスイッチング素子Ｑ２およびＱ３のゲート端子に入力される制御信号の電圧値（Ｖｇ２，Ｖｇ３）の推移が表され、破線で示されるグラフには、第２フルブリッジ回路１２におけるスイッチング素子Ｑ７のゲート端子に入力される制御信号の電圧値（Ｖｇ７）の推移が表されている。スイッチング素子Ｑ７のゲート端子に入力される制御信号は、例えば、第１フルブリッジ回路１１におけるスイッチング素子Ｑ２およびＱ３のゲート端子に入力される制御信号の立ち上がりから所定期間経過後に立ち上がるように制御されている。ＤＣ／ＤＣコンバータ１０においては、昇圧後に出力される出力電圧Ｖｏや出力電流が目標値となるように、上記所定期間が変更される。

また、図３（ｃ）の実線で示されるグラフには、第１フルブリッジ回路１１におけるスイッチング素子Ｑ１およびＱ４のゲート端子に入力される制御信号の電圧値（Ｖｇ１，Ｖｇ４）の推移が表され、破線で示されるグラフには、第２フルブリッジ回路１２におけるスイッチング素子Ｑ８のゲート端子に入力される制御信号の電圧値（Ｖｇ８）の推移が表されている。図３（ｃ）においても、スイッチング素子Ｑ８のゲート端子に入力される制御信号は、例えば、第１フルブリッジ回路１１におけるスイッチング素子Ｑ１およびＱ４のゲート端子に入力される制御信号の立ち上がりから所定期間経過後に立ち上がるように制御されている。ＤＣ／ＤＣコンバータ１０においては、昇圧後に出力される出力電圧Ｖｏや出力電流が目標値となるように、上記所定期間が変更される。なお、図３（ｂ）、（ｃ）においては、スイッチング素子Ｑ５およびＱ６はＯＦＦ（ドレイン端子－ソース端子間は開放）制御されている。

図３（ｄ）は、励磁インダクタンスＬｍにおける電圧（Ｖｔｒ２）および励磁インダクタンスＬｍに流れる電流（Ｉｔｒ２）の推移を示すグラフである。図３（ｄ）において、励磁インダクタンスＬｍにおける電圧（Ｖｔｒ２）の推移は破線で示されるグラフで表され、励磁インダクタンスＬｍに流れる電流（Ｉｔｒ２）の推移は実線で示されるグラフで表されている。図３（ｄ）の破線グラフに示すように、トランスＴＲの励磁インダクタンスＬｍにおける電圧（Ｖｔｒ２）の電圧値は、スイッチング素子Ｑ１からＱ８のスイッチング動作により所定のステップで階段状に変化することがわかる。また、実線グラフに示される、励磁インダクタンスＬｍに流れる電流（Ｉｔｒ２）においても、スイッチング素子Ｑ１からＱ８のスイッチング動作に伴い、所定の範囲内（図３（ｄ）では、±１．５Ａ）で正弦波状に変化していることがわかる。ＤＡＢ方式のＤＣ／ＤＣコンバータ１０において、図３（ａ）から（ｄ）に示すように、理想的なスイッチングによる電力変換が行われるときには、励磁電流Ｉｍの平均値はゼロとなり、直流成分による偏磁が生ずることはない。しかしながら、ＤＣ／ＤＣコンバータ１０を構成するスイッチング素子（Ｑ１－Ｑ８）には、昇降圧変換時のスイッチングに関してデバイス間の個体差が存在している。このため、電力変換（昇圧変換、降圧変換）時においては、ＤＣ／ＤＣコンバータ１０を構成するスイッチング素子（Ｑ１－Ｑ８）の個体差を要因とする直流成分がトランスＴＲに生じる場合がある。

図４は、簡略化されたトランスＴＲの回路モデルによる偏磁を説明する図である。図４（ａ）には、インピーダンスＲの他端と励磁インダクタンスＬｍの一端とが直列接続し、インピーダンスＲの一端と励磁インダクタンスＬｍの他端との間に電圧Ｖｉｎが印加される回路モデルが示されている。図４（ａ）の回路モデルにおいては、スイッチング素子Ｑｎ（ｎ＝１～８）のスイッチングにより、電圧Ｖｉｎが変化して、励磁インダクタンスＬｍにかかる電圧Ｖｔ、励磁電流Ｉｍが変化する。

図４（ｂ）は、図４（ａ）の回路モデルにおいて理想的なスイッチングが行われている状態を説明する図である。図４（ｂ）の縦軸は電流または電圧の相対的な大きさを表し、横軸は時間の経過を表す。図４（ｂ）の実線で示されるグラフは、スイッチングによって励磁インダクタンスＬｍに印加される電圧Ｖｔの遷移を表し、破線で示されるグラフは、スイッチングによって励磁インダクタンスＬｍに流れる電流Ｉｍの遷移を表す。スイッチングにより、励磁インダクタンスＬｍに印加される電圧Ｖｔは所定の範囲（±Ｖｉｎ）で、正負に対称的に変化する。スイッチングの切換え周期を「Ｔ」とする場合、電圧Ｖｔは周期「Ｔ／２」毎に「－Ｖｉｎ」から「＋Ｖｉｎ」へ矩形状に変化する。そして励磁インダクタンスＬｍに流れる電流Ｉｍも、電圧Ｖｔが電圧値「＋Ｖｉｎ」到達のときに正側ピーク値、および、電圧Ｖｔが電圧値「－Ｖｉｎ」到達のときに負側ピーク値となる、正負に対称的な三角波状に変化する。このように、理想的なスイッチングが行われる場合には、励磁インダクタンスＬｍに流れる電流Ｉｍは正負において対照的に変化し、直流成分はゼロである。

図４（ｃ）は、図４（ａ）の回路モデルにおいて個体差によるスイッチングのタイミングにずれが生じた場合を説明する図である。図４（ｃ）の縦軸および横軸、実線および破線で示されるグラフは図４（ｂ）と同様である。スイッチング素子（Ｑ１－Ｑ８）間に存在する個体差により、電力変換の際のスイッチングの切替えタイミングにずれが生じる場合がある。このようなスイッチングのずれは、スイッチング周期（Ｔ）内におけるドレイン端子－ソース端子間の導通から開放へ切り替わるタイミングのずれ（遅延）として現れることになる。このスイッチング周期内におけるずれ量（遅延量）を「Ｔｄ」とする。

図４（ｃ）の実線グラフに示されるように、ドレイン端子－ソース端子間の導通から開放へ切り替わるタイミングでは遅延量Ｔｄが周期（Ｔ／２）に加算されることになり、ス
イッチング周期（Ｔ）内のドレイン端子－ソース端子間の導通期間が「Ｔ／２＋Ｔｄ」で示されるように相対的に長くなる。一方、ドレイン端子－ソース端子間の開放から導通へ切り替わるタイミングでは遅延量Ｔｄが周期（Ｔ／２）から減算されることになり、スイッチング周期（Ｔ）内のドレイン端子－ソース端子間の開放期間が「Ｔ／２－Ｔｄ」で示されるように相対的に短くなる。トランスＴＲでは、遅延量Ｔｄに相当する導通期間で印加された電圧Ｖｔによる電流が、励磁インダクタンスＬｍに生じる直流成分Ｉｄｃとして現れることになる。そして、トランスＴＲに生じた直流成分はインピーダンスＲを通じて「Ｒ×Ｉｄｃ」の電圧降下として正側の電圧値に重畳されることになる。理想状態では「＋Ｖｉｎ」から「－Ｖｉｎ」の範囲内で対称的に変化する電圧Ｖｔには電圧降下が生じ、「＋Ｖｉｎ－Ｒ×Ｉｄｃ」から「－Ｖｉｎ」の範囲内で変化する非対称の電圧が励磁インダクタンスＬｍに印加されることになる。

また、図４（ｃ）に示されるように直流成分Ｉｄｃが生じた励磁インダクタンスＬｍには、電圧Ｖｔが電圧値「＋Ｖｉｎ」到達のときに正側ピーク値、および、電圧Ｖｔが電圧値「－Ｖｉｎ」到達のときに負側ピーク値となる、正負で非対称に変化する励磁電流Ｉｍが流れることになる。なお、図４（ｃ）では、励磁インダクタンスＬｍに流れる電流は、正側の直流成分Ｉｄｃが重畳されるため正側にかさ上げされた三角波状の電流として変化する。

（偏磁抑制）
次に、図５から図７を用いて、本実施例における、ＤＣ／ＤＣコンバータ１０のトランスＴＲに生じる偏磁の抑制を説明する。図５は、昇圧コンバータとして機能するＤＣ／ＤＣコンバータ１０における電流の流れを示す図である。ＤＣ／ＤＣコンバータ１０の各スイッチング素子は、図３（ｂ）、（ｃ）に示されるゲート端子への電圧制御を受けてドレイン端子－ソース端子間を導通（「ＯＮ」ともいう）または開放（「ＯＦＦ」ともいう）し、第１入出力端子対１３に印加された入力電圧Ｖｉを昇圧して第２入出力端子対１４に出力電圧Ｖｏを出力する。

図５において、太一点鎖線矢印で示される電流の流れは第１フルブリッジ回路１１およびトランスＴＲの一次側に流れる電流Ｉｔｒ１を表し、太実線矢印で示される電流の流れはトランスＴＲの二次側および第２フルブリッジ回路１２に流れる電流Ｉｔｒ３を表す。また、破線矢印は励磁インダクタンスに流れる励磁電流Ｉｔｒ２を表す。なお、図５においては、トランスＴＲには偏磁が生じたものと想定し、励磁電流Ｉｔｒ２の正負が変わる状態であるものとして説明する。すなわち、図５においては、図３（ｃ）に示されるように、第１フルブリッジ回路１１ではスイッチング素子Ｑ１およびＱ４がＯＮとなり、第２フルブリッジ回路１２ではスイッチング素子Ｑ８がＯＮであるように制御された状態から、図３（ｂ）に示される制御状態に切替わった直後の状態である。この状態においては、スイッチング素子Ｑ８はＯＮである。図３（ｂ）に示される制御状態では、第１フルブリッジ回路１１のスイッチング素子Ｑ２およびＱ３がＯＮとなり、第２フルブリッジ回路１２のスイッチング素子Ｑ８がＯＮからＯＦＦに切り替わり、スイッチング素子Ｑ７がＯＮになるように制御される。

太一点鎖線矢印で示されるように、電流Ｉｔｒ１は、トランスＴＲ（一次側）→接続点ｐ２→スイッチング素子Ｑ２→入出力端子１３ｐ→入力電圧Ｖｉ→入出力端子１３ｍ→スイッチング素子Ｑ３→接続点ｐ１→インピーダンスＲＬ→第１リアクタンスＬｒ１→トランスＴＲ（一次側）の順で流れることになる。また、電流Ｉｔｒ３は、スイッチング素子Ｑ８がＯＮを維持しているため、太実線矢印で示されるように、トランスＴＲ（二次側）→第２リアクタンスＬｒ２→接続点ｐ３→スイッチング素子Ｑ５（ダイオードＤ５）→入出力端子１４ｐ→出力電圧Ｖｏ→入出力端子１４ｍ→スイッチング素子Ｑ８→接続点ｐ４→トランスＴＲ（二次側）の順で流れることになる。

ここで、第１フルブリッジ回路１１および第２フルブリッジ回路１２のそれぞれを構成する各スイッチング素子には、アーム短絡を防止するためのデッドタイムが設定されている。すなわち、第１フルブリッジ回路１１の第１レグＬ１を構成するスイッチング素子Ｑ１およびＱ３、第２レグＬ２を構成するスイッチング素子Ｑ２およびＱ４には、アーム短絡防止のためのデッドタイムが設けられている。同様にして、第２フルブリッジ回路１２の第３レグＬ３を構成するスイッチング素子Ｑ５およびＱ７、第４レグＬ４を構成するスイッチング素子Ｑ６およびＱ８のそれぞれにも、アーム短絡防止のためのデッドタイムが設けられている。デッドタイムは、第１レグＬ１では、例えば、スイッチング素子Ｑ１およびＱ３の同時ＯＦＦ期間として設定され、この同時ＯＦＦ期間が設けられることにより、スイッチング素子Ｑ１およびＱ３の同時ＯＮで生じるアーム短絡が防止できる。他のレグについても同様である。

本実施例に係る電力変換装置１においては、トランスＴＲに偏磁が生じたときには、昇圧スイッチングおよび降圧スイッチングに係る各スイッチング素子のデッドタイムを、レグ単位で操作することで、偏磁を抑制する。具体的には、トランスＴＲの励磁電流Ｉｔｒ２に含まれる直流成分が減少するようにデッドタイムの期間の長さをレグ単位で増加・減少させ、励磁インダクタンスＬｍに印加される電圧を制御する。

図６および７を用いてデッドタイムの長さによる偏磁の抑制を説明する。図６は、スイッチング素子Ｑ２およびＱ４に設けられたデッドタイムが相対的に小さい（デッドタイム期間が短い）場合の電流Ｉｔｒ１の流れを説明する図である。図６（ａ）には、電流Ｉｔｒ１の電流経路が一点鎖線矢印で例示され、図６（ｂ）には電流Ｉｔｒ１の推移を示すグラフが例示されている。なお、図６（ａ）では、図５に示す第１入出力端子対１３（入出力端子１３ｐ、１３ｍ）、第２入出力端子対１４（入出力端子１４ｐ、１４ｍ）の表記が省略されている。また、図６（ｂ）の縦軸は電流の大きさを表し、横軸は時間の経過を表す。図６（ｂ）において実線丸囲みで示される箇所は、電流Ｉｔｒ１が正側から負側へ移行し、ゼロ値になるタイミングを表す。

図６（ｂ）に示されるように、スイッチング素子Ｑ２およびＱ４に設けられたデッドタイム期間が相対的に短い場合では、正側から負側に移行する電流Ｉｔｒ１がゼロ値になるタイミング以前にスイッチング素子Ｑ２がＯＮしてしまい、電流Ｉｔｒ１は、図６（ａ）の太一点鎖線矢印で示される電流経路になる。すなわち、電流Ｉｔｒ１の電流経路は、トランスＴＲ（一次側）→第１リアクタンスＬｒ１→インピーダンスＲＬ→接続点ｐ１→スイッチング素子Ｑ３→入力電圧Ｖｉ→スイッチング素子Ｑ２→接続点ｐ２→トランスＴＲ（一次側）の順で流れることになる。このため、電流Ｉｔｒ１は、図６（ｂ）に示されるように、正側から負側に連続的に移行することになる。

図７は、スイッチング素子Ｑ２およびＱ４に設けられたデッドタイムが相対的に大きい（デッドタイム期間が長い）場合の電流Ｉｔｒ１の流れを説明する図である。図７（ａ）には、電流Ｉｔｒ１の電流経路が破線矢印で例示され、図７（ｂ）には電流Ｉｔｒ１の推移を示すグラフが例示されている。図７（ａ）では、図５に示す第１入出力端子対１３（入出力端子１３ｐ、１３ｍ）、第２入出力端子対１４（入出力端子１４ｐ、１４ｍ）の表記が省略されている。図７（ｂ）の縦軸は電流の大きさを表し、横軸は時間の経過を表す。図７（ｂ）において２点鎖線丸囲みｚ１からｚ３で示される箇所は、電流Ｉｔｒ１が正側から負側へ移行する際に、ゼロ値が維持される期間（電流が流れない電流不連続期間）を表す。

図７（ａ）および（ｂ）に示されるように、スイッチング素子Ｑ２およびＱ４に設けられたデッドタイム期間が相対的に長い場合では、スイッチング素子Ｑ２がＯＮになる前に
、正側から負側へ移行する電流Ｉｔｒ１がゼロ値になり（図７（ｂ）実線丸囲み）、デッドタイム期間が経過するまで電流が流れないゼロ値を維持する電流不連続期間（図７（ｂ）、二点鎖線丸囲みｚ１からｚ３）を持たせることが可能になる。但し、この電流不連続期間では、デバイス（トランスＴＲやスイッチング素子Ｑ１からＱ４）の寄生成分等を起因とする電流や励磁電流として微小な電流が流れることになる（図７（ｂ）ではこれらの電流は無視されている）。この電流経路は、図７（ａ）の破線矢印で示されるように、トランスＴＲ（一次側）→第１リアクタンスＬｒ１→インピーダンスＲＬ→接続点ｐ１→ダイオードＤ１→入力電圧Ｖｉ→ダイオードＤ４→接続点ｐ２→トランスＴＲ（一次側）の順で流れることになる。本実施例においては、デバイスの寄生成分等を起因とする微小な電流（デバイスの寄生成分等を起因とする電流や励磁電流）が流れる状態を含み、電流不連続期間と称する。

図７（ａ）に示される破線矢印の電流経路と、図６（ａ）に示される一点鎖線矢印の電流経路とを比較すると、励磁インダクタンスＬｍにかかる電圧の正負の極性が反転していることがわかる。すなわち、図６（ａ）では、第１リアクタンスＬｒ１と接続される励磁インダクタンスＬｍの一端は入力電圧Ｖｉの負極側と接続され、他端は入力電圧Ｖｉの正極側と接続されている。一方、図７（ａ）では、第１リアクタンスＬｒ１と接続される励磁インダクタンスＬｍの一端は入力電圧Ｖｉの正極側に接続され、他端は入力電圧Ｖｉの負極側と接続されることになる。

本実施例においては、偏磁（励磁電流の直流成分）が生じたときには、昇圧動作および降圧動作に関連する各スイッチング素子のデッドタイム期間をレグ単位で可変することで、励磁インダクタンスＬｍに流れる励磁電流Ｉｔｒ２の直流成分を減少させる方向に電圧をかけ、トランスＴＲに生じた偏磁を抑制する。

（昇降圧切替時における出力変動）
本実施例の前提になる電力変換装置１では、例えば、第１レグＬ１～第４レグＬ４に含まれる各スイッチング素子のＯＮ・ＯＦＦに係る位相シフト量を相対的に変更することで、昇圧動作と降圧動作とを切替えることができる。例えば、第１入出力端子対１３側を一次側とし、第２入出力端子対１４側を二次側としてＤＣ／ＤＣコンバータ１０の動作を降圧動作から昇圧動作に切替える場合には、第１レグＬ１に対する第２レグＬ２の位相シフト量を０まで減少させる。そして、第１レグＬ１に対する第２レグＬ２の位相シフト量を０に維持したまま、第２レグＬ２に対する第４レグＬ４の位相シフト量を０から所望の位相値に調整する。ここで、第１レグＬ１に対する第２レグＬ２の位相シフト量は、スイッチング素子Ｑ３がＯＮからＯＦＦとなる立ち下がりのタイミングと、スイッチング素子Ｑ４がＯＮからＯＦＦになる立ち下がりのタイミング間の遅延量（ＴΦ）として表すことができる。また、第２レグＬ２に対する第４レグＬ４の位相シフト量は、スイッチング素子Ｑ４がＯＮからＯＦＦとなる立ち下がりのタイミングと、スイッチング素子Ｑ８がＯＮからＯＦＦになる立ち下がりのタイミング間の遅延量（ＴΦ）として表すことができる。なお、スイッチング素子Ｑｎ（ｎ＝１～８）のＯＮ・ＯＦＦは、所定の周期（Ｔ）で変化するので、遅延量（ＴΦ）は進相量（ＴΦ）としても表現することができる。

また、例えば、第１入出力端子対１３側を一次側とし、第２入出力端子対１４側を二次側としてＤＣ／ＤＣコンバータ１０の動作を昇圧動作から降圧動作に切替える場合には、第２レグＬ２に対する第４レグＬ４の位相シフト量を０まで減少させる。そして、第２レグＬ２に対する第４レグＬ４の位相シフト量を０まま、第２レグＬ２に対する第１レグＬ１の位相シフト量を０から所望の位相値に調整する。このように、電力変換装置１では、第１レグＬ１～第４レグＬ４に含まれる各スイッチング素子のＯＮ・ＯＦＦに係る位相シフト量を相対的に変更することで昇降圧動作が連続的に切替えられる。

なお、以下の説明において、ＤＣ／ＤＣコンバータ１０における「昇圧動作」および「降圧動作」のそれぞれは、第１レグＬ１～第４レグＬ４に含まれる各スイッチング素子のＯＮ・ＯＦＦに係るスイッチングパターンによる動作を表し、電圧変換に係る入力電圧と出力電圧の関係性を表すものではない。つまり、本実施例では、ＤＣ／ＤＣコンバータ１０は、「昇圧動作」においては入力電圧＞出力電圧で動作するときがあり、「降圧動作」においても入力電圧＜出力電圧で動作することがあり得る。ＤＣ／ＤＣコンバータ１０の昇圧動作を「昇圧モード」、降圧動作を「降圧モード」ともいう。また、昇圧モードから降圧モードへの切替えは、昇圧モード側からの位相シフト量が最小ＴΦ（降圧モード側からの位相シフト量が最大ＴΦ）で行われるものとして説明する。位相シフト量が最小ＴΦにおける昇圧モードを「昇圧モード最小ＴΦ」、位相シフト量が最大ＴΦにおける降圧モードを「降圧モード最大ＴΦ」ともいう。

本実施例の前提になる電力変換装置１のＤＣ／ＤＣコンバータ１０では、昇圧モードにおける電流経路と、降圧モードにおける電流経路とは異なり、トランスＴＲに流れる電流波形も異なる。このため、例えば、昇圧モード最小ＴΦから降圧モード最大ＴΦに動作モードを切り替えた場合に、出力差が生じることになる。以下、図８から図１３を参照し、昇降圧切替時におけるＤＣ／ＤＣコンバータ１０の出力変動を説明する。

先ず、図８から図１０を用いて、トランス電流の正側で生じる出力差を説明する。図８は、昇圧モードにおける電流経路を説明する図である。図８（ａ）には、第１フルブリッジ回路１１のスイッチング素子Ｑ１およびＱ４がＯＮ、第２フルブリッジ回路１２のスイッチング素子Ｑ８がＯＮの場合の電流経路が実線矢印で示され、図８（ｂ）には、図８（ａ）に示されるスイッチング後のデッドタイム時の電流経路が実線矢印で示されている。

図８（ａ）の実線矢印に示されるように、第１フルブリッジ回路１１では、入力電圧Ｖｉ（正極側）→スイッチング素子Ｑ１→接続点ｐ１→インピーダンスＲＬ→第１リアクトルＬｒ１→励磁インダクタンスＬｍ→接続点ｐ２→スイッチング素子Ｑ４→入力電圧Ｖｉ（負極側）の電流経路で電流が流れる。同様にして、第２フルブリッジ回路１２では、トランスＴＲ（二次側）→第２リアクトルＬｒ２→接続点ｐ３→ダイオードＤ５→出力電圧Ｖｏ→スイッチング素子Ｑ８→接続点ｐ４→トランスＴＲ（二次側）の電流経路で電流が流れる。

そして、デッドタイムにおいては、図８（ｂ）の実線矢印で示されるように、第１フルブリッジ回路１１では、入力電圧Ｖｉ（負極側）→ダイオードＤ３→接続点ｐ１→インピーダンスＲＬ→第１リアクトルＬｒ１→励磁インダクタンスＬｍ→接続点ｐ２→ダイオードＤ２→入力電圧Ｖｉ（正極側）の電流経路で電流が流れることになる。この電流は、例えば、トランスＴＲにおける励磁インダクタンスＬｍ、第１リアクトルＬｒ１、デバイスの寄生容量等に蓄積されたエネルギーを起因とするものである。同様にして、第２フルブリッジ回路１２では、トランスＴＲ（二次側）→第２リアクトルＬｒ２→接続点ｐ３→ダイオードＤ５→出力電圧Ｖｏ→ダイオードＤ８→接続点ｐ４→トランスＴＲ（二次側）の電流経路で電流が流れることになる。

図９は、昇圧モード最小ＴΦ、降圧モード最大ＴΦにおける電流経路を説明する図である。図９（ａ）は、昇圧モード最小ＴΦにおける電流経路を表し、図９（ｂ）は、降圧モード最大ＴΦにおける電流経路を表す。図９（ａ）および（ｂ）において、電流経路は実線矢印で示されている。なお、昇圧モード最小ＴΦにおける電流経路、降圧モード最大ＴΦにおける電流経路は、図８（ｂ）に示すデッドタイム後に遷移した状態で形成される電流経路である。

昇圧モード最小ＴΦにおいては、図９（ａ）に示されるように、第１フルブリッジ回路
１１のスイッチング素子Ｑ２およびＱ３がＯＮ、第２フルブリッジ回路１２のスイッチング素子Ｑ７がＯＮとなる。そして、実線矢印で示されるように、第１フルブリッジ回路１１では、入力電圧Ｖｉ（負極側）→スイッチング素子Ｑ３→接続点ｐ１→インピーダンスＲＬ→第１リアクトルＬｒ１→励磁インダクタンスＬｍ→接続点ｐ２→スイッチング素子Ｑ２→入力電圧Ｖｉ（正極側）の電流経路で電流が流れることになる。また、第２フルブリッジ回路１２では、トランスＴＲ（二次側）→第２リアクトルＬｒ２→接続点ｐ３→スイッチング素子Ｑ７→ダイオードＤ８→接続点ｐ４→トランスＴＲ（二次側）の電流経路で電流が流れることになる。

また、降圧モード最大ＴΦにおいては、図９（ｂ）に示されるように、第１フルブリッジ回路１１のスイッチング素子Ｑ２およびＱ３がＯＮとなり、第２フルブリッジ回路１２のスイッチング素子Ｑｎ（ｎ＝５～８）はＯＦＦ制御される。したがって、降圧モード最大ＴΦにおける第１フルブリッジ回路１１では、図９（ａ）に示される昇圧モード最小ＴΦと同様の電流経路で電流が流れることになる。しかし、降圧モード最大ＴΦにおける第２フルブリッジ回路１２では、スイッチング素子Ｑｎ（ｎ＝５～８）がＯＦＦ制御されているため、トランスＴＲ（二次側）→第２リアクトルＬｒ２→接続点ｐ３→ダイオードＤ５→出力電圧Ｖｏ→ダイオードＤ８→接続点ｐ４→トランスＴＲ（二次側）の電流経路で電流が流れることになる。

図９（ａ）と（ｂ）に示される電流経路を比較すると、第１フルブリッジ回路１１側の電流経路は同様であるが、第２ブリッジ回路１２側の電流経路は、昇圧モード最小ＴΦおよび降圧モード最大ＴΦで相違する。このため、昇圧モード最小ＴΦから降圧モード最大ＴΦに動作モードを切り替えた場合に、トランスＴＲを流れる電流に出力差が生じることになる。

図１０は、昇圧モード最小ＴΦおよび降圧モード最大ＴΦにおける電流の推移を示すグラフである。縦軸は電流の大きさ（Ａ）を表し、横軸は時間（μｓ）の経過を表す。図１０において、破線で示されるグラフには昇圧モード最小ＴΦにおけるトランスＴＲを流れる電流の推移が表され、実線で示されるグラフには降圧モード最大ＴΦにおけるトランスＴＲを流れる電流の推移が表されている。実線楕円枠ｚ４で囲まれた領域に示されるように、トランスＴＲを流れる電流には、降圧モード最大ＴΦ＞昇圧モード最小ＴΦとなる出力差が生じていることがわかる。昇圧モード最小ＴΦの電流正側ピーク値は、降圧モード最大ＴΦより小さく、ピーク値以降の電流ゼロ値に至る減少傾斜も降圧モード最大ＴΦより緩やかになる。

次に、トランス電流の負側で生じる出力差を説明する。図１１は、昇圧モードにおける電流経路を説明する図である。図１１（ａ）には、第１フルブリッジ回路１１のスイッチング素子Ｑ２およびＱ３がＯＮ、第２フルブリッジ回路１２のスイッチング素子Ｑ７がＯＮの場合の電流経路が実線矢印で示され、図１１（ｂ）には、図１１（ａ）に示されるスイッチング後のデッドタイム時の電流経路が実線矢印で示されている。

図１１（ａ）の実線矢印に示されるように、第１フルブリッジ回路１１では、入力電圧Ｖｉ（正極側）→スイッチング素子Ｑ２→接続点ｐ２→励磁インダクタンスＬｍ→第１リアクトルＬｒ１→インピーダンスＲＬ→接続点ｐ１→スイッチング素子Ｑ３→入力電圧Ｖｉ（負極側）の電流経路で電流が流れる。同様にして、第２フルブリッジ回路１２では、トランスＴＲ（二次側）→接続点ｐ４→ダイオードＤ６→出力電圧Ｖｏ→スイッチング素子Ｑ７→接続点ｐ３→第２リアクトルＬｒ２→トランスＴＲ（二次側）の電流経路で電流が流れる。

そして、デッドタイムにおいては、図１１（ｂ）の実線矢印で示されるように、第１フ
ルブリッジ回路１１では、入力電圧Ｖｉ（負極側）→ダイオードＤ４→接続点ｐ２→励磁インダクタンスＬｍ→第１リアクトルＬｒ１→インピーダンスＲＬ→接続点ｐ１→ダイオードＤ１→入力電圧Ｖｉ（正極側）の電流経路で電流が流れることになる。図１１（ｂ）においてもこの電流は、トランスＴＲにおける励磁インダクタンスＬｍ、第１リアクトルＬｒ１、デバイスの寄生容量等に蓄積されたエネルギーを起因とするものである。同様にして、第２フルブリッジ回路１２では、トランスＴＲ（二次側）→接続点ｐ４→ダイオードＤ６→出力電圧Ｖｏ→ダイオードＤ７→接続点ｐ３→第２リアクトルＬｒ２→トランスＴＲ（二次側）の電流経路で電流が流れることになる。

図１２は、昇圧モード最小ＴΦ、降圧モード最大ＴΦにおける電流経路を説明する図である。図１２（ａ）は、昇圧モード最小ＴΦにおける電流経路を表し、図１２（ｂ）は、降圧モード最大ＴΦにおける電流経路を表す。図１２（ａ）および（ｂ）において、電流経路は実線矢印で示されている。なお、昇圧モード最小ＴΦにおける電流経路、降圧モード最大ＴΦにおける電流経路は、図１１（ｂ）に示すデッドタイム後に遷移した状態で形成される電流経路である。

昇圧モード最小ＴΦにおいては、図１２（ａ）に示されるように、第１フルブリッジ回路１１のスイッチング素子Ｑ１およびＱ４がＯＮ、第２フルブリッジ回路１２のスイッチング素子Ｑ８がＯＮとなる。そして、実線矢印で示されるように、第１フルブリッジ回路１１では、入力電圧Ｖｉ（負極側）→スイッチング素子Ｑ４→接続点ｐ２→励磁インダクタンスＬｍ→第１リアクトルＬｒ１→インピーダンスＲＬ→接続点ｐ１→スイッチング素子Ｑ１→入力電圧Ｖｉ（正極側）の電流経路で電流が流れることになる。また、第２フルブリッジ回路１２では、トランスＴＲ（二次側）→接続点ｐ４→スイッチング素子Ｑ８→ダイオードＤ７→接続点ｐ３→第２リアクトルＬｒ２→トランスＴＲ（二次側）の電流経路で電流が流れることになる。

また、降圧モード最大ＴΦにおいては、図１２（ｂ）に示されるように、第１フルブリッジ回路１１のスイッチング素子Ｑ１およびＱ４がＯＮとなり、第２フルブリッジ回路１２のスイッチング素子Ｑｎ（ｎ＝５～８）はＯＦＦ制御される。したがって、降圧モード最大ＴΦの第１フルブリッジ回路１１では、図１２（ａ）に示される昇圧モード最小ＴΦと同様の電流経路で電流が流れることになる。しかし、第２フルブリッジ回路１２では、スイッチング素子Ｑｎ（ｎ＝５～８）がＯＦＦ制御されているため、トランスＴＲ（二次側）→接続点ｐ４→ダイオードＤ６→出力電圧Ｖｏ→ダイオードＤ７→接続点ｐ３→第２リアクトルＬｒ２→トランスＴＲ（二次側）の電流経路で電流が流れることになる。

図１２（ａ）と（ｂ）に示される電流経路を比較すると、第１フルブリッジ回路１１側の電流経路は同様であるが、第２ブリッジ回路１２側の電流経路は、昇圧モード最小ＴΦおよび降圧モード最大ＴΦで相違する。このため、昇圧モード最小ＴΦから降圧モード最大ＴΦに動作モードを切り替えた場合に、トランスＴＲを流れる電流に出力差が生じることになる。

図１３は、昇圧モード最小ＴΦおよび降圧モード最大ＴΦにおける電流の推移を示すグラフである。縦軸は電流の大きさ（Ａ）を表し、横軸は時間（μｓ）の経過を表す。図１３において、破線で示されるグラフには昇圧モード最小ＴΦにおけるトランスＴＲを流れる電流の推移が表され、実線で示されるグラフには降圧モード最大ＴΦにおけるトランスＴＲを流れる電流の推移が表されている。実線楕円枠ｚ５で囲まれた領域に示されるように、トランスＴＲを流れる電流には、降圧モード最大ＴΦ＞昇圧モード最小ＴΦとなる出力差が生じていることがわかる。昇圧モード最小ＴΦの電流負側ピーク値は、降圧モード最大ＴΦより小さく、ピーク値以降の電流ゼロ値に至る増加傾斜も降圧モード最大ＴΦより緩やかになる。

図９（ａ）および（ｂ）に示される電流経路を比較すると、昇圧モード最小ＴΦと降圧モード最大ＴΦとでは、第３レグＬ３のスイッチング素子Ｑ７がＯＮであることで相違する。同様にして、図１２（ａ）および（ｂ）に示される電流経路を比較すると、昇圧モード最小ＴΦと降圧モード最大ＴΦとでは、第４レグＬ４のスイッチング素子Ｑ８がＯＮであることで相違する。図９（ａ）および（ｂ）に示される昇圧モード最小ＴΦと降圧モード最大ＴΦの電流経路は、図８（ｂ）に示されるデッドタイム後のスイッチングによるものであり、図１２（ａ）および（ｂ）に示される昇圧モード最小ＴΦと降圧モード最大ＴΦの電流経路は、図１１（ｂ）に示されるデッドタイム後のスイッチングによるものである。

したがって、例えば、図８（ｂ）に示される第３レグＬ３のデッドタイムの期間を相対的に延長（大きく）することで、昇圧モード最小ＴΦにおけるスイッチング素子Ｑ７がＯＮになる前に、降圧モード最大ＴΦと同じ電流経路が形成可能になる。つまり、第３レグＬ３の延長されたデッドタイムの期間内で昇圧モード最小ＴΦから降圧モード最大ＴΦへ切替えることで、昇降圧切替時の電流経路の相違による出力変動が抑制できる。
図１２（ａ）および（ｂ）についても同様である。例えば、図１１（ｂ）に示される第４レグＬ４のデッドタイムの期間を相対的に延長（大きく）することで、昇圧モード最小ＴΦにおけるスイッチング素子Ｑ８がＯＮになる前に、降圧モード最大ＴΦと同じ電流経路が形成可能になる。この場合においても、第４レグＬ４の延長されたデッドタイムの期間内で昇圧モード最小ＴΦから降圧モード最大ＴΦへ切替えることで、昇降圧切替時の電流経路の相違による出力変動が抑制できる。
本実施例に係る電力変換装置１においては、昇圧スイッチングの最小ＴΦと降圧スイッチングの最大ＴΦとの間で同じ電流経路を確保するため、スイッチングに係る一部のレグのデッドタイムを延長（大きく）する。但し、デッドタイムの期間増加は昇降圧変換損失の増加を招く虞があるため、他のレグのデッドタイムは最小期間に変更する。

図１４は、本実施例に係る昇圧モードおよび降圧モードにおける電流の推移を示すグラフである。縦軸は電流の大きさ（Ａ）を表し、横軸は時間（μｓ）の経過を表す。図１４において、破線で示されるグラフには昇圧モードにおけるトランスＴＲを流れる電流の推移が表され、実線で示されるグラフには降圧モードにおける電流の推移が表されている。図１４に示されるように、昇圧モードにおける電流の推移と降圧モードにおける電流の推移とは同じ傾向で推移していることがわかる。このため、昇圧モード最小ＴΦから降圧モード最大ＴΦへ切替が行われた場合であっても、出力変動が生じることはない。また、実線円ｚ６およびｚ７の領域に示されるように、トランスＴＲを流れる電流の正側から負側、負側から正側へ移行する領域では、電流値がゼロ値で推移する一定期間（電流不連続期間）が確保される。スイッチングに係る一部のレグに対するデッドタイムを延長（大きく）させるため、トランスＴＲに流れる励磁電流の直流成分が抑制できる。

図１５は、本実施例における昇降圧切替時の位相シフト量の推移を説明するグラフである。図１５の縦軸は出力電力の大きさ（Ｗ）を表し、横軸は位相シフト量（μｓ）を表す。破線で示されるグラフは、図８から図１３を用いて説明した前提の電力変換装置１における位相シフト量による出力の推移を表し、実線で示されるグラフは本実施例の電力変換装置１における位相シフト量による出力の推移を表す。

図１５に示されるように、位相シフト量：１３μｓにおいて、ＤＣ／ＤＣコンバータ１０の昇圧モードから降圧モードへの切替えが行われる。この位相シフト量が、昇圧モードの最小ＴΦに相当し、降圧モードの最大ＴΦに相当する。前提になる電力変換装置１では、実線で示されるように、昇圧モードの最小ＴΦから降圧モードの最大ＴΦへの切り替え時において約２００Ｗ程度の出力差が生じているのに対し、本実施例の電力変換装置１で
は、破線で示されるように出力差を発生させずに昇圧モードの最小ＴΦから降圧モードの最大ＴΦへの切り替えが行われていることがわかる。本実施例によれば、電力変換装置１の出力変動を抑制しつつ、より効率的に高速に昇降圧動作のモード切替が可能になる。

＜処理の流れ＞
次に、図１６および図１７を参照し、本実施例に係る電力変換装置１のスイッチングの制御を説明する。本実施例に係る電力変換装置１の制御ユニット２０は、例えば、ＤＣ／ＤＣコンバータ１０の第１入出力端子対１３に設けられた電圧センサ１５ｐ、第２入出力端子対１４に設けられた電圧センサ１５ｓで測定された電圧値に基づいて制御信号Ｇｎ（ｎ＝１～８）を生成し、対応するスイッチング素子Ｑｎ（ｎ＝１～８）のゲート端子に出力する。但し、電力変換装置１の制御ユニット２０は、ＤＣ／ＤＣコンバータ１０に設けられた入出力電流の大きさを測定するための各種センサの測定値（電流値）を用いて制御信号Ｇｎ（ｎ＝１～８）を生成してもよい。

（昇圧スイッチング）
図１６は、昇圧スイッチングにおける制御状態の遷移を示すタイミングチャートである。図１６（ａ）にはトランスＴＲに流れるトランス電流ＩＬ（第１リアクトルＬｒ１を流れる電流）の推移を示すグラフが一点鎖線で表されている。図１６（ａ）における縦軸は、トランス電流ＩＬの相対的な大きさを表し、横軸は時間の経過を表す。図１６（ａ）の一点鎖線のグラフに示されように、本実施例に係るＤＣ／ＤＣコンバータ１０においては、ｔ１－ｔ２区間、ｔ５－ｔ６区間、ｔ９－ｔ１０区間において、トランスＴＲに流れる電流がゼロで推移する電流不連続期間が設けられる。

また、図１６（ｂ）から図１６（ｅ）には、順に第１レグＬ１から第４レグＬ４を構成する各スイッチング素子のＯＮ期間およびＯＦＦ期間の推移が表されている。具体的には、図１６（ｂ）では、スイッチング素子Ｑ１のＯＮ期間およびＯＦＦ期間の推移が実線で表され、スイッチング素子Ｑ３のＯＮ期間およびＯＦＦ期間の推移が破線で表されている。また、図１６（ｃ）では、スイッチング素子Ｑ２のＯＮ期間およびＯＦＦ期間の推移が実線で表され、スイッチング素子Ｑ４のＯＮ期間およびＯＦＦ期間の推移が破線で表されている。同様にして、図１６（ｄ）では、スイッチング素子Ｑ５のＯＮ期間およびＯＦＦ期間の推移が実線で表され、スイッチング素子Ｑ７のＯＮ期間およびＯＦＦ期間の推移が破線で表されている。図１６（ｅ）では、スイッチング素子Ｑ６のＯＮ期間およびＯＦＦ期間の推移が実線で表され、スイッチング素子Ｑ８のＯＮ期間およびＯＦＦ期間の推移が破線で表されている。図１６（ｂ）から（ｅ）において、縦軸は各スイッチング素子のＯＮ・ＯＦＦを表し、縦軸は時間の経過を表す。なお、図１６（ｂ）から（ｅ）の縦軸における「１」は、各スイッチング素子のＯＮ（ドレイン端子－ソース端子が導通）を表し、「０」は各スイッチング素子のＯＦＦ（ドレイン端子－ソース端子が開放）を表している。

本実施例に係る電力変換装置１においては、昇圧スイッチングのときに、第１レグＬ１～第４レグＬ４を構成する各スイッチング素子に対するデッドタイム（同時ＯＦＦ）の期間の長さを、以下に示すように、調整する。
・第２レグＬ２のスイッチング素子Ｑ２およびＱ４が同時ＯＦＦとなる期間の長さを相対的に大きくする。
・他のレグ（例えば、第１レグＬ１）の同時ＯＦＦの期間の長さは相対的に小さくする。
・第３レグＬ３、第４レグＬ４のそれぞれの同時ＯＦＦの期間の長さは固定長さにはしないで、可変長さにする。
・第３レグＬ３のスイッチング素子Ｑ５および第４レグＬ４のスイッチング素子Ｑ６は、常時ＯＦＦにしてもよい（同期整流なし）。

既に説明したように、ＤＣ／ＤＣコンバータ１０を備える電力変換装置１においては、第１レグＬ１～第４レグＬ４を構成する各スイッチング素子のアーム短絡を防止するために、同時にＯＦＦさせる期間がデッドタイムとして一律に設定されている。このようなデッドタイムの期間は、電力変換装置１の仕様や要求性能、ＤＣ／ＤＣコンバータ１０を構成する各スイッチング素子のスイッチング遅延や各種デバイスの特性等を考慮して、一定程度の可変幅を持たせて設定される。この可変幅における最小値をデッドタイム最小期間（Ｔｄｓ）とし、最大値をデッドタイム最大期間（Ｔｄｌ）とする。一般的に、デッドタイム（同時ＯＦＦ期間）が大きい程、昇降圧時における電力変換の損失が大きくなるため、デッドタイムの設定は小さい方が望ましい。

本実施例に係る電力変換装置１においては、トランスＴＲを流れるトランス電流ＩＬの、電流不連続（電流値ゼロ区間）に有効な期間に限定してデッドタイムを大きくするように制御し、相対的な損失低下を抑えつつ、トランスＴＲに生じる偏磁を抑制する。

図１６（ａ）における、ｔ５－ｔ６区間、ｔ９－ｔ１０区間の電流不連続区間を説明例とする。図１６（ｃ）に示されるように、本実施例に係る電力変換装置１においては、第２レグＬ２のスイッチング素子Ｑ２およびＱ４が同時ＯＦＦとなる期間（デッドタイム）の長さをデッドタイム最大期間（Ｔｄｌ）に設定する。そして、図１６（ｂ）に示されるように、第１レグＬ１のスイッチング素子Ｑ１およびＱ３が同時ＯＦＦとなる期間（デッドタイム）の長さをデッドタイム最小期間（Ｔｄｓ）に設定する。この結果、図１６（ｂ）、（ｃ）に示されるように、第２レグＬ２のデッドタイムは、第１レグＬ１のデッドタイムに対して、差分である「デッドタイム最大期間（Ｔｄｌ）－デッドタイム最小期間（Ｔｄｓ）」の長さが延長されるため、相対的に大きく（長く）なる。

例えば、ｔ９－ｔ１０区間では、図１６（ｂ）の実線で示されるスイッチング素子Ｑ１のＯＮ期間と、図１６（ｃ）の破線で示されるスイッチング素子Ｑ４のＯＮ期間とを比較すると、スイッチング素子Ｑ１のＯＮ期間の立ち上りに対して、点でハッチングされた領域の期間が追加されることになり、スイッチング素子Ｑ１のＯＮ期間の長さが相対的に長くなっていることがわかる。同様にして、ｔ５－ｔ６区間では、図１６（ｂ）の破線で示されるスイッチング素子Ｑ３のＯＮ期間と、図１６（ｃ）の実線で示されるスイッチング素子Ｑ２のＯＮ期間とを比較すると、スイッチング素子Ｑ３のＯＮ期間の立ち上りに対して、斜線でハッチングされた領域の期間が追加されることになり、スイッチング素子Ｑ３のＯＮ期間の長さが相対的に長くなっていることがわかる。

また、第３レグＬ３においては、例えば、図１６（ｄ）のｔ３－ｔ６区間に示されるように、スイッチング素子Ｑ５のＯＮ期間の立ち上りは、スイッチング素子Ｑ７のＯＮ期間の立ち下がりに対してデッドタイム最小期間（Ｔｄｓ）となるように設定される。そして、スイッチング素子Ｑ７のＯＮ期間の立ち上りは、スイッチング素子Ｑ５のＯＮ期間の立ち下がりに対して少なくともデッドタイム最大期間（Ｔｄｌ）以上となるように、位相シフト量（ＴΦ）に応じて可変される。なお、位相シフト量（ＴΦ）は、例えば、第２レグＬ２を構成するスイッチング素子Ｑ２のＯＮ期間の立ち下がりと、スイッチング素子Ｑ７のＯＮ期間の立ち下がりとの差分量として表される。図１６（ｄ）のｔ４におけるスイッチング素子Ｑ５のＯＮ期間の立ち上りに示されるように、点でハッチングされた領域の期間が追加され、当該スイッチング素子のＯＮ期間が延長されていることがわかる。

さらに、第４レグＬ４においても、例えば、図１６（ｅ）のｔ７－ｔ１０区間に示されるように、スイッチング素子Ｑ６のＯＮ期間の立ち上りは、スイッチング素子Ｑ８のＯＮ期間の立ち下がりに対してデッドタイム最小期間（Ｔｄｓ）となるように設定される。そして、スイッチング素子Ｑ８のＯＮ期間の立ち上りは、スイッチング素子Ｑ６のＯＮ期間
の立ち下がりに対して少なくともデッドタイム最大期間（Ｔｄｌ）以上となるように、位相シフト量（ＴΦ）に応じて可変される。ここで、位相シフト量（ＴΦ）は、例えば、第２レグＬ２を構成するスイッチング素子Ｑ４のＯＮ期間の立ち下がりと、スイッチング素子Ｑ８のＯＮ期間の立ち下がりとの差分量として表される。図１６（ｅ）のｔ８におけるスイッチング素子Ｑ６のＯＮ期間の立ち上りに示されるように、点でハッチングされた領域の期間が追加され、当該スイッチング素子のＯＮ期間が延長されていることがわかる。

（降圧スイッチング）
図１７は、降圧スイッチングにおける制御状態の遷移を示すタイミングチャートである。図１７（ａ）にはトランスＴＲに流れるトランス電流ＩＬ（第１リアクトルＬｒ１を流れる電流）の推移を示すグラフが一点鎖線で表されている。図１７（ａ）における縦軸は、トランス電流ＩＬの相対的な大きさを表し、横軸は時間の経過を表す。図１７（ａ）の一点鎖線のグラフに示されように、本実施例に係るＤＣ／ＤＣコンバータ１０においては、ｔ１－ｔ２区間、ｔ５－ｔ６区間、ｔ９－ｔ１０区間において、トランスＴＲに流れる電流がゼロで推移する電流不連続期間が設けられる。

また、図１７（ｂ）から図１７（ｅ）には、順に第１レグＬ１から第４レグＬ４を構成する各スイッチング素子のＯＮ期間およびＯＦＦ期間の推移が表されている。具体的には、図１７（ｂ）では、スイッチング素子Ｑ１のＯＮ期間およびＯＦＦ期間の推移が実線で表され、スイッチング素子Ｑ３のＯＮ期間およびＯＦＦ期間の推移が破線で表されている。また、図１７（ｃ）では、スイッチング素子Ｑ２のＯＮ期間およびＯＦＦ期間の推移が実線で表され、スイッチング素子Ｑ４のＯＮ期間およびＯＦＦ期間の推移が破線で表されている。同様にして、図１７（ｄ）では、スイッチング素子Ｑ５のＯＮ期間およびＯＦＦ期間の推移が実線で表され、スイッチング素子Ｑ７のＯＮ期間およびＯＦＦ期間の推移が破線で表されている。図１７（ｅ）では、スイッチング素子Ｑ６のＯＮ期間およびＯＦＦ期間の推移が実線で表され、スイッチング素子Ｑ８のＯＮ期間およびＯＦＦ期間の推移が破線で表されている。図１７（ｂ）から（ｅ）において、縦軸は各スイッチング素子のＯＮ・ＯＦＦを表し、縦軸は時間の経過を表す。図１７（ｂ）から（ｅ）の縦軸における「１」は、各スイッチング素子のＯＮ（ドレイン端子－ソース端子が導通）を表し、「０」は各スイッチング素子のＯＦＦ（ドレイン端子－ソース端子が開放）を表している。

本実施例に係る電力変換装置１においては、降圧スイッチングのときに、第１レグＬ１～第４レグＬ４を構成する各スイッチング素子に対するデッドタイム（同時ＯＦＦ）の期間の長さを、以下に示すように、調整する。
・第１レグＬ１のスイッチング素子Ｑ１およびＱ３が同時ＯＦＦとなる期間の長さを相対的に小さくする。
・他のレグ（例えば、第２レグＬ２）の同時ＯＦＦの期間の長さは相対的に大きくする。
・第３レグＬ３、第４レグのそれぞれの同時ＯＦＦの期間の長さは固定長さにはしないで、可変長さにする。
・第３レグＬ３のスイッチング素子Ｑ５とＱ７、および第４レグＬ４のスイッチング素子Ｑ６とＱ８は、常時ＯＦＦにしてもよい（同期整流なし）。

本実施例に係る電力変換装置１では、降圧スイッチングにおいても、昇圧スイッチングと同様に、トランスＴＲを流れるトランス電流ＩＬの、電流不連続（電流値ゼロ区間）に有効な期間に限定してデッドタイムを大きくするように制御し、相対的な損失低下を抑えつつ、トランスＴＲに生じる偏磁を抑制する。

図１７（ｂ）に示されるように、降圧スイッチングにおいて、本実施例に係る電力変換装置１では、第１レグＬ１のスイッチング素子Ｑ１およびＱ３が同時ＯＦＦとなる期間（
デッドタイム）の長さをデッドタイム最小期間（Ｔｄｓ）に設定する。そして、図１７（ｃ）に示されるように、第２レグＬ２のスイッチング素子Ｑ２およびＱ４が同時ＯＦＦとなる期間（デッドタイム）の長さをデッドタイム最大期間（Ｔｄｌ）に設定する。この結果、ｔ５－ｔ６区間およびｔ９－ｔ１０区間における第２レグＬ２のデッドタイムは、第１レグＬ１に設定されたデッドタイムに対して、差分である「デッドタイム最大期間（Ｔｄｌ）－デッドタイム最小期間（Ｔｄｓ）」の長さが相対的に大きく（長く）なる。

図１７（ｂ）のｔ３－ｔ５区間では、破線で示されるスイッチング素子Ｑ３のＯＮ期間の立ち上がりに対して、点でハッチングされた領域の期間が追加されることになり、実線で示されるスイッチング素子Ｑ１のＯＮ期間の立ち下がりとの間のデッドタイムが短くなっていることがわかる。同様にして、ｔ７－ｔ９区間では、実線で示されるスイッチング素子Ｑ１のＯＮ期間の立ち上りに対して斜線でハッチングされた領域の期間が追加されることになり、破線で示されるスイッチング素子Ｑ３のＯＮ期間の立ち下がりとの間のデッドタイムが短くなっていることがわかる。なお、降圧スイッチングにおける位相シフト量（ＴΦ）は、第２レグＬ２のスイッチング素子Ｑ４のＯＮ期間の立ち下がりと、第１レグＬ１のスイッチング素子Ｑ３のＯＮ期間の立ち下がりとの差分量として表される。

第３レグＬ３においては、例えば、図１７（ｄ）のｔ５－ｔ６区間に示されるように、スイッチング素子Ｑ５のＯＮ期間の立ち下がりは、スイッチング素子Ｑ７のＯＮ期間の立ち上りに対して、少なくともデッドタイム最大期間（Ｔｄｌ）となるように、位相シフト量（ＴΦ）に応じて可変される。また、ｔ９－ｔ１０区間においても、スイッチング素子Ｑ５のＯＮ期間の立ち上りが、スイッチング素子Ｑ７のＯＮ期間の立ち下がりに対して、少なくともデッドタイム最大期間（Ｔｄｌ）となるように、位相シフト量（ＴΦ）に応じて可変される。

また、第４レグＬ４においても、例えば、図１７（ｅ）のｔ５－ｔ６区間に示されるように、スイッチング素子Ｑ６のＯＮ期間の立ち上りは、スイッチング素子Ｑ８のＯＮ期間の立ち下がりに対して、少なくともデッドタイム最大期間（Ｔｄｌ）となるように、位相シフト量（ＴΦ）に応じて可変される。そして、ｔ９－ｔ１０区間に示すように、スイッチング素子Ｑ８のＯＮ期間の立ち上りは、スイッチング素子Ｑ６のＯＮ期間の立ち下がりに対して、少なくともデッドタイム最大期間（Ｔｄｌ）となるように、位相シフト量（ＴΦ）に応じて可変される。

（変形例）
実施例においては、電力変換装置１の第１入出力端子対１３に接続される第１フルブリッジ回路１１が一次側になる昇圧スイッチングおよび降圧スイッチングについて説明した。電力変換装置１の第２入出力端子対１３に接続される第２フルブリッジ回路１２が一次側になる昇圧スイッチングおよび降圧スイッチングについても同様である。第１フルブリッジ回路１１および第２フルブリッジ回路１２のどちら側を２次側とするかは、電力変換装置１の制御ユニット２０が力行／回生の運転状態を判断して決定するようにしてもよい。

（その他）
上記の実施形態はあくまでも一例であって、本実施の形態の開示はその要旨を逸脱しない範囲内で適宜変更して実施し得る。本開示において説明した処理や手段は、技術的な矛盾が生じない限りにおいて、自由に組合せて実施することができる。例えば、実施例においては、電力変換装置１のＤＣ／ＤＣコンバータ１０は、絶縁型双方向ＤＣ／ＤＣコンバータとして説明したが、本開示において説明した処理や手段は、絶縁型の双方向昇降圧チョッパや、双方向多機能チョッパについても適用することができる。

また、１つの回路、装置が行うものとして説明した処理が、複数の回路、装置によって分担して実行されてもよい。あるいは、異なる回路、装置が行うものとして説明した処理が、１つの回路、装置によって実行されても構わない。

なお、以下には本開示の構成要件と実施例の構成とを対比可能とするために、本開示の構成要件を図面の符号付きで記載しておく。
＜付記１＞
第１入出力端子対（１３）に並列接続された第１スイッチングレグ（Ｌ１）と第２スイッチングレグ（Ｌ２）とを含む第１フルブリッジ回路（１１）と、第２入出力端子対（１４）に並列接続された第３スイッチングレグ（Ｌ３）と第４スイッチングレグ（Ｌ４）とを含む第２フルブリッジ回路（１２）と、前記第１フルブリッジ回路（１１）に接続される一方の巻き線（Ｗｎ１）と前記第２フルブリッジ回路（１２）に接続される他方の巻き線（Ｗｎ２）とを含むトランス（ＴＲ）と、を有するＤＣ／ＤＣコンバータ（１０）と、
前記ＤＣ／ＤＣコンバータ（１０）を制御する制御部（２０）と、を備える電力変換装置（１）であって、
前記第１スイッチングレグ（Ｌ１）は、第１スイッチング素子（Ｑ１）と第３スイッチング素子（Ｑ３）とを有し、前記第１スイッチング素子（Ｑ１）のソース端子と前記第３スイッチング素子（Ｑ３）のドレイン端子とは第１接続点（ｐ１）で直列接続されるとともに、前記第１スイッチング素子（Ｑ１）のドレイン端子と前記第３スイッチング素子（Ｑ３）のソース端子とが前記第１入出力端子対（１３）に接続し、
前記第２スイッチングレグ（Ｌ２）は、第２スイッチング素子（Ｑ２）と第４スイッチング素子（Ｑ４）とを有し、前記第２スイッチング素子（Ｑ２）のソース端子と前記第４スイッチング素子（Ｑ４）のドレイン端子とは第２接続点（ｐ２）で直列接続されるとともに、前記第２スイッチング素子（Ｑ２）のドレイン端子と前記第４スイッチング素子（Ｑ４）のソース端子とが前記第１入出力端子対（１３）に接続し、
前記第３スイッチングレグ（Ｌ３）は、第５スイッチング素子（Ｑ５）と第７スイッチング素子（Ｑ７）とを有し、前記第５スイッチング素子（Ｑ５）のソース端子と前記第７スイッチング素子（Ｑ７）のドレイン端子とは第３接続点（ｐ３）で直列接続されるとともに、前記第５スイッチング素子（Ｑ５）のドレイン端子と前記第７スイッチング素子（Ｑ７）のソース端子とが前記第２入出力端子対（１４）に接続し、
前記第４スイッチングレグ（Ｌ４）は、第６スイッチング素子（Ｑ６）と第８スイッチング素子（Ｑ８）とを有し、前記第６スイッチング素子（Ｑ６）のソース端子と前記第８スイッチング素子（Ｑ８）のドレイン端子とは第４接続点（ｐ４）で直列接続されるとともに、前記第６スイッチング素子（Ｑ６）のドレイン端子と前記第８スイッチング素子（Ｑ８）のソース端子とが前記第２入出力端子対（１４）に接続し、
前記トランス（ＴＲ）の一方の巻き線（Ｗｎ１）は、前記第１スイッチングレグ（Ｌ１）の第１接続点（ｐ１）と前記第２スイッチングレグ（Ｌ２）の第２接続点（ｐ２）に接続されるとともに、前記トランス（ＴＲ）の他方の巻き線（Ｗｎ２）は、前記第３スイッチングレグ（Ｌ３）の第３接続点（ｐ３）と前記第４スイッチングレグ（Ｌ４）の第４接続点（ｐ４）に接続し、
前記制御部（２０）は、
昇圧動作が行われるときには、前記第１フルブリッジ回路（１１）の、前記第１スイッチング素子（Ｑ１）および第３スイッチング素子（Ｑ３）に対して、前記第１スイッチング素子（Ｑ１）をＯＮまたはＯＦＦさせる第１基準制御信号を出力し、
前記第２スイッチング素子（Ｑ２）および第４スイッチング素子（Ｑ２）に対して、前記第１基準制御信号の位相を反転した第１基準反転信号を出力するとともに、
少なくとも前記第２スイッチングレグ（Ｌ２）の第２スイッチング素子（Ｑ２）と第４スイッチング素子（Ｑ４）とが同時にＯＦＦされる期間を延長し、前記第１スイッチングレグ（Ｌ１）の第１スイッチング素子（Ｑ１）と第３スイッチング素子（Ｑ３）とが同時にＯＦＦされる期間より大きくする、
ことを特徴とする電力変換装置（１）。

１ 電力変換装置
１０ ＤＣ／ＤＣコンバータ
１１ 第１フルブリッジ回路
１２ 第２フルブリッジ回路
１３ 第１入出力端子対
１４ 第２入出力端子対
２０ 制御ユニット
Ｌ１ 第１スイッチングレグ
Ｌ２ 第２スイッチングレグ
Ｌ３ 第３スイッチングレグ
Ｌ４ 第４スイッチングレグ
Ｌｒ１ 第１リアクトル
Ｌｒ２ 第２リアクトル
Ｌｍ 励磁インダクタンス
ｐ１ 第１接続点
ｐ２ 第２接続点
ｐ３ 第３接続点
ｐ４ 第４接続点
Ｑ１ 第１スイッチング素子
Ｑ２ 第２スイッチング素子
Ｑ３ 第３スイッチング素子
Ｑ４ 第４スイッチング素子
Ｑ５ 第５スイッチング素子
Ｑ６ 第６スイッチング素子
Ｑ７ 第７スイッチング素子
Ｑ８ 第８スイッチング素子
ＴＲ トランス
Ｗｎ１ 第１巻線
Ｗｎ２ 第２巻線

Claims (6)

1. 第１入出力端子対に並列接続された第１スイッチングレグと第２スイッチングレグとを含む第１フルブリッジ回路と、第２入出力端子対に並列接続された第３スイッチングレグと第４スイッチングレグとを含む第２フルブリッジ回路と、前記第１フルブリッジ回路に接続される一方の巻き線と前記第２フルブリッジ回路に接続される他方の巻き線とを含むトランスと、を有するＤＣ／ＤＣコンバータと、
   前記ＤＣ／ＤＣコンバータを制御する制御部と、を備える電力変換装置であって、
   前記第１スイッチングレグは、第１スイッチング素子と第３スイッチング素子とを有し、前記第１スイッチング素子のソース端子と前記第３スイッチング素子のドレイン端子とは第１接続点で直列接続されるとともに、前記第１スイッチング素子のドレイン端子と前記第３スイッチング素子のソース端子とが前記第１入出力端子対に接続し、
   前記第２スイッチングレグは、第２スイッチング素子と第４スイッチング素子とを有し、前記第２スイッチング素子のソース端子と前記第４スイッチング素子のドレイン端子とは第２接続点で直列接続されるとともに、前記第２スイッチング素子のドレイン端子と前記第４スイッチング素子のソース端子とが前記第１入出力端子対に接続し、
   前記第３スイッチングレグは、第５スイッチング素子と第７スイッチング素子とを有し、前記第５スイッチング素子のソース端子と前記第７スイッチング素子のドレイン端子とは第３接続点で直列接続されるとともに、前記第５スイッチング素子のドレイン端子と前記第７スイッチング素子のソース端子とが前記第２入出力端子対に接続し、
   前記第４スイッチングレグは、第６スイッチング素子と第８スイッチング素子とを有し、前記第６スイッチング素子のソース端子と前記第８スイッチング素子のドレイン端子とは第４接続点で直列接続されるとともに、前記第６スイッチング素子のドレイン端子と前記第８スイッチング素子のソース端子とが前記第２入出力端子対に接続し、
   前記トランスの一方の巻き線は、前記第１スイッチングレグの第１接続点と前記第２スイッチングレグの第２接続点に接続されるとともに、前記トランスの他方の巻き線は、前記第３スイッチングレグの第３接続点と前記第４スイッチングレグの第４接続点に接続し、
   前記制御部は、
   昇圧動作が行われるときには、前記第１フルブリッジ回路の、前記第１スイッチング素子および第３スイッチング素子に対して、前記第１スイッチング素子をＯＮまたはＯＦＦさせる第１基準制御信号を出力し、
   前記第２スイッチング素子および第４スイッチング素子に対して、前記第１基準制御信号の位相を反転した第１基準反転信号を出力するとともに、
   少なくとも前記第２スイッチングレグの第２スイッチング素子と第４スイッチング素子とが同時にＯＦＦされる期間を延長し、前記第１スイッチングレグの第１スイッチング素子と第３スイッチング素子とが同時にＯＦＦされる期間より大きくする、
   ことを特徴とする電力変換装置。
2. 前記制御部は、前記第２スイッチング素子のＯＮからＯＦＦへの立ち下がりから前記第３スイッチングレグの第７スイッチング素子がＯＮからＯＦＦへ立ち下がるまでの遅延量を第１位相シフト量としたとき、
   前記第３スイッチングレグの第５スイッチング素子と第７スイッチング素子とが同時にＯＦＦされる期間を前記第１位相シフト量に応じて可変する、ことを特徴とする請求項１に記載の電力変換装置。
3. 前記制御部は、前記第４スイッチング素子のＯＮからＯＦＦへの立ち下がりから前記第４スイッチングレグの第８スイッチング素子がＯＮからＯＦＦへ立ち下がるまでの遅延量を第２位相シフト量としたとき、
   前記第４スイッチングレグの第６スイッチング素子と第８スイッチング素子とが同時に
   ＯＦＦされる期間を前記第２位相シフト量に応じて可変する、ことを特徴とする請求項１または２に記載の電力変換装置。
4. 前記制御部は、
   降圧動作が行われるときには、前記第１フルブリッジ回路の、前記第４スイッチング素子のＯＮまたはＯＦＦする制御信号を第２基準制御信号とし、前記第４スイッチング素子のＯＮからＯＦＦへの立ち下がりから、前記第１スイッチングレグの前記第３スイッチング素子がＯＮからＯＦＦへ立ち下がるまでの遅延量を第３位相シフト量としたとき、
   前記第１フルブリッジ回路の、前記第４スイッチング素子に対して前記第２基準制御信号を出力し、前記第２スイッチング素子に対して前記第２基準制御信号の位相を反転した第２基準反転信号を出力し、
   前記第１フルブリッジ回路の、前記第３スイッチング素子に対して前記第２基準制御信号より前記第３位相シフト量を遅延させた第３基準制御信号を出力し、前記第１スイッチング素子に対して前記第３基準制御信号の位相を反転した第３基準反転信号を出力するとともに、
   少なくとも前記第１スイッチングレグの第１スイッチング素子と第３スイッチング素子とが同時にＯＦＦされる期間を、前記第２スイッチングレグの第２スイッチング素子と第４スイッチング素子とが同時にＯＦＦされる期間より小さくする、ことを特徴とする請求項１から３の何れか一項に記載の電力変換装置。
5. 前記制御部は、前記第３スイッチングレグの第５スイッチング素子と第７スイッチング素子とが同時にＯＦＦされる期間を前記第３位相シフト量に応じて可変する、ことを特徴とする請求項４に記載の電力変換装置。
6. 前記制御部は、前記第４スイッチングレグの第６スイッチング素子と第８スイッチング素子とが同時にＯＦＦされる期間を前記第３位相シフト量に応じて可変する、ことを特徴とする請求項４または５に記載の電力変換装置。