JP7490377B2 - 撮像素子パッケージ - Google Patents
撮像素子パッケージ Download PDFInfo
- Publication number
- JP7490377B2 JP7490377B2 JP2020018130A JP2020018130A JP7490377B2 JP 7490377 B2 JP7490377 B2 JP 7490377B2 JP 2020018130 A JP2020018130 A JP 2020018130A JP 2020018130 A JP2020018130 A JP 2020018130A JP 7490377 B2 JP7490377 B2 JP 7490377B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- frame
- circuit board
- printed circuit
- resin molded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004020 conductor Substances 0.000 claims description 130
- 238000003384 imaging method Methods 0.000 claims description 50
- 239000011347 resin Substances 0.000 claims description 50
- 229920005989 resin Polymers 0.000 claims description 50
- 229910000679 solder Inorganic materials 0.000 claims description 23
- 239000010410 layer Substances 0.000 description 156
- 238000010586 diagram Methods 0.000 description 24
- 238000000034 method Methods 0.000 description 18
- 230000000052 comparative effect Effects 0.000 description 14
- 230000007547 defect Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000007788 liquid Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000012792 core layer Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009529 body temperature measurement Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10121—Optical component, e.g. opto-electronic component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10151—Sensor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10204—Dummy component, dummy PCB or template, e.g. for monitoring, controlling of processes, comparing, scanning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1305—Moulding and encapsulation
- H05K2203/1316—Moulded encapsulation of mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
本発明は、撮像素子パッケージに関する。
従来、ガラスエポキシなどで形成されたプリント基板上に撮像素子を直接実装する構造、いわゆるパッケージレス構造が知られている。特許文献１には、プリント回路基板と、プリント回路基板の外周囲を取り囲む樹脂モールド部とで構成された撮像素子パッケージが開示されている。特許文献２には、金型のプリント回路基板との接触面を丸く面取りし、かつプリント回路基板に凹みを設けることで、プリント回路基板への損傷を防止する樹脂モールド方法が開示されている。
しかしながら、特許文献１に開示された撮像素子パッケージでは、プリント回路基板を金型にインサートする際に金型でプリント回路基板をクランプする。このため、金型との当接面でプリント回路基板にクラックが発生する、またはプリント回路基板の内部配線が変形もしくは断線する可能性がある。特許文献２に開示された方法では、プリント回路基板の厚みがばらつく場合、金型とプリント回路基板との接触領域全体でプリント回路基板に加わる圧力が高まり、接触領域の直下に配置された導体層やプリント回路基板の樹脂材料に損傷が生じやすい。
そこで本発明は、プリント回路基板に損傷が生じても電気的に不良がなく、プリント回路基板の外周囲に樹脂モールド部を形成することが可能な撮像素子パッケージを提供することを目的とする。
本発明の一側面としての撮像素子パッケージは、複数の導体層を有するプリント回路基板と、前記プリント回路基板の外周を取り囲むように設けられた樹脂モールド部とを有し、前記複数の導体層のうち、前記樹脂モールド部に最も近い第１導体層は、前記樹脂モールド部の内側の周囲に沿って形成されたダミーパターンを有し、前記第１導体層は、前記ダミーパターンの一部と他のパターンの一部とを電気的に接続する接続部を有する。
本発明の他の目的及び特徴は、以下の実施形態において説明される。
本発明によれば、プリント回路基板に損傷が生じても電気的に不良がなく、プリント回路基板の外周囲に樹脂モールド部を形成することが可能な撮像素子パッケージを提供することができる。
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
（第１実施形態）
まず、図１（ａ）、（ｂ）を参照して、本発明の第１実施形態における撮像素子パッケージについて説明する。図１（ａ）、（ｂ）は、撮像素子パッケージのプリント回路基板の構成図（断面図）であり、撮像素子パッケージの製造工程を順に示している。
まず、図１（ａ）、（ｂ）を参照して、本発明の第１実施形態における撮像素子パッケージについて説明する。図１（ａ）、（ｂ）は、撮像素子パッケージのプリント回路基板の構成図（断面図）であり、撮像素子パッケージの製造工程を順に示している。
図１（ａ）は、プリント回路基板１を準備した段階を示し、図中に示される座標系ＸＹＺにおけるプリント回路基板１の断面図である。プリント回路基板１は、回路導体を含む板状の基板であればよく、例えばシリコン基板やセラミック基板などのリジッドな基板、または樹脂基板が電気抵抗率の小さい銅箔を回路導体として容易に利用可能であるため好適である。なお図１（ａ）は、プリント回路基板１として樹脂基板を用いた場合の例を示している。
図１（ａ）の右側に、Ａ部断面拡大図として、プリント回路基板１の層構造詳細を示す。プリント回路基板１は、複数の導体層１４（４層の銅箔）を含むコア層と、コア層の表裏面にビルドアップ層として導体層１４を２層ずつ設けた所謂２－４－２のビルドアップ基板の例である。複数の導体層１４はそれぞれ、リソグラフィーによって所望のパターンにパターニングされている。コア層およびビルドアップ層は、プリプレグ層１８を含んでいてもよい。プリプレグ層１８は、繊維をクロス上に織った、あるいは編んだものに樹脂を含侵させて形成される。樹脂の主成分は、例えばエポキシやフェノールである。また樹脂は、紙やガラス等の絶縁フィラーを含有している。繊維は、例えばガラス繊維であるが、絶縁性であれば、これに限定されるものではない。
プリント回路基板１の表裏面には、ソルダーレジスト層１１が設けられている。ソルダーレジスト層１１は、プリント回路基板１の表裏面にドライフィルムを貼り合せた後、リソグラフィーでパターニングを実施して所望の箇所に開口を設けることにより形成される。ただし、これに限定されるものではなく、液体レジストをロールコーターやスプレーコーターを使って塗布し、ＵＶや熱で硬化させた後に同様にパターニングを実施する方法などの他の方法を用いて形成することもできる。表面電極１２は、撮像素子からの配線を接続するための電極である。裏面電極１３は、電子部品を接続するための電極である。表面電極１２と裏面電極１３との間は、導体層１４、レーザービア１６、およびドリルビア１５を介して所望の経路で導通されている。
図１（ｂ）は、プリント回路基板１の裏面に電子部品２を搭載する工程を示す。電子部品２は、公知の表面実装方法にてプリント回路基板１の裏面に半田接続される。具体的には、まず、プリント回路基板１の裏面を上面とし、設けられた裏面電極１３の配置と一致した開口を有する印刷マスクを準備する。次に、印刷マスクを、その開口と裏面電極１３とが一致するように、裏面に当接させる。その状態で半田ペーストをマスク上に配し、スキージを使用して半田ペーストをプリント回路基板１の裏面に印刷する。次に、公知のマウンターを使用して、裏面電極１３と、各電子部品の端子とが一致するように、所望の部品をプリント回路基板１の裏面に搭載する。最後に、その状態でリフロー炉に通し、裏面電極１３と各電子部品の端子との半田接合を完成させる。
半田ペーストに含まれるフラックスは、後の工程でプリント回路基板１から脱離し、撮像素子上に付着すると歩留まりを低下させる原因となる。そのため、公知の洗浄機と、公知の洗浄液を使用してフラックスを洗浄することが望ましい。なお、電子部品としては表面実装用のものが好適に用いられる。電子部品は、例えば、セラミックコンデンサ、タンタル等の有機コンデンサ、チップ抵抗、ＢｔｏＢコネクタ、電源用のレギュレーターＩＣ、コモンモードフィルタコイル、温度計測ＩＣ、またはＥＰＲＯＭなどであるが、これらに限定されるものではない。
次に、図２（ａ）、（ｂ）を参照して、本実施形態における金型３について説明する。図２（ａ）、（ｂ）は金型３の構成図であり、図２（ａ）は金型３が開いた状態の断面図、図２（ｂ）は金型３が閉じた状態の断面図およびＺ方向平面視図をそれぞれ示す。図２（ａ）に示されるように、金型３に関しても図１（ａ）と同様に座標系ＸＹＺを用いている。金型３は、上金型３１と下金型３２とを有する。図２（ｂ）の断面図に示されるように、金型３が閉じた状態において、金型３の内部にキャビティーが形成される。図２（ｂ）のＺ方向平面視図は、図２（ａ）に示される座標系のＺ方向から金型３を見た図であり、図中の破線は金型３の内部に形成されたキャビティーを３つの部分に分ける境界線を表している。図２（ｂ）に示されるように、キャビティーは、中央キャビティー３３と、中央キャビティー３３の外周囲に設けられた枠状狭小キャビティー３４と、枠状狭小キャビティー３４の外周囲に設けられた枠状キャビティー３５とを有する。
また、図２（ｂ）中の矢印３６ａで示される方向に樹脂を注入するためのゲート（不図示）と、矢印３６ｂで示される方向に樹脂によって追い出されるエアーを抜くためのエアベント（不図示）とがそれぞれ金型３に設けられている。金型３のキャビティー内には、枠状凸部３９が形成されている。枠状凸部３９の頂上枠状平面３７と、頂上枠状平面３７に対向して設けられた対向平面３８とで、プリント回路基板１を挟持する。
次に、図３および図４を参照して、プリント回路基板１の製造方法について説明する。図３（ａ）～（ｅ）は、金型３にプリント回路基板１をインサートした状態の説明図である。図４（ａ）～（ｆ）および図５（ａ）～（ｇ）は、撮像素子パッケージの説明図である。図４（ａ）～（ｆ）の断面図は、図４（ｂ）中のプリント回路基板＿Ｚ方向平面視図に示される線Ｄ２に相当する断面の拡大図である。
プリント回路基板１は、所謂２－４－２のビルドアップ基板であり、図４（ａ）に示される工程ａは、コア層の両面に２層ずつビルドアップ層を形成する工程である。図４（ｂ）に示される工程ｂは、工程ａで形成された最上層の導体層１４１をリソグラフィーでパターニングした状態を示している。導体層１４１は、図３（ａ）～（ｅ）に示される金型３にプリント回路基板１をインサートした状態において、最も頂上枠状平面３７に近接する導体層（換言すると、樹脂モールド部４に最も近い導体層）である。図４（ａ）中のプリント回路基板＿Ｚ方向平面視図（工程ｂ）は、工程ｂにおいて、プリント回路基板１をＺ方向から平面視した図である。導体層１４１は、二つのロの字状破線で挟まれた部分に、ダミーパターンとしての枠下導体層１４１２を有する。
図４（ｂ）中のＤ２部断面拡大図（工程ｂ）にも同様に、枠下導体層１４１２を示している。図４（ｂ）と図３（ｃ）のＡ２部断面拡大図とを比較して分かるように、枠下導体層１４１２は、金型３の頂上枠状平面３７と導体層１４１とが対向する部分である。その部分に枠下導体層１４１２が設けられ、平面方向では頂上枠状平面３７と枠下導体層１４１２とは少なくとも一部分が重なって配置される。また枠下導体層１４１２は、周辺パターンから分離した電気的に接続されていないダミーパターンとして設けられる。枠下導体層１４１２は、Ｚ方向から平面視して、四角形状、または、四角形状を少なくとも１ヶ所以上分断した部分的に配置された形状を有する。
図４（ｃ）に示される工程ｃは、ソルダーレジスト層１１を形成する工程である。ソルダーレジスト層１１は、液体レジストを公知のロールコーターやスピンコーターやスプレーコーター等を使用して塗布したものに、熱やＵＶを加えて固めて形成される。図４（ｄ）に示される工程ｄは、硬化後のソルダーレジスト層１１に露光、現像処理を行い、所望の部分に開口を設けてプリント回路基板１を完成させる工程である。図４（ｅ）は、プリント回路基板１を金型３にインサートし、頂上枠状平面３７と対向平面３８とで挟持した状態を示し、図３（ｃ）のＡ２部断面拡大図と同様の図に相当する。この状態で枠状凸部３９がソルダーレジスト層１１に食い込み、ソルダーレジスト層１１および枠下導体層１４１２が変形する場合がある。その場合、プリプレグ層１８にも図４（ｅ）中の矢印１９の部分で若干の凹みが生じる。
本実施形態において、枠下導体層１４１２は、周辺パターンから分離した電気的に接続されていないダミーパターンとして設けられている。このため、枠下導体層１４１２が変形してクラックや断線などのダメージが発生した場合でも、枠下導体層１４１２は電気的なダミーパターンであるため、電気的な変化が生じない。また、枠下導体層１４１２は所定の厚みを有するため、下層のプリプレグ層１８の凹みを軽減することが可能である。その結果、撮像素子パッケージとして電気的に不良が発生することが無い範囲、またはプリント回路基板１にクラックが発生することが無い範囲に留めることが可能である。
図４（ｆ）に示される工程ｆは、金型３のキャビティーの一部である枠状キャビティー３５に樹脂４１を流し込む工程である。図５（ａ）中の左側の断面図は、撮像素子パッケージ（撮像素子を実装していない状態）の完成図である。撮像素子パッケージは、複数の導体層１４を有するプリント回路基板１、および、プリント回路基板１の外周部を取り囲むように設けられた樹脂モールド部（枠状樹脂モールド部）４を有する。
本実施形態において、複数の導体層１４のうち、樹脂モールド部４に最も近い第１導体層（導体層１４１）は、樹脂モールド部４の内側の周囲に沿って形成されたダミーパターン（枠下導体層１４１２）を有する。枠下導体層１４１２は、第１導体層の他のパターン（導体層１４１のうち枠下導体層１４１２を除く他の導体）と電気的に接続されていない。また枠下導体層１４１２は、樹脂モールド部４の内側の全周囲または一部に形成されている。
本実施形態において、枠下導体層１４１２の少なくとも一部は液体レジストを硬化させたソルダーレジスト層１１に覆われているが、枠下導体層１４１２の上にソルダーレジスト層１１が存在しなくてもよい。前述のように、図５（ａ）に示される撮像素子パッケージは枠下導体層１４１２が変形し、図４（ｅ）に示されるプリプレグ層１８にも矢印１９の部分で若干の凹みを生じている。しかし、本実施形態の構成によれば、撮像素子パッケージとして電気的に不良が発生することは無く、また、プリント回路基板１にクラックが発生したりすることも無い。
図５（ｄ）、（ｅ）は、枠下導体層１４１２の形状の一例として、枠下導体層１４１２を樹脂モールド部４の内側に沿って全周囲に設けた四角形状のパターンとした場合のＧ１部およびＧ２部（図５（ａ）～（ｃ）参照）のそれぞれのＺ方向平面視図を示す。枠下導体層１４１２は、周辺パターンから分離した電気的に接続されていない四角形状のダミーパターンとしている。図５（ｆ）、（ｇ）は、枠下導体層１４１２の形状の他の一例として、枠下導体層１４１２が樹脂モールド部４の内側に沿って部分的に設けられた場合のＧ１部およびＧ２部それぞれのＺ方向平面視図を示す。枠下導体層１４１２は、周辺パターンから分離した電気的に接続されていないダミーパターンとして部分的に配置されている。
次に、図６（ａ）～（ｃ）を参照して、本実施形態における撮像素子パッケージ１００（撮像素子を実装した状態）の製造方法について説明する。図６（ａ）～（ｃ）は、撮像素子パッケージ１００の製造方法の説明図である。まず、図６（ａ）に示されるように、公知の吸着ステージ７の上に、プリント回路基板１と樹脂モールド部４とを有する撮像素子パッケージ１００を固定する。そして、半導体チップである撮像素子５を撮像素子パッケージ１００の中央部に公知の接着剤６を介して接着固定する。続いて、図６（ｂ）に示されるように、公知のワイヤー８を使用して、公知のワイヤーボンディングの手法で撮像素子５の電極ＰＡＤと撮像素子パッケージ１００の表面電極１２とを結線する。最後に、図６（ｃ）に示されるように、公知の透光性ＬＩＤ１０を公知の接着剤９を介して樹脂モールド部４に接着固定することにより、撮像素子パッケージ１００が完成する。
（第２実施形態）
次に、図７（ａ）～（ｅ）を参照して、本発明の第２実施形態における撮像素子パッケージについて説明する。図７（ａ）～（ｅ）は、本実施形態における撮像素子パッケージの説明図である。図７（ａ）～（ｅ）は、第１実施形態にて説明した図５（ａ）～（ｅ）にそれぞれ相当し、本実施形態の撮像素子パッケージ（撮像素子が実装されていない状態）の完成図である。なお、本実施形態における撮像素子パッケージの製造方法は第１実施形態と同一であるため、その説明を省略する。
次に、図７（ａ）～（ｅ）を参照して、本発明の第２実施形態における撮像素子パッケージについて説明する。図７（ａ）～（ｅ）は、本実施形態における撮像素子パッケージの説明図である。図７（ａ）～（ｅ）は、第１実施形態にて説明した図５（ａ）～（ｅ）にそれぞれ相当し、本実施形態の撮像素子パッケージ（撮像素子が実装されていない状態）の完成図である。なお、本実施形態における撮像素子パッケージの製造方法は第１実施形態と同一であるため、その説明を省略する。
本実施形態の撮像素子パッケージは、複数の導体層１４を有するプリント回路基板１、および、プリント回路基板１の外周部を取り囲むように設けられた樹脂モールド部４を有する。複数の導体層１４のうち最も樹脂モールド部４に近接する導体層１４１において、樹脂モールド部４の内側に沿って全周囲または部分的に枠下導体層１４１２が設けられている。また枠下導体層１４１２は、周辺パターンと部分的に接続されたパターンとして配置されている。枠下導体層１４１２は、四角形状、または四角形状を少なくとも１ヶ所以上分断した部分的に配置された形状を有する。本実施形態において、枠下導体層１４１２の少なくとも一部は、液体レジストを硬化させたソルダーレジスト層１１に覆われているが、枠下導体層１４１２の上にソルダーレジスト層１１が存在しなくてもよい。
図７（ｄ）、（ｅ）は、枠下導体層１４１２の形状の一例として、枠下導体層１４１２を樹脂モールド部４の内側に沿って全周囲に設けた四角形状のパターンとした場合のＧ１部およびＧ２部（図７（ａ）～（ｃ）参照）のそれぞれのＺ方向平面視図を示す。枠下導体層１４１２は、樹脂モールド部４の内側に沿って全周囲に設けられた四角形状のパターンが枠下導体層１４１２よりも内側の導体層１４１と接続部１４１３で部分的に接続されたパターンとなっている。すなわち導体層１４１は、枠下導体層１４１２の一部と導体層１４１における他のパターンのうち枠下導体層１４１２よりも内側のパターンの一部とを電気的に接続する接続部１４１３を有する。
前述のように、図７（ａ）～（ｅ）に示される構成の撮像素子パッケージは、枠下導体層１４１２が変形し、プリプレグ層１８にも矢印１９の部分で若干の凹みが生じている。本実施形態において、枠下導体層１４１２は、枠下導体層１４１２よりも内側の導体層１４１と接続部１４１３で部分的に接続されたパターンとして設けられている。このため、枠下導体層１４１２が変形により、接続部１４１３にクラックが発生し、ダメージを受け周辺パターンから分断される可能性がある。接続部１４１３にクラックや断線などのダメージが発生した場合、枠下導体層１４１２は、電気的にダミーパターンとして構成され、電気的に変化することがない構成が可能である。また、枠下導体層１４１２が所定の厚みを有することで、下層のプリプレグ層１８の凹みを軽減することが可能である。
本実施形態において、枠下導体層１４１２が周辺パターンから分断された場合、第１実施形態と同等の構成となり、枠下導体層１４１２はダミーパターンとなるため、電気的に影響のない構成が可能である。その結果、撮像素子パッケージとして電気的に不良が発生することが無く、また、プリント回路基板１にクラックが発生することが無い構成を実現することができる。
（第３実施形態）
次に、図８（ａ）～（ｅ）を参照して、本発明の第３実施形態における撮像素子パッケージについて説明する。図８（ａ）～（ｅ）は、本実施形態における撮像素子パッケージの説明図である。図８（ａ）～（ｅ）は、第１実施形態にて説明した図５（ａ）～（ｅ）にそれぞれ相当し、本実施形態の撮像素子パッケージ（撮像素子が実装されていない状態）の完成図である。なお、本実施形態における撮像素子パッケージの製造方法は第１実施形態と同一であるため、その説明を省略する。
次に、図８（ａ）～（ｅ）を参照して、本発明の第３実施形態における撮像素子パッケージについて説明する。図８（ａ）～（ｅ）は、本実施形態における撮像素子パッケージの説明図である。図８（ａ）～（ｅ）は、第１実施形態にて説明した図５（ａ）～（ｅ）にそれぞれ相当し、本実施形態の撮像素子パッケージ（撮像素子が実装されていない状態）の完成図である。なお、本実施形態における撮像素子パッケージの製造方法は第１実施形態と同一であるため、その説明を省略する。
本実施形態の撮像素子パッケージは、複数の導体層１４を有するプリント回路基板１、および、プリント回路基板１の外周部を取り囲むように設けられた樹脂モールド部４を有する。複数の導体層１４のうち最も樹脂モールド部４に近接する導体層１４１において、樹脂モールド部４の内側に沿って全周囲または部分的に枠下導体層１４１２が設けられている。また枠下導体層１４１２は、周辺パターンと部分的に接続されたパターンとして配置されている。枠下導体層１４１２は、四角形状を少なくとも１ヶ所以上分断して部分的に配置された形状を有する。本実施形態において、枠下導体層１４１２の少なくとも一部は、液体レジストを硬化させたソルダーレジスト層１１に覆われているが、枠下導体層１４１２の上にソルダーレジスト層１１が存在しなくてもよい。
図８（ｄ）、（ｅ）は、枠下導体層１４１２の形状の一例として、枠下導体層１４１２を樹脂モールド部４の内側に沿って部分的に設けた四角形状のパターンとした場合のＧ１部およびＧ２部（図８（ａ）～（ｃ）参照）のそれぞれのＺ方向平面視図を示す。枠下導体層１４１２は、樹脂モールド部４の内側に沿って部分的に設けられたパターンが枠下導体層１４１２よりも外側の導体層１４１と接続部１４１３で接続されたパターンとなっている。すなわち導体層１４１は、枠下導体層１４１２の一部と導体層１４１における他のパターンのうち枠下導体層１４１２よりも外側のパターンの一部とを電気的に接続する接続部１４１３を有する。
前述のように、図８（ａ）～（ｅ）に示される構成の撮像素子パッケージは、枠下導体層１４１２が変形し、プリプレグ層１８にも矢印１９の部分で若干の凹みが生じている。本実施形態において、枠下導体層１４１２は、枠下導体層１４１２よりも外側の導体層１４１と接続部１４１３で部分的に接続されたパターンとして設けられている。このため、枠下導体層１４１２が変形により、接続部１４１３にクラックが発生し、ダメージを受け周辺パターンから分断される可能性がある。接続部１４１３にクラックや断線などのダメージが発生した場合、枠下導体層１４１２は、電気的にダミーパターンとして構成され、電気的に変化することがない構成が可能である。また、枠下導体層１４１２が所定の厚みを有することで、下層のプリプレグ層１８の凹みを軽減することが可能である。
本実施形態において、枠下導体層１４１２が周辺パターンから分断された場合、第１実施形態と同等の構成となり、枠下導体層１４１２はダミーパターンとなるため、電気的に影響のない構成が可能である。その結果、撮像素子パッケージとして電気的に不良が発生することが無く、また、プリント回路基板１にクラックが発生することが無い構成を実現することができる。
（第１比較例）
次に、図９（ａ）～（ｃ）を参照して、第１比較例について説明する。図９（ａ）～（ｃ）は、本比較例における撮像素子パッケージの構成図である。図９（ａ）は、工程ａにおけるＡ２部断面拡大図およびプリント回路基板＿Ｚ方向平面視図を示す。図９（ｂ）は、Ａ２部断面拡大図およびプリント回路基板＿Ｚ方向平面視図を示す。図９（ｃ）は、Ａ２部断面拡大図を示す。
次に、図９（ａ）～（ｃ）を参照して、第１比較例について説明する。図９（ａ）～（ｃ）は、本比較例における撮像素子パッケージの構成図である。図９（ａ）は、工程ａにおけるＡ２部断面拡大図およびプリント回路基板＿Ｚ方向平面視図を示す。図９（ｂ）は、Ａ２部断面拡大図およびプリント回路基板＿Ｚ方向平面視図を示す。図９（ｃ）は、Ａ２部断面拡大図を示す。
図９（ａ）は、図４（ｂ）に示される工程ｂの際に、枠下導体層１４１２を設けた部分において、枠下導体層１４１２が周辺パターンと樹脂モールド部４の内側に沿って全周囲で電気的に接続されていることを示している。図９（ｂ）は、ソルダーレジスト層１１を形成する工程を示す。図９（ｃ）は、プリント回路基板１を第１実施形態と同じ金型３にインサートした状態を示す。金型３のキャビティー内には、枠状凸部３９が設けられている。枠状凸部３９がソルダーレジスト層１１に食い込み、ソルダーレジスト層１１と導体層１４１の変形が生じる場合がある。その場合、プリプレグ層１８にも矢印１９の部分で若干の凹みを生じている。
図９（ａ）～（ｃ）に示されるように、本比較例では、最近接導体層である導体層１４１に枠状凸部３９から加わる応力がプリント回路基板１に加わるため、プリプレグ層１８に若干の凹みを生じる。また、導体層１４１は枠状凸部３９に対抗する部分全面に設けられているため、導体層１４１のクラックの発生する箇所を制御することはできない。導体層１４１にクラック１４２を生じ、部分的に断線し周辺パターンとの接続が不安定になってしまうため好ましくない。導体層のクラック１４２の発生する場所によっては、電気的な特性が変化する場合がある。
（第２比較例）
次に、図１０（ａ）～（ｅ）、図１１（ａ）～（ｆ）、図１２（ａ）～（ｃ）を参照して、第２比較例について説明する。図１０（ａ）～（ｅ）は、本比較例における金型３にプリント回路基板１をインサートした状態の説明図である。図１１（ａ）～（ｆ）および図１２（ａ）～（ｃ）は、本比較例における撮像素子パッケージの構成図である。
次に、図１０（ａ）～（ｅ）、図１１（ａ）～（ｆ）、図１２（ａ）～（ｃ）を参照して、第２比較例について説明する。図１０（ａ）～（ｅ）は、本比較例における金型３にプリント回路基板１をインサートした状態の説明図である。図１１（ａ）～（ｆ）および図１２（ａ）～（ｃ）は、本比較例における撮像素子パッケージの構成図である。
図１１（ａ）中のプリント回路基板＿Ｚ方向平面視図（工程ｂ）は、プリント回路基板１をＺ方向から平面視した図である。図１１（ａ）に示されるように、導体層１４１には二つのロの字状破線で挟まれた部分に枠状開口１４１１が設けられている。図１１（ｂ）のＤ２部断面拡大図（工程ｂ）にも同様に、枠状開口１４１１を示している。図１１（ｂ）と図３（ｃ）のＡ２部断面拡大図とを比較して分かるように、枠状開口１４１１は、金型３の頂上枠状平面３７と導体層１４１とが対向する部分である。その部分に枠状開口１４１１が設けられ、枠状開口１４１１の幅ｋｗは頂上枠状平面３７の幅ｗよりも広い。
図１２（ａ）～（ｃ）は、本比較例の撮像素子パッケージ（撮像素子が実装されていない状態）の完成図である。撮像素子パッケージは、複数の導体層１４を有するプリント回路基板１、および、プリント回路基板１の外周部を取り囲むように設けられた樹脂モールド部４を有する。複数の導体層１４のうち最も樹脂モールド部４に近接する最近接導体層である導体層１４１において、樹脂モールド部４の内側の全周囲に沿って枠状開口１４１１を設けている。また、枠状開口１４１１と導体層１４１の少なくとも一部は、液体レジストを硬化させたソルダーレジスト層１１に覆われている。
図１２（ａ）～（ｃ）に示されるように、本比較例では、枠状凸部３９により押圧される位置に枠状開口１４１１が設けられており、導体層１４１が形成されていない。このため、導体層１４１にクラックや断線などのダメージが発生しないが、枠状凸部３９から加わる応力がプリント回路基板１に加わるため、プリプレグ層１８に凹みを生じる。また、他の導体層１４１が断線する可能性があり、電気的な特性が変化する場合がある。
各実施形態によれば、プリント回路基板に損傷が生じても電気的に不良がなく、プリント回路基板の外周囲に樹脂モールド部を形成することが可能な撮像素子パッケージを提供することができる。
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
１ プリント回路基板
４ 樹脂モールド部
１４ 導体層
１００ 撮像素子パッケージ
１４１ 導体層（第１導体層）
１４１２ 枠下導体層（ダミーパターン）
４ 樹脂モールド部
１４ 導体層
１００ 撮像素子パッケージ
１４１ 導体層（第１導体層）
１４１２ 枠下導体層（ダミーパターン）
Claims (7)
- 複数の導体層を有するプリント回路基板と、
前記プリント回路基板の外周を取り囲むように設けられた樹脂モールド部と、を有し、
前記複数の導体層のうち、前記樹脂モールド部に最も近い第１導体層は、前記樹脂モールド部の内側の周囲に沿って形成されたダミーパターンを有し、
前記第１導体層は、前記ダミーパターンの一部と他のパターンの一部とを電気的に接続する接続部を有することを特徴とする撮像素子パッケージ。 - 前記ダミーパターンは、前記第１導体層の他のパターンと電気的に接続されていないことを特徴とする請求項１に記載の撮像素子パッケージ。
- 前記接続部は、前記ダミーパターンと、前記他のパターンのうち前記ダミーパターンよりも内側のパターンとを電気的に接続していることを特徴とする請求項１または２に記載の撮像素子パッケージ。
- 前記接続部は、前記ダミーパターンと、前記他のパターンのうち前記ダミーパターンよりも外側のパターンとを電気的に接続していることを特徴とする請求項１または２に記載の撮像素子パッケージ。
- 前記ダミーパターンは、前記樹脂モールド部の内側の全周囲に形成されていることを特徴とする請求項１乃至４のいずれか一項に記載の撮像素子パッケージ。
- 複数の導体層を有するプリント回路基板と、
前記プリント回路基板の外周を取り囲むように設けられた樹脂モールド部と、を有し、
前記複数の導体層のうち、前記樹脂モールド部に最も近い第１導体層は、前記樹脂モールド部の内側の周囲に沿って形成されたダミーパターンを有し、
前記ダミーパターンは、前記樹脂モールド部の内側の周囲の一部に形成されていることを特徴とする撮像素子パッケージ。 - 前記ダミーパターンの少なくとも一部を覆うソルダーレジスト層を更に有することを特徴とする請求項１乃至６のいずれか一項に記載の撮像素子パッケージ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020018130A JP7490377B2 (ja) | 2020-02-05 | 2020-02-05 | 撮像素子パッケージ |
| US17/165,654 US20210242269A1 (en) | 2020-02-05 | 2021-02-02 | Image sensor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020018130A JP7490377B2 (ja) | 2020-02-05 | 2020-02-05 | 撮像素子パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021125564A JP2021125564A (ja) | 2021-08-30 |
| JP7490377B2 true JP7490377B2 (ja) | 2024-05-27 |
Family
ID=77061922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020018130A Active JP7490377B2 (ja) | 2020-02-05 | 2020-02-05 | 撮像素子パッケージ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20210242269A1 (ja) |
| JP (1) | JP7490377B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016076669A (ja) | 2014-10-09 | 2016-05-12 | クラスターテクノロジー株式会社 | 半導体素子実装パッケージおよびその製造方法、ならびに当該パッケージ製造のための基板プレート |
| JP2016171203A (ja) | 2015-03-12 | 2016-09-23 | 株式会社デンソー | 電子装置及びその製造方法 |
| JP2019192855A (ja) | 2018-04-27 | 2019-10-31 | キヤノン株式会社 | 撮像素子モジュール、撮像システム、撮像素子パッケージ及び製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040061213A1 (en) * | 2002-09-17 | 2004-04-01 | Chippac, Inc. | Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages |
| US8350367B2 (en) * | 2008-02-05 | 2013-01-08 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
| JP5395446B2 (ja) * | 2009-01-22 | 2014-01-22 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| JP5051189B2 (ja) * | 2009-07-10 | 2012-10-17 | アイシン・エィ・ダブリュ株式会社 | 電子回路装置 |
| KR101688084B1 (ko) * | 2010-06-30 | 2016-12-20 | 삼성전자주식회사 | 이미지 센서 및 이를 포함하는 패키지 |
| US9673131B2 (en) * | 2013-04-09 | 2017-06-06 | Intel Corporation | Integrated circuit package assemblies including a glass solder mask layer |
| WO2017127023A1 (en) * | 2016-01-20 | 2017-07-27 | Heptagon Micro Optics Pte. Ltd. | Optoelectronic modules having fluid permeable channels and methods for manufacturing the same |
| JP6597502B2 (ja) * | 2016-07-06 | 2019-10-30 | 株式会社デンソー | 電子装置 |
| US10707257B2 (en) * | 2018-08-14 | 2020-07-07 | Semiconductor Components Industries, Llc | Multi-chip packaging structure for an image sensor |
-
2020
- 2020-02-05 JP JP2020018130A patent/JP7490377B2/ja active Active
-
2021
- 2021-02-02 US US17/165,654 patent/US20210242269A1/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016076669A (ja) | 2014-10-09 | 2016-05-12 | クラスターテクノロジー株式会社 | 半導体素子実装パッケージおよびその製造方法、ならびに当該パッケージ製造のための基板プレート |
| JP2016171203A (ja) | 2015-03-12 | 2016-09-23 | 株式会社デンソー | 電子装置及びその製造方法 |
| JP2019192855A (ja) | 2018-04-27 | 2019-10-31 | キヤノン株式会社 | 撮像素子モジュール、撮像システム、撮像素子パッケージ及び製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210242269A1 (en) | 2021-08-05 |
| JP2021125564A (ja) | 2021-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
| KR100619347B1 (ko) | 리지드-플렉서블 기판의 제조 방법 | |
| JP4505623B2 (ja) | 印刷回路基板のホール充填装置及びその方法並びに印刷回路基板の製造方法 | |
| US6239488B1 (en) | Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate | |
| US7696623B2 (en) | Electronic carrier board and package structure thereof | |
| KR20030039553A (ko) | 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법 | |
| US20210037651A1 (en) | Electric circuit device and method for producing circuit board | |
| TWI453870B (zh) | 配線電路基板及其製造方法 | |
| JP7490377B2 (ja) | 撮像素子パッケージ | |
| JP2001251042A (ja) | プリント基板のランド形成方法 | |
| JP2715934B2 (ja) | 多層印刷配線基板装置及びその製造方法 | |
| JP4413932B2 (ja) | カメラの埋込みレンズモジュールの製造方法 | |
| KR20100117975A (ko) | 임베디드 회로 기판 및 그 제조 방법 | |
| WO2019142724A1 (ja) | 電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法 | |
| US20010012644A1 (en) | Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate | |
| KR100835720B1 (ko) | 이미지센서 모듈 및 이를 이용한 카메라 모듈 | |
| KR101022869B1 (ko) | 이미지센서 모듈용 인쇄회로기판의 제조방법 | |
| JP3846209B2 (ja) | 多層印刷配線基板の製造方法及び多層印刷配線基板 | |
| KR101130608B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR20120004088A (ko) | 인쇄회로기판 제조 방법 | |
| KR19990003309A (ko) | 공기 방출구를 갖는 볼 그리드 어레이 패키지용 인쇄 회로기판 | |
| KR102109046B1 (ko) | 인쇄회로 기판 및 그 제조 방법 | |
| US20180160533A1 (en) | Multilayer printed circuit board | |
| CN118315362A (zh) | 具有镶埋芯片的线路板和发光装置及其制造方法 | |
| JP2022094390A (ja) | 電子回路モジュール及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240416 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240515 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7490377 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |