JP7474672B2 - 検査装置、検査システム、及び検査方法 - Google Patents

検査装置、検査システム、及び検査方法 Download PDF

Info

Publication number
JP7474672B2
JP7474672B2 JP2020166832A JP2020166832A JP7474672B2 JP 7474672 B2 JP7474672 B2 JP 7474672B2 JP 2020166832 A JP2020166832 A JP 2020166832A JP 2020166832 A JP2020166832 A JP 2020166832A JP 7474672 B2 JP7474672 B2 JP 7474672B2
Authority
JP
Japan
Prior art keywords
circuit board
control unit
test
boundary scan
scan test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020166832A
Other languages
English (en)
Other versions
JP2022059232A (ja
Inventor
翔也 今堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Espec Corp
Original Assignee
Espec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Espec Corp filed Critical Espec Corp
Priority to JP2020166832A priority Critical patent/JP7474672B2/ja
Priority to TW109142822A priority patent/TW202215934A/zh
Publication of JP2022059232A publication Critical patent/JP2022059232A/ja
Application granted granted Critical
Publication of JP7474672B2 publication Critical patent/JP7474672B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

特許法第３０条第２項適用 （１）ウェブサイトの掲載日：令和２年８月２０日 （２）ウェブサイトのアドレス：ｈｔｔｐｓ：／／ｗｗｗ．ｆｕｊｉｓａｎ．ｃｏ．ｊｐ／ｐｒｏｄｕｃｔ／１２８１６８２６７２／
本発明は、検査装置、検査システム、及び検査方法に関し、特に、検査対象に対してバウンダリスキャンテストを実行するための、検査装置、検査システム、及び検査方法に関する。
ＪＴＡＧ（Joint Test Action Group）に準拠した半導体デバイスが実装された回路基板を対象とする検査の一つとして、バウンダリスキャンテストが知られている。バウンダリスキャンテストでは、主に、回路基板上に実装された半導体デバイスの半田接合不良や、複数の半導体デバイス間の配線のオープン不良又はショート不良等が検査される。下記特許文献１には、ＪＴＡＧに準拠した集積回路を対象としてバウンダリスキャンテストを実行するテストシステムが開示されている。
特開２０００－１４８５２８号公報
量産工程を経て出荷された実製品は、振動又は温度等の様々な環境要因に晒された過酷な状況で使用される可能性がある。ところが上記特許文献１に開示されたテストシステムによると、バウンダリスキャンテストを実行する際に実製品の使用状況が想定されていないため、実製品の信頼性が低いという課題がある。また、テストコストを削減するために、テストの所要時間の短縮化が要求されているという課題もある。
本発明はかかる事情に鑑みてなされたものであり、テストの所要時間の短縮化を図りつつ、実製品の信頼性を向上することが可能な、検査装置、検査システム、及び検査方法を得ることを目的とする。
本発明の第１態様に係る検査装置は、検査対象である複数の回路基板を収容可能な環境形成装置に対して通信可能に接続される検査装置であって、前記複数の回路基板に対するバウンダリスキャンテストを制御するテスト制御部と、主制御部と、前記複数の回路基板のうちの一の回路基板が前記テスト制御部に接続されるように、前記テスト制御部と前記複数の回路基板との接続を切り替え可能な接続切替部と、を備え、前記接続切替部は、前記複数の回路基板に対応する複数のチャンネルを有し、前記複数のチャンネルは、前記テスト制御部に対して並列に接続され、前記主制御部は、前記環境形成装置が前記回路基板に対して３自由度以上の振動ストレスを印加している状態で、前記複数のチャンネルを切り替えることで前記一の回路基板を前記テスト制御部に順に接続させる接続処理を前記接続切替部に繰り返し実行させ、前記接続処理に連動して前記一の回路基板に対する前記バウンダリスキャンテストを前記テスト制御部に実行させる。
この態様によれば、検査対象である回路基板は環境形成装置に収容されており、主制御部は、環境形成装置が回路基板に対して３自由度以上の振動ストレスを印加している状態で、回路基板に対するバウンダリスキャンテストをテスト制御部に実行させる。このように、実製品の使用状況で起こり得る又は実製品の使用状況の想定範囲を超える３自由度以上の振動ストレスを回路基板に印加している状態で、当該回路基板に対してバウンダリスキャンテストを実行することによって、回路基板における不良の発生を促進しつつ、発生した不良箇所を高精度に評価できる。その結果、テストの所要時間の短縮化を図りつつ、実製品の信頼性を向上することが可能となる。
また、この態様によれば、接続切替部は、一の回路基板をテスト制御部に順に接続させる接続処理を繰り返し実行し、テスト制御部は、当該接続処理に連動して一の回路基板に対するバウンダリスキャンテストを実行する。これにより、一のテスト制御部を用いて複数の回路基板の各々に対するバウンダリスキャンテストが連続的に実行されるため、複数の回路基板に対するバウンダリスキャンテストを効率的に実行できる。その結果、テストコストを削減することが可能となる。
本発明の第２態様に係る検査装置は、検査対象である少なくとも一つの回路基板を収容可能な環境形成装置に対して通信可能に接続される検査装置であって、前記回路基板に対するバウンダリスキャンテストを制御するテスト制御部と、主制御部と、を備え、前記主制御部は、前記環境形成装置が前記回路基板に対して３自由度以上の振動ストレスを印加している状態で、前記回路基板に対する前記バウンダリスキャンテストを前記テスト制御部に複数回実行させ、前記振動ストレスの印加条件に応じて、前記バウンダリスキャンテストの実行間隔を異ならせる。
この態様によれば、検査対象である回路基板は環境形成装置に収容されており、主制御部は、環境形成装置が回路基板に対して３自由度以上の振動ストレスを印加している状態で、回路基板に対するバウンダリスキャンテストをテスト制御部に実行させる。このように、実製品の使用状況で起こり得る又は実製品の使用状況の想定範囲を超える３自由度以上の振動ストレスを回路基板に印加している状態で、当該回路基板に対してバウンダリスキャンテストを実行することによって、回路基板における不良の発生を促進しつつ、発生した不良箇所を高精度に評価できる。その結果、テストの所要時間の短縮化を図りつつ、実製品の信頼性を向上することが可能となる。
また、この態様によれば、主制御部は、振動ストレスの印加条件に応じて、バウンダリスキャンテストの実行間隔を異ならせる。従って、振動ストレスの印加条件が、不良が発生しやすい条件である場合には、主制御部が実行間隔を短く設定することによって、不良の発生を早期に発見できる。一方、振動ストレスの印加条件が、不良が発生しにくい条件である場合には、主制御部が実行間隔を長く設定することによって、テスト結果のデータ量が増大することを回避できる。
本発明の第３態様に係る検査装置は、第２態様において、前記主制御部は、前記振動ストレスの大きさが第１所定値以上である場合には、前記振動ストレスの大きさが前記第１所定値未満である場合と比較して、前記バウンダリスキャンテストの実行間隔を狭くする。
この態様によれば、振動ストレスの大きさが第１所定値以上である場合には、不良が発生しやすいため、主制御部が実行間隔を短く設定することによって、不良の発生を早期に発見できる。一方、振動ストレスの大きさが第１所定値未満である場合には、不良が発生しにくいため、主制御部が実行間隔を長く設定することによって、テスト結果のデータ量が増大することを回避できる。
本発明の第４態様に係る検査装置は、第２又は第３態様において、前記主制御部は、前記振動ストレスの印加時間が第２所定値以上である場合には、前記振動ストレスの印加時間が前記第２所定値未満である場合と比較して、前記バウンダリスキャンテストの実行間隔を狭くする。
この態様によれば、振動ストレスの印加時間が第２所定値以上である場合には、不良が発生しやすいため、主制御部が実行間隔を短く設定することによって、不良の発生を早期に発見できる。一方、振動ストレスの印加時間が第２所定値未満である場合には、不良が発生しにくいため、主制御部が実行間隔を長く設定することによって、テスト結果のデータ量が増大することを回避できる。
本発明の第５態様に係る検査装置は、検査対象である少なくとも一つの回路基板を収容可能な環境形成装置に対して通信可能に接続される検査装置であって、前記回路基板に対するバウンダリスキャンテストを制御するテスト制御部と、主制御部と、を備え、前記主制御部は、前記環境形成装置が前記回路基板に対して３自由度以上の振動ストレスを印加している状態で、前記回路基板に対する前記バウンダリスキャンテストを前記テスト制御部に複数回実行させ、前記バウンダリスキャンテストによる不良箇所の検出状況に応じて、前記バウンダリスキャンテストの実行間隔を異ならせる。
この態様によれば、検査対象である回路基板は環境形成装置に収容されており、主制御部は、環境形成装置が回路基板に対して３自由度以上の振動ストレスを印加している状態で、回路基板に対するバウンダリスキャンテストをテスト制御部に実行させる。このように、実製品の使用状況で起こり得る又は実製品の使用状況の想定範囲を超える３自由度以上の振動ストレスを回路基板に印加している状態で、当該回路基板に対してバウンダリスキャンテストを実行することによって、回路基板における不良の発生を促進しつつ、発生した不良箇所を高精度に評価できる。その結果、テストの所要時間の短縮化を図りつつ、実製品の信頼性を向上することが可能となる。
また、この態様によれば、主制御部は、バウンダリスキャンテストによる不良箇所の検出状況に応じて、バウンダリスキャンテストの実行間隔を異ならせる。従って、一定数以上の不良箇所が検出され、他の不良が発生しやすい状況である場合には、主制御部が実行間隔を短く設定することによって、他の不良の発生を早期に発見できる。一方、一定数以上の不良箇所が検出されておらず、不良が発生しにくい状況である場合には、主制御部が実行間隔を長く設定することによって、テスト結果のデータ量が増大することを回避できる。
本発明の第６態様に係る検査装置は、第５態様において、前記主制御部は、前記バウンダリスキャンテストによって検出された不良箇所数が第３所定値以上である場合には、前記バウンダリスキャンテストによって検出された不良箇所数が前記第３所定値未満である場合と比較して、前記バウンダリスキャンテストの実行間隔を狭くする。
この態様によれば、バウンダリスキャンテストによって検出された不良箇所数が第３所定値以上である場合には、他の不良が発生しやすい状況であるため、主制御部が実行間隔を短く設定することによって、他の不良の発生を早期に発見できる。一方、バウンダリスキャンテストによって検出された不良箇所数が第３所定値未満である場合には、不良が発生しにくい状況であるため、主制御部が実行間隔を長く設定することによって、テスト結果のデータ量が増大することを回避できる。
本発明の第７態様に係る検査装置は、検査対象である少なくとも一つの回路基板を収容可能な環境形成装置に対して通信可能に接続される検査装置であって、前記回路基板に対するバウンダリスキャンテストを制御するテスト制御部と、主制御部と、を備え、前記主制御部は、前記環境形成装置が前記回路基板に対して３自由度以上の振動ストレスを印加している状態で、前記回路基板に対する前記バウンダリスキャンテストを前記テスト制御部に複数回実行させ、前記少なくとも一つの回路基板は、第１の回路基板及び第２の回路基板を含み、前記テスト制御部は、前記第１の回路基板及び前記第２の回路基板の各々に対して前記バウンダリスキャンテストを複数回実行し、前記主制御部は、前記第１の回路基板に対する前記バウンダリスキャンテストによる不良箇所の検出状況に応じて、前記第２の回路基板に対する前記バウンダリスキャンテストの実行間隔を異ならせる。
この態様によれば、検査対象である回路基板は環境形成装置に収容されており、主制御部は、環境形成装置が回路基板に対して３自由度以上の振動ストレスを印加している状態で、回路基板に対するバウンダリスキャンテストをテスト制御部に実行させる。このように、実製品の使用状況で起こり得る又は実製品の使用状況の想定範囲を超える３自由度以上の振動ストレスを回路基板に印加している状態で、当該回路基板に対してバウンダリスキャンテストを実行することによって、回路基板における不良の発生を促進しつつ、発生した不良箇所を高精度に評価できる。その結果、テストの所要時間の短縮化を図りつつ、実製品の信頼性を向上することが可能となる。
また、この態様によれば、主制御部は、第１の回路基板に対するバウンダリスキャンテストによる不良箇所の検出状況に応じて、第２の回路基板に対するバウンダリスキャンテストの実行間隔を異ならせる。従って、第１の回路基板において一定数以上の不良箇所が検出され、第２の回路基板においても不良が発生しやすい状況である場合には、主制御部が第２の回路基板に関する実行間隔を短く設定することによって、不良の発生を早期に発見できる。一方、第１の回路基板において一定数以上の不良箇所が検出されておらず、第２の回路基板においても不良が発生しにくい状況である場合には、主制御部が第２の回路基板に関する実行間隔を長く設定することによって、テスト結果のデータ量が増大することを回避できる。
本発明の第８態様に係る検査装置は、第７態様において、前記主制御部は、前記第１の回路基板に対する前記バウンダリスキャンテストによって検出された不良箇所数が第４所定値以上である場合には、前記第１の回路基板に対する前記バウンダリスキャンテストによって検出された不良箇所数が前記第４所定値未満である場合と比較して、前記第２の回路基板に対する前記バウンダリスキャンテストの実行間隔を狭くする。
この態様によれば、第１の回路基板に対するバウンダリスキャンテストによって検出された不良箇所数が第４所定値以上である場合には、第２の回路基板においても不良が発生しやすい状況であるため、主制御部が第２の回路基板に関する実行間隔を短く設定することによって、不良の発生を早期に発見できる。一方、第１の回路基板に対するバウンダリスキャンテストによって検出された不良箇所数が第４所定値未満である場合には、第２の回路基板においても不良が発生しにくい状況であるため、主制御部が第２の回路基板に関する実行間隔を長く設定することによって、テスト結果のデータ量が増大することを回避できる。
本発明の第９態様に係る検査装置は、検査対象である少なくとも一つの回路基板を収容可能な環境形成装置に対して通信可能に接続される検査装置であって、前記回路基板に対するバウンダリスキャンテストを制御するテスト制御部と、主制御部と、を備え、前記主制御部は、前記環境形成装置が前記回路基板に対して３自由度以上の振動ストレスを印加している状態で、前記回路基板に対する前記バウンダリスキャンテストを前記テスト制御部に複数回実行させ、前記環境形成装置は前記回路基板に対してさらに温度ストレスを印加可能であり、前記主制御部は、前記温度ストレスの印加条件に応じて、前記バウンダリスキャンテストの実行間隔を異ならせる。
この態様によれば、検査対象である回路基板は環境形成装置に収容されており、主制御部は、環境形成装置が回路基板に対して３自由度以上の振動ストレスを印加している状態で、回路基板に対するバウンダリスキャンテストをテスト制御部に実行させる。このように、実製品の使用状況で起こり得る又は実製品の使用状況の想定範囲を超える３自由度以上の振動ストレスを回路基板に印加している状態で、当該回路基板に対してバウンダリスキャンテストを実行することによって、回路基板における不良の発生を促進しつつ、発生した不良箇所を高精度に評価できる。その結果、テストの所要時間の短縮化を図りつつ、実製品の信頼性を向上することが可能となる。
また、この態様によれば、主制御部は、温度ストレスの印加条件に応じて、バウンダリスキャンテストの実行間隔を異ならせる。従って、温度ストレスの印加条件が、不良が発生しやすい条件である場合には、主制御部が実行間隔を短く設定することによって、不良の発生を早期に発見できる。一方、温度ストレスの印加条件が、不良が発生しにくい条件である場合には、主制御部が実行間隔を長く設定することによって、テスト結果のデータ量が増大することを回避できる。
本発明の第１０態様に係る検査装置は、第９態様において、前記主制御部は、前記温度ストレスの大きさが遷移している期間内においては、前記温度ストレスの大きさが遷移していない期間内と比較して、前記バウンダリスキャンテストの実行間隔を狭くする。
この態様によれば、温度ストレスの大きさが遷移している期間内においては、不良が発生しやすいため、主制御部が実行間隔を短く設定することによって、不良の発生を早期に発見できる。一方、温度ストレスの大きさが遷移していない期間内においては、不良が発生しにくいため、主制御部が実行間隔を長く設定することによって、テスト結果のデータ量が増大することを回避できる。
本発明の第１１態様に係る検査装置は、第２～第１０態様のいずれか一つにおいて、前記少なくとも一つの回路基板は、複数の回路基板を含み、前記テスト制御部は、前記複数の回路基板の各々に対して前記バウンダリスキャンテストを実行し、前記複数の回路基板のうちの一の回路基板が前記テスト制御部に接続されるように、前記テスト制御部と前記環境形成装置に収容されている前記複数の回路基板との接続を切り替え可能な接続切替部をさらに備え、前記主制御部は、前記環境形成装置が前記複数の回路基板に対して前記振動ストレスを印加した状態で、前記一の回路基板を前記テスト制御部に順に接続させる接続処理を前記接続切替部に繰り返し実行させ、前記接続処理に連動して前記一の回路基板に対する前記バウンダリスキャンテストを前記テスト制御部に実行させる。
この態様によれば、接続切替部は、一の回路基板をテスト制御部に順に接続させる接続処理を繰り返し実行し、テスト制御部は、当該接続処理に連動して一の回路基板に対するバウンダリスキャンテストを実行する。これにより、一のテスト制御部を用いて複数の回路基板の各々に対するバウンダリスキャンテストが連続的に実行されるため、複数の回路基板に対するバウンダリスキャンテストを効率的に実行できる。その結果、テストコストを削減することが可能となる。
本発明の第１２態様に係る検査装置は、第１～第１１態様のいずれか一つにおいて、前記環境形成装置は、ＨＡＬＴ試験装置、ＨＡＳＳ試験装置、又はＨＡＳＡ試験装置である。
この態様によれば、環境形成装置としてＨＡＬＴ試験装置、ＨＡＳＳ試験装置、又はＨＡＳＡ試験装置を使用することにより、６自由度の振動ストレスと、広温度域かつ急速変化の温度ストレスとを、回路基板に印加することができる。その結果、回路基板における不良の発生を効果的に促進することが可能となる。
本発明の第１３態様に係る検査システムは、検査対象である少なくとも一つの回路基板を収容可能な環境形成装置と、前記環境形成装置に対して通信可能に接続された検査装置と、を備え、前記検査装置は、前記回路基板に対するバウンダリスキャンテストを制御するテスト制御部と、主制御部と、を有し、前記主制御部は、前記環境形成装置が前記回路基板に対して３自由度以上の振動ストレスを印加している状態で、前記回路基板に対する前記バウンダリスキャンテストを前記テスト制御部に複数回実行させ、前記環境形成装置は前記回路基板に対してさらに温度ストレスを印加可能であり、前記主制御部は、前記振動ストレスの印加条件、前記温度ストレスの印加条件、又は前記バウンダリスキャンテストによる不良箇所の検出状況に応じて、前記バウンダリスキャンテストの実行間隔を異ならせる。
この態様によれば、検査対象である回路基板は環境形成装置に収容されており、主制御部は、環境形成装置が回路基板に対して３自由度以上の振動ストレスを印加している状態で、回路基板に対するバウンダリスキャンテストをテスト制御部に実行させる。このように、実製品の使用状況で起こり得る又は実製品の使用状況の想定範囲を超える３自由度以上の振動ストレスを回路基板に印加している状態で、当該回路基板に対してバウンダリスキャンテストを実行することによって、回路基板における不良の発生を促進しつつ、発生した不良箇所を高精度に評価できる。その結果、テストの所要時間の短縮化を図りつつ、実製品の信頼性を向上することが可能となる。
また、この態様によれば、主制御部は、振動ストレスの印加条件、温度ストレスの印加条件、又はバウンダリスキャンテストによる不良箇所の検出状況に応じて、バウンダリスキャンテストの実行間隔を異ならせる。従って、実行間隔を短く設定することによって不良の発生を早期に発見でき、実行間隔を長く設定することによってテスト結果のデータ量が増大することを回避できる。
本発明の第１４態様に係る検査システムは、検査対象である複数の回路基板を収容可能な環境形成装置と、前記環境形成装置に対して通信可能に接続された検査装置と、を備え、前記検査装置は、前記回路基板に対するバウンダリスキャンテストを制御するテスト制御部と、主制御部と、前記複数の回路基板のうちの一の回路基板が前記テスト制御部に接続されるように、前記テスト制御部と前記複数の回路基板との接続を切り替え可能な接続切替部と、を有し、前記接続切替部は、前記複数の回路基板に対応する複数のチャンネルを有し、前記複数のチャンネルは、前記テスト制御部に対して並列に接続され、前記主制御部は、前記環境形成装置が前記回路基板に対して３自由度以上の振動ストレスを印加している状態で、前記複数のチャンネルを切り替えることで前記一の回路基板を前記テスト制御部に順に接続させる接続処理を前記接続切替部に繰り返し実行させ、前記接続処理に連動して前記一の回路基板に対する前記バウンダリスキャンテストを前記テスト制御部に実行させる。
この態様によれば、検査対象である回路基板は環境形成装置に収容されており、主制御部は、環境形成装置が回路基板に対して３自由度以上の振動ストレスを印加している状態で、回路基板に対するバウンダリスキャンテストをテスト制御部に実行させる。このように、実製品の使用状況で起こり得る又は実製品の使用状況の想定範囲を超える３自由度以上の振動ストレスを回路基板に印加している状態で、当該回路基板に対してバウンダリスキャンテストを実行することによって、回路基板における不良の発生を促進しつつ、発生した不良箇所を高精度に評価できる。その結果、テストの所要時間の短縮化を図りつつ、実製品の信頼性を向上することが可能となる。
また、この態様によれば、接続切替部は、一の回路基板をテスト制御部に順に接続させる接続処理を繰り返し実行し、テスト制御部は、当該接続処理に連動して一の回路基板に対するバウンダリスキャンテストを実行する。これにより、一のテスト制御部を用いて複数の回路基板の各々に対するバウンダリスキャンテストが連続的に実行されるため、複数の回路基板に対するバウンダリスキャンテストを効率的に実行できる。その結果、テストコストを削減することが可能となる。
本発明の第１５態様に係る検査方法は、環境形成装置に収容された少なくとも一つの回路基板に対して、前記環境形成装置によって３自由度以上の振動ストレス及び温度ストレスを印加するステップと、前記環境形成装置が前記回路基板に対して前記振動ストレス及び温度ストレスを印加している状態で、前記回路基板に対して行うバウンダリスキャンテストの実行間隔を、前記振動ストレスの印加条件、前記温度ストレスの印加条件、又は前記バウンダリスキャンテストによる不良箇所の検出状況に応じて異ならせて、前記バウンダリスキャンテストを実行するステップと、を備える。
この態様によれば、検査対象である回路基板は環境形成装置に収容されており、環境形成装置が回路基板に対して３自由度以上の振動ストレスを印加している状態で、回路基板に対するバウンダリスキャンテストが実行される。このように、実製品の使用状況で起こり得る又は実製品の使用状況の想定範囲を超える３自由度以上の振動ストレスを回路基板に印加している状態で、当該回路基板に対してバウンダリスキャンテストを実行することによって、回路基板における不良の発生を促進しつつ、発生した不良箇所を高精度に評価できる。その結果、テストの所要時間の短縮化を図りつつ、実製品の信頼性を向上することが可能となる。
また、この態様によれば、振動ストレスの印加条件、温度ストレスの印加条件、又はバウンダリスキャンテストによる不良箇所の検出状況に応じて、バウンダリスキャンテストの実行間隔を異ならせる。従って、実行間隔を短く設定することによって不良の発生を早期に発見でき、実行間隔を長く設定することによってテスト結果のデータ量が増大することを回避できる。
本発明の第１６態様に係る検査方法は、環境形成装置に収容された複数の回路基板に対して、前記環境形成装置によって３自由度以上の振動ストレスを印加するステップと、前記環境形成装置が前記回路基板に対して前記振動ストレスを印加している状態で、テスト制御部に対して並列に接続された複数のチャンネルを切り替えることで前記複数の回路基板のうちの一の回路基板を前記テスト制御部に順に接続させる接続処理を実行させ、前記接続処理に連動して前記一の回路基板に対してバウンダリスキャンテストを実行するステップと、を備える。
この態様によれば、検査対象である回路基板は環境形成装置に収容されており、環境形成装置が回路基板に対して３自由度以上の振動ストレスを印加している状態で、回路基板に対するバウンダリスキャンテストをテスト制御部に実行させる。このように、実製品の使用状況で起こり得る又は実製品の使用状況の想定範囲を超える３自由度以上の振動ストレスを回路基板に印加している状態で、当該回路基板に対してバウンダリスキャンテストを実行することによって、回路基板における不良の発生を促進しつつ、発生した不良箇所を高精度に評価できる。その結果、テストの所要時間の短縮化を図りつつ、実製品の信頼性を向上することが可能となる。
また、この態様によれば、一の回路基板をテスト制御部に順に接続させる接続処理を繰り返し実行し、当該接続処理に連動して一の回路基板に対するバウンダリスキャンテストを実行する。これにより、一のテスト制御部を用いて複数の回路基板の各々に対するバウンダリスキャンテストが連続的に実行されるため、複数の回路基板に対するバウンダリスキャンテストを効率的に実行できる。その結果、テストコストを削減することが可能となる。
本発明によれば、テストの所要時間の短縮化を図りつつ、実製品の信頼性を向上することが可能である。
本発明の実施の形態に係る検査システムの構成を簡略化して示す図である。 検査装置の構成を簡略化して示すブロック図である。 環境形成装置の構成を簡略化して示すブロック図である。 回路基板に対する振動ストレスの印加パターンの第１の例を示す図である。 回路基板に対する振動ストレスの印加パターンの第２の例を示す図である。 回路基板に対する振動ストレスの印加パターンの第３の例を示す図である。 回路基板に対する振動ストレスの印加パターンの第４の例を示す図である。 回路基板に対する振動ストレスの印加パターンの第５の例を示す図である。 回路基板に対するバウンダリスキャンテストの実行タイミングの第１の例を示す図である。 回路基板に対するバウンダリスキャンテストの実行タイミングの第２の例を示す図である。 回路基板に対するバウンダリスキャンテストの実行タイミングの第３の例を示す図である。 回路基板に対するバウンダリスキャンテストの実行タイミングの第４の例を示す図である。 変形例に係る検査装置の構成を簡略化して示すブロック図である。 スキャナユニットの構成を簡略化して示す図である。
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、異なる図面において同一の符号を付した要素は、同一又は相応する要素を示すものとする。
図１は、本発明の実施の形態に係る検査システム１の構成を簡略化して示す図である。図１に示すように検査システム１は、互いに通信可能に接続された検査装置２と環境形成装置３とを備えている。環境形成装置３は、製品の設計開発段階で試作品を対象として環境試験を実行するための環境試験装置である。但し、環境形成装置３は、製品の出荷前テストにおいて実製品を対象としてスクリーニング試験を実行するためのスクリーニング装置であっても良い。検査装置２は、環境形成装置３に収容されている検査対象に対してバウンダリスキャンテストを実行するための制御部を備える装置である。検査対象は、ＪＴＡＧ（Joint Test Action Group）に準拠した半導体デバイスが実装された回路基板である。バウンダリスキャンテストでは、主に、回路基板上に実装された半導体デバイスの半田接合不良や、複数の半導体デバイス間の配線のオープン不良又はショート不良等が検査される。
図２は、検査装置２（２Ａ）の構成を簡略化して示すブロック図である。図２の接続関係で示すように、検査装置２Ａは、システムコントローラ１１（主制御部）、チャンバモニタ１２、テストコントローラ１３（テスト制御部）、記憶部１４、表示部１５、及び通信部１６を備えている。
テストコントローラ１３は、システムコントローラ１１からの制御に従って、検査対象である回路基板１００（詳細は後述する）に対して実行されるバウンダリスキャンテストを制御するためのコントローラである。テストコントローラ１３は、バウンダリスキャンテストにおいて、テストデータ（テストパターン）の生成、及びテストクロックの生成等の処理を行う。テストコントローラ１３は、中継ユニット１７に接続されている。
システムコントローラ１１は、ＣＰＵ等のプロセッサとＲＯＭ及びＲＡＭ等のメモリとを備えており、システム全体の動作を統括して制御する。システムコントローラ１１は、環境形成装置３が回路基板１００に対して所定の環境ストレスを印加している状態で、回路基板１００に対するバウンダリスキャンテストをテストコントローラ１３に実行させる。
記憶部１４は、半導体メモリ又はハードディスク等の任意の記憶装置である。表示部１５は、液晶ディスプレイ又は有機ＥＬディスプレイ等の任意の表示装置である。システムコントローラ１１とチャンバモニタ１２とは、例えばＲＳ－２３２Ｃケーブルによって互いに接続されている。システムコントローラ１１とテストコントローラ１３とは、例えばＵＳＢケーブルによって互いに接続されている。通信部１６と環境形成装置３の通信部２１（詳細は後述する）とは、例えばＲＳ－４８５ケーブルによって互いに接続されている。
図３は、環境形成装置３の構成を簡略化して示す図である。本実施形態の例では、環境形成装置３として、ＨＡＬＴ（Highly Accelerated Limit Test）試験装置、ＨＡＳＳ（High Accelerated Stress Screen）試験装置、又はＨＡＳＡ（High Accelerated Stress Audit）試験装置が使用される。ＨＡＬＴ試験装置の検査対象は主に試作品であり、ＨＡＬＴ試験装置は、環境に対する試作品の弱点箇所を特定すべく、検査対象が故障するまで（不良箇所が検出されるまで）環境ストレスを印加し続ける。ＨＡＳＳ試験装置及びＨＡＳＡ試験装置の検査対象は、主に実製品である。ＨＡＳＳ試験は全ての実製品を対象とする全数検査であり、ＨＡＳＡ試験は一部の実製品を対象とする抜き取り検査である。ＨＡＬＴ試験装置、ＨＡＳＳ試験装置、又はＨＡＳＡ試験装置は、実製品の使用状況の想定範囲（仕様範囲）を超える振動ストレス及び／又は温度ストレスを検査対象に印加することにより、高加速試験を実現可能である。振動ストレスとしては、直交３軸（水平面内のＸ軸及びＹ軸と鉛直方向のＺ軸）の各軸の延在方向及び回転方向の振動によって、６自由度の振動ストレスを印加可能である。但し、実製品の使用状況で起こり得る又は実製品の使用状況の想定範囲を超える３自由度以上の振動ストレスを印加可能であれば良い。６自由度（３自由度以上）の振動ストレスは、単軸や２軸の振動とは異なり、実製品の使用状況で起こり得る又は実製品の使用状況の想定範囲を超える複合的な振動である。６自由度（３自由度以上）の振動ストレスによって、より短時間で検査対象の信頼性を評価することが可能である。振動加速度は、例えば５～７５（Ｇｒｍｓ）の範囲内で任意に設定可能である。温度ストレスとしては、広温度域（例えば－１００～＋２００℃）かつ急速変化（例えば平均７０℃／ｍｉｎ）の温度ストレスを印加可能である。
図３に示すように環境形成装置３は、断熱性の筐体２５によって囲まれた空調室２３及びチャンバ２４を備えている。空調室２３には、空気循環用の送風機２６と、加熱用のヒータ２７と、冷却用の液体窒素を噴射するノズル２８とが配置されている。ノズル２８は、配管２９を介して、環境形成装置３の外部に配置された液体窒素のタンク３１に接続されている。配管２９には、タンク３１からノズル２８への液体窒素の供給の可否を制御するための弁３０が設けられている。空調室２３内で生成された空調空気は、矢印Ａで示すように、空調室２３から給気口４２を介してチャンバ２４内に供給され、チャンバ２４内を循環した後、チャンバ２４から排気口４１を介して空調室２３に排出される。
チャンバ２４内には、平板状の振動テーブル３２が配置されている。振動テーブル３２は、筐体２５の側面に固定された支持部材３４によって、バネ３３を介して揺動可能に支持されている。振動テーブル３２は、アクチュエータ３５によって駆動されることにより、上記６自由度の振動が実現される。アクチュエータ３５は、運動方向が異なる複数個（例えば５個）のエアシリンダ等を用いて構成されている。各エアシリンダに対して圧縮空気の給気及び排気を短周期で繰り返すことによって、各エアシリンダにおいて振動運動が実現される。
チャンバ２４内の振動テーブル３２の上面には、検査対象である回路基板１００が、固定具３８によって固定される。図示は省略するが、回路基板１００においては、ＪＴＡＧ（Joint Test Action Group）に準拠したＦＰＧＡ（Field Programmable Gate Array）等の半導体デバイスが、ＢＧＡ（Ball Grid Array）等の接続方式による半田付け等によって、プリント配線板上に実装されている。回路基板１００には、バウンダリスキャンテストのデータ（テストデータ及びテスト結果データ等）を通信するためのケーブル４０が接続されている。ケーブル４０は、筐体２５の側壁に形成されているケーブル孔３９を介して筐体２５の外部に引き出され、図２に示した中継ユニット１７に接続されている。環境形成装置３に収容されている回路基板１００と、検査装置２Ａのテストコントローラ１３とは、ケーブル４０及び中継ユニット１７を介して相互に接続される。
また、環境形成装置３は、環境コントローラ２２、通信部２１、温度センサ３７、及び振動センサ３６を備えている。温度センサ３７は、チャンバ２４内に配置されている。振動センサ３６は、加速度センサ等を用いて構成されており、振動テーブル３２に配置されている。
環境コントローラ２２は、ＣＰＵ等のプロセッサとＲＯＭ及びＲＡＭ等のメモリとを備えて構成されている。環境コントローラ２２は、各制御信号によって、ヒータ２７、弁３０、及びアクチュエータ３５の駆動をそれぞれ制御する。回路基板１００に対する温度ストレスの印加及び振動ストレスの印加が、環境コントローラ２２によって制御される。
環境コントローラ２２には、温度センサ３７によって検出された、チャンバ２４内の温度を示す温度データが入力される。環境コントローラ２２は、温度センサ３７から入力された温度データに基づいてヒータ２７及び弁３０をフィードバック制御することにより、チャンバ２４内の温度を目標値に制御することができる。また、環境コントローラ２２には、振動センサ３６によって検出された、振動テーブル３２の振動加速度を示す振動データが入力される。環境コントローラ２２は、振動センサ３６から入力された振動データに基づいてアクチュエータ３５をフィードバック制御することにより、振動テーブル３２の振動加速度を目標値に制御することができる。
また、これらの温度データ及び振動データは、環境コントローラ２２から通信部２１，１６を介してチャンバモニタ１２（図２参照）に入力される。これにより、環境形成装置３のチャンバ２４の状態（温度及び振動）を、検査装置２Ａのチャンバモニタ１２によってモニタリングすることができる。
図４は、回路基板１００に対する振動ストレスの印加パターンの第１の例を示す図である。グラフの横軸は経過時間を示し、縦軸は振動加速度の大きさを示している。第１の例では、環境コントローラ２２は、テスト開始からテスト終了までの全期間において、振動テーブル３２の振動加速度を一定値に保つ。これにより、テスト開始からテスト終了までの全期間において、一定の振動ストレスが回路基板１００に印加される。
図５は、回路基板１００に対する振動ストレスの印加パターンの第２の例を示す図である。第２の例では、環境コントローラ２２は、振動テーブル３２を振動させる期間（振動加速度を所定値に設定することによって振動が「ＯＮ」となる期間）と、振動テーブル３２を振動させない期間（振動加速度をゼロに設定することによって振動が「ＯＦＦ」となる期間）とを交互に繰り返す。これにより、回路基板１００に振動ストレスを印加する期間（ＯＮ期間）と印加しない期間（ＯＦＦ期間）とが、交互に繰り返される。なお、ＯＮ期間の長さとＯＦＦ期間の長さとは、同一であっても良いし異なっていても良い。また、ＯＮ期間において、振動加速度は一定値であっても良いし変動値であっても良い。
図６は、回路基板１００に対する振動ストレスの印加パターンの第３の例を示す図である。第３の例では、環境コントローラ２２は、振動テーブル３２を大きく振動させる期間（振動加速度をある基準値より大きな値に設定することによって振動が「大」となる期間）と、振動テーブル３２を小さく振動させる期間（振動加速度を当該基準値より小さな値に設定することによって振動が「小」となる期間）とを交互に繰り返す。これにより、回路基板１００に大きな振動ストレスを印加する期間（大期間）と小さな振動ストレスを印加する期間（小期間）とが、交互に繰り返される。なお、大期間の長さと小期間の長さとは、同一であっても良いし異なっていても良い。また、大期間及び小期間のそれぞれにおいて、振動加速度は一定値であっても良いし変動値であっても良い。
図７は、回路基板１００に対する振動ストレスの印加パターンの第４の例を示す図である。第４の例では、環境コントローラ２２は、時間の経過に伴って、振動加速度を徐々に大きい値にステップ状に変更する。これにより、時間の経過に伴ってステップ状に徐々に増大する振動ストレスが、回路基板１００に印加される。なお、図７に示した例とは逆に、時間の経過に伴ってステップ状に徐々に低下する振動ストレスを、回路基板１００に印加しても良い。また、ステップ状に変更する振動加速度の増大幅又は低下幅は一定値であっても良いし変動値であっても良い。さらに、振動ストレスをステップ状に増大させるパターンとステップ状に低下させるパターンとを組み合わせても良い。
図８は、回路基板１００に対する振動ストレスの印加パターンの第５の例を示す図である。第５の例では、環境コントローラ２２は、時間の経過に伴って、振動加速度を徐々に大きい値に直線状に変更する。これにより、時間の経過に伴って直線状に徐々に増大する振動ストレスが、回路基板１００に印加される。なお、図８に示した例とは逆に、時間の経過に伴って直線状に徐々に低下する振動ストレスを、回路基板１００に印加しても良い。また、振動ストレスを直線状に増大させるパターンと直線状に低下させるパターンとを組み合わせても良い。
環境コントローラ２２は、回路基板１００に対して、図４～８に示した振動ストレスの印加パターンの全てを実行しても良いし、一つのみを実行しても良い。また、環境コントローラ２２は、回路基板１００に対して、図４～８に示した振動ストレスの印加パターンを任意に組み合わせて実行しても良い。例えば、
・第１の例（図４）の後に第２の例（図５）を実行する。
・第２の例（図５）のＯＮ期間及びＯＦＦ期間と、第３の例（図６）の大期間及び小期間とを混在させる。
・第４の例（図７）又は第５の例（図８）の途中に第２の例（図５）のＯＦＦ期間又は第３の例（図６）の小期間を挿入する。
等の組み合わせを実行しても良い。また、環境コントローラ２２は、回路基板１００に対して、振動ストレスに加えて温度ストレスを印加しても良い。どの印加パターンを実行すべきかを示す情報は、回路基板１００の種別等に応じて、予め環境コントローラ２２に設定されている。
図２に示した本実施形態に係る検査装置２Ａにおいて、システムコントローラ１１は、環境形成装置３が回路基板１００に対して上記振動ストレス（及び温度ストレス）を印加している状態で、回路基板１００に対するバウンダリスキャンテストをテストコントローラ１３に実行させる。なお、以下の説明では、バウンダリスキャンテストの実行タイミングをシステムコントローラ１１が決定する例について述べるが、この例には限られない。システムコントローラ１１と同様の機能をテストコントローラ１３に実装することにより、バウンダリスキャンテストの実行タイミングをテストコントローラ１３が決定しても良い。この場合、テストコントローラ１３は、バウンダリスキャンテストを制御するテスト制御部としての機能と、テスト制御部にバウンダリスキャンテストを実行させ且つバウンダリスキャンテストの実行タイミングを決定する主制御部としての機能と、を備える。また、以下の説明では、検査装置２Ａがシステムコントローラ１１とテストコントローラ１３とを個別に備える例について述べるが、この例には限られない。検査装置２Ａは、システムコントローラ１１及びテストコントローラ１３の各機能を備える一つのコントローラを備えても良い。この場合、当該一つのコントローラは、上記テスト制御部としての機能と、上記主制御部としての機能と、を備える。
図９は、回路基板１００に対するバウンダリスキャンテストの実行タイミングの第１の例を示す図である。グラフの横軸は経過時間を示し、縦軸は振動加速度の大きさを示している。また、矢印Ｐは、バウンダリスキャンテストが実行されるタイミングを示している。振動ストレスの印加パターンとしては、図５に示した例が採用されている。テストコントローラ１３は、回路基板１００に対してバウンダリスキャンテストを複数回実行する。図９に示した第１の例において、バウンダリスキャンテストの実行間隔は、振動ストレスがＯＮ期間であるかＯＦＦ期間であるかに拘わらず、間隔Ｗ０で一定である（「一定パターン」と称す）。
図１０は、回路基板１００に対するバウンダリスキャンテストの実行タイミングの第２の例を示す図である。振動ストレスの印加パターンとしては、図５に示した例が採用されている。テストコントローラ１３は、回路基板１００に対してバウンダリスキャンテストを複数回実行する。図１０に示した第２の例において、システムコントローラ１１は、振動ストレスの印加条件に応じて、バウンダリスキャンテストの実行間隔を異ならせる。具体的には、システムコントローラ１１は、振動ストレスの大きさが第１所定値未満であるＯＦＦ期間（例えば時刻Ｔ０～Ｔ１）においては、バウンダリスキャンテストの実行間隔を、比較的広い間隔Ｗ１１に設定する。また、システムコントローラ１１は、振動ストレスの大きさが第１所定値以上であるＯＮ期間（例えば時刻Ｔ３～Ｔ４）においては、バウンダリスキャンテストの実行間隔を、間隔Ｗ１１より狭い間隔Ｗ１２に設定する（「振動ストレスの大きさに応じた変動パターン」と称す）。
この例によれば、振動ストレスの大きさが第１所定値以上である場合には、不良が発生しやすいため、システムコントローラ１１がバウンダリスキャンテストの実行間隔を短く設定することによって、不良の発生を早期に発見できる。一方、振動ストレスの大きさが第１所定値未満である場合には、不良が発生しにくいため、システムコントローラ１１がバウンダリスキャンテストの実行間隔を長く設定することによって、テスト結果のデータ量が増大することを回避できる。
他の例として、システムコントローラ１１は、振動ストレスの印加時間に応じてバウンダリスキャンテストの実行間隔を異ならせても良い。具体的には、システムコントローラ１１は、テストが開始されてからの回路基板１００に対する振動ストレスの印加時間を計測し、振動ストレスの印加時間が第２所定値未満である場合には、バウンダリスキャンテストの実行間隔を、比較的広い間隔Ｗ１１に設定する。また、システムコントローラ１１は、振動ストレスの印加時間が第２所定値以上である場合には、バウンダリスキャンテストの実行間隔を、間隔Ｗ１１より狭い間隔Ｗ１２に設定する（「振動ストレスの印加時間に応じた変動パターン」と称す）。
この例によれば、振動ストレスの印加時間が第２所定値以上である場合には、不良が発生しやすいため、システムコントローラ１１がバウンダリスキャンテストの実行間隔を短く設定することによって、不良の発生を早期に発見できる。一方、振動ストレスの印加時間が第２所定値未満である場合には、不良が発生しにくいため、システムコントローラ１１がバウンダリスキャンテストの実行間隔を長く設定することによって、テスト結果のデータ量が増大することを回避できる。
なお、上記とは逆に、不良が発生しやすい状況においてバウンダリスキャンテストの実行間隔を長く設定し、不良が発生しにくい状況においてバウンダリスキャンテストの実行間隔を短く設定することにより、回路基板１００に発生した不良を確実に検出することができ、不良の発生を早期に発見することが可能となる。
図１１は、回路基板１００に対するバウンダリスキャンテストの実行タイミングの第３の例を示す図である。振動ストレスの印加パターンとしては、図７に示した例が採用されている。システムコントローラ１１は、振動ストレスの印加条件に応じて、バウンダリスキャンテストの実行間隔を異ならせる。具体的には、システムコントローラ１１は、振動ストレスが印加されていないＯＦＦ期間（時刻Ｔ０～Ｔ１）においては、バウンダリスキャンテストの実行間隔を、比較的広い間隔Ｗ２１に設定する。また、システムコントローラ１１は、振動ストレスの大きさが１ステップ上昇した次の期間（時刻Ｔ１～Ｔ２）においては、バウンダリスキャンテストの実行間隔を、間隔Ｗ２１より狭い間隔Ｗ２２に設定する。また、システムコントローラ１１は、振動ストレスの大きさがさらに１ステップ上昇した次の期間（時刻Ｔ２～Ｔ３）においては、バウンダリスキャンテストの実行間隔を、間隔Ｗ２２より狭い間隔Ｗ２３に設定する。このように、システムコントローラ１１は、振動ストレスの大きさが１ステップ上昇する度に、バウンダリスキャンテストの実行間隔を徐々に狭く設定する。
この例によれば、振動ストレスが大きいほど、不良が発生しやすいため、システムコントローラ１１がバウンダリスキャンテストの実行間隔を短く設定することによって、不良の発生を早期に発見できる。一方、振動ストレスが小さいほど、不良が発生しにくいため、システムコントローラ１１がバウンダリスキャンテストの実行間隔を長く設定することによって、テスト結果のデータ量が増大することを回避できる。
なお、上記とは逆に、不良が発生しやすい状況においてバウンダリスキャンテストの実行間隔を長く設定し、不良が発生しにくい状況においてバウンダリスキャンテストの実行間隔を短く設定してもよい。この場合、回路基板１００に発生した不良を確実に検出することができ、不良の発生を早期に発見することが可能となる。
図１２は、回路基板１００に対するバウンダリスキャンテストの実行タイミングの第４の例を示す図である。振動ストレスの印加パターンとしては、図７に示した例が採用されている。また、振動ストレスに加えて温度ストレスも印加されている。温度サイクルの１周期（例えば時刻Ｔ３～Ｔ５）に連動して、振動ストレスの大きさが１ステップ上昇している。システムコントローラ１１は、温度ストレスの印加条件に応じて、バウンダリスキャンテストの実行間隔を異ならせる。具体的には、システムコントローラ１１は、温度ストレスの大きさが遷移していない期間、つまり略一定（完全に一定である場合、及び、所定値未満の変動幅で微変動する場合の双方を含む）である期間（温度維持期間）内においては、バウンダリスキャンテストの実行間隔を、比較的広い間隔Ｗ３１に設定する。また、システムコントローラ１１は、温度ストレスの大きさが遷移している期間（温度遷移期間）内においては、バウンダリスキャンテストの実行間隔を、間隔Ｗ３１より狭い間隔Ｗ３２に設定する（「温度ストレスの印加条件に応じた変動パターン」と称す）。
この例によれば、温度ストレスの大きさが遷移している期間内においては、不良が発生しやすいため、システムコントローラ１１がバウンダリスキャンテストの実行間隔を短く設定することによって、不良の発生を早期に発見できる。一方、温度ストレスの大きさが一定である期間内においては、不良が発生しにくいため、システムコントローラ１１がバウンダリスキャンテストの実行間隔を長く設定することによって、テスト結果のデータ量が増大することを回避できる。
なお、上記とは逆に、温度遷移期間内におけるバウンダリスキャンテストの実行間隔よりも、温度維持期間内におけるバウンダリスキャンテストの実行間隔を短く設定しても良い。この場合は、不良が発生しにくい温度維持期間であっても、回路基板１００に発生した不良を確実に検出でき、不良の発生を早期に発見することが可能となる。
また、システムコントローラ１１は、振動ストレスの大きさが一定である期間内においては、バウンダリスキャンテストの実行間隔を、比較的広い間隔Ｗ３１に設定し、振動ストレスの大きさが遷移している期間内においては、バウンダリスキャンテストの実行間隔を、間隔Ｗ３１より狭い間隔Ｗ３２に設定しても良い。この場合、振動ストレスの大きさが遷移している期間内においては、不良が発生しやすいため、システムコントローラ１１がバウンダリスキャンテストの実行間隔を短く設定することによって、回路基板１００に発生した不良を早期に検出することができる。
他の例として、システムコントローラ１１は、バウンダリスキャンテストによる不良箇所の検出状況に応じて、バウンダリスキャンテストの実行間隔を異ならせても良い。具体的には、システムコントローラ１１は、環境形成装置３から受信したテスト結果データに基づいて、バウンダリスキャンテストによって検出した不良箇所数をカウントする。システムコントローラ１１は、不良箇所数のカウント値（テスト開始からの累積値）が第３所定値未満である場合には、バウンダリスキャンテストの実行間隔を、比較的広い間隔Ｗ３１に設定する。また、システムコントローラ１１は、不良箇所数のカウント値が第３所定値以上である場合には、バウンダリスキャンテストの実行間隔を、間隔Ｗ３１より狭い間隔Ｗ３２に設定する（「不良箇所の検出状況に応じた変動パターン」と称す）。
この例によれば、バウンダリスキャンテストによって検出された不良箇所数が第３所定値以上である場合には、他の不良が発生しやすい状況であるため、システムコントローラ１１がバウンダリスキャンテストの実行間隔を短く設定することによって、他の不良の発生を早期に発見できる。一方、バウンダリスキャンテストによって検出された不良箇所数が第３所定値未満である場合には、不良が発生しにくい状況であるため、システムコントローラ１１がバウンダリスキャンテストの実行間隔を長く設定することによって、テスト結果のデータ量が増大することを回避できる。
なお、上記とは逆に、検出された不良箇所数が第３所定値以上である場合におけるバウンダリスキャンテストの実行間隔よりも、検出された不良箇所数が第３所定値未満である場合におけるバウンダリスキャンテストの実行間隔を短く設定しても良い。この場合は、不良が発生しにくい状況においても、回路基板１００に発生した不良を確実に検出でき、不良の発生を早期に発見することが可能となる。
なお、振動ストレスの印加パターンとして図４に示した例が採用されている場合には、システムコントローラ１１は、バウンダリスキャンテストの実行間隔として、一定パターン、振動ストレスの印加時間に応じた変動パターン、不良箇所の検出状況に応じた変動パターン、及び、温度ストレスの印加条件に応じた変動パターン、のいずれかを採用することができる。
また、振動ストレスの印加パターンとして図５～８に示した例が採用されている場合には、システムコントローラ１１は、バウンダリスキャンテストの実行間隔として、一定パターン、振動ストレスの大きさに応じた変動パターン、振動ストレスの印加時間に応じた変動パターン、不良箇所の検出状況に応じた変動パターン、及び、温度ストレスの印加条件に応じた変動パターン、のいずれかを採用することができる。
システムコントローラ１１は、バウンダリスキャンテストによる所定単位期間内における不良検出回数（又は不良検出割合）が所定の閾値を超えた場合に、回路基板１００が故障したと判定する。回路基板１００にクラック等の半田接合不良が発生した場合であっても、その不良の程度が小さい場合には、検出タイミングにおいてクラックが偶然に接触して不良として検出されない場合がある。振動ストレスの印加によって不良の程度が進行した場合には、たとえ検出タイミングがＯＦＦ期間に重なったとしても、クラックが接触せずに不良として検出される可能性が高い。従って、所定単位期間内における不良検出回数（又は不良検出割合）に基づいて故障判定を行うことにより、不良の程度が進行したことを検出することができる。
＜まとめ＞
本実施形態に係る検査装置２によれば、検査対象である回路基板１００は環境形成装置３に収容されており、システムコントローラ１１（主制御部）は、環境形成装置３が回路基板１００に対して３自由度以上の振動ストレスを印加している状態で、回路基板１００に対するバウンダリスキャンテストをテストコントローラ１３（テスト制御部）に実行させる。このように、実製品の使用状況の想定範囲を超える３自由度以上の振動ストレスを回路基板１００に印加している状態で、当該回路基板１００に対してバウンダリスキャンテストを実行することによって、回路基板１００における不良の発生を促進しつつ、発生した不良箇所を高精度に評価できる。その結果、テストの所要時間の短縮化を図りつつ、実製品の信頼性を向上することが可能となる。
また、環境形成装置３としてＨＡＬＴ試験装置、ＨＡＳＳ試験装置、又はＨＡＳＡ試験装置を使用することにより、６自由度の振動ストレスと、広温度域かつ急速変化の温度ストレスとを、回路基板１００に印加することができる。その結果、回路基板１００における不良の発生を効果的に促進することが可能となる。
＜変形例＞
図１３は、変形例に係る検査装置２（２Ｂ）の構成を簡略化して示すブロック図である。図２に示した構成に対して、スキャナユニット１８が追加されている。本変形例において、環境形成装置３には、同種の複数の回路基板１００（１００＿１～１００＿Ｎ）が収容されている。複数の回路基板１００＿１～１００＿Ｎは、中継ユニット１７に対して並列に接続されている。各回路基板１００と中継ユニット１７とは、例えば、ＴＤＩ（テストデータ入力）、ＴＣＫ（テストクロック）、ＴＭＳ（テストモードセレクト）、ＴＲＳＴ（テストリセット）、及びＴＤＯ（テストデータ出力）の各ポート間を接続するための、５本を１組とする配線によって互いに接続される。図１３中の「（Ｎ）」の表記は、回路基板１００＿１～１００＿Ｎと中継ユニット１７との間のＮ組の並列配線をまとめていることを意味している。スキャナユニット１８は、複数の回路基板１００＿１～１００＿Ｎのうちの一の回路基板１００がテストコントローラ１３に接続されるように、テストコントローラ１３と複数の回路基板１００＿１～１００＿Ｎとの接続を切り替える。
システムコントローラ１１は、環境形成装置３が複数の回路基板１００＿１～１００＿Ｎに対して環境ストレスを印加している状態で、一の回路基板１００をテストコントローラ１３に順に接続させる接続処理をスキャナユニット１８に繰り返し実行させる。また、システムコントローラ１１は、当該接続処理に連動して、一の回路基板１００に対するバウンダリスキャンテストをテストコントローラ１３に実行させることにより、複数の回路基板１００＿１～１００＿Ｎの各々に対してバウンダリスキャンテストを複数回実行する。ここで、「連動して」とは、スキャナユニット１８による接続の切り替えと、テストコントローラ１３によるバウンダリスキャンテストの実行とが、互いに同期していることを意味する。
図１４は、スキャナユニット１８の構成を簡略化して示す図である。スキャナユニット１８は、検査対象である複数の回路基板１００＿１～１００＿Ｎと同数（又はそれ以上）の複数のチャンネルＣ（Ｃ１～ＣＮ）を有している。各チャンネルＣは、常開接点方式のスイッチＳ（Ｓ１～ＳＮ）を含んでいる。各スイッチＳの一方の端子はテストコントローラ１３に接続され、他方の端子は中継ユニット１７を介して回路基板１００＿１～１００＿Ｎに接続される。
システムコントローラ１１のスイッチング制御によってスイッチＳ１～ＳＮのうちの一のスイッチＳが閉じられることにより、そのスイッチＳに接続されている一の回路基板１００がテストコントローラ１３に接続される。つまり、スイッチＳ１～ＳＮの切替制御とチャンネルＣ１～ＣＮの選択制御とは等価であり、一のスイッチＳを閉じることによって、対応する一のチャンネルＣが選択される。図１４には、スイッチＳ１が閉じられてチャンネルＣ１が選択されることにより、回路基板１００＿１がテストコントローラ１３に接続されている状況が示されている。なお、５つのポートの全てがスイッチＳ１によって切り替え可能な構成に代えて、５つのポートのうちの所望のポートだけがスイッチＳ１によって切り替え可能な構成が採用されてもよい。例えばＴＤＩ（テストデータ入力）及びＴＤＯ（テストデータ出力）の２つのポートだけがスイッチＳ１によって切り替え可能な構成が採用されてもよい。
本変形例において、テストコントローラ１３は、複数の回路基板１００＿１～１００＿Ｎの各々に対してバウンダリスキャンテストを複数回実行する。システムコントローラ１１は、一の回路基板１００に対するバウンダリスキャンテストによる不良箇所の検出状況に応じて、残りの回路基板１００に対するバウンダリスキャンテストの実行間隔を異ならせる。具体的には、システムコントローラ１１は、各回路基板１００に対するバウンダリスキャンテストによって検出された不良箇所数が第４所定値未満である場合には、全ての回路基板１００に対するバウンダリスキャンテストの実行間隔を、比較的広い第１間隔に設定する。また、システムコントローラ１１は、少なくとも一つの回路基板１００に対するバウンダリスキャンテストによって検出された不良箇所数が第４所定値以上である場合には、全ての回路基板１００に対するバウンダリスキャンテストの実行間隔を、第１間隔より狭い第２間隔に設定する。
本変形例によれば、スキャナユニット１８（接続切替部）は、一の回路基板１００をテストコントローラ１３に順に接続させる接続処理を繰り返し実行し、テストコントローラ１３は、当該接続処理に連動して一の回路基板１００に対するバウンダリスキャンテストを実行する。これにより、一のテストコントローラ１３を用いて複数の回路基板１００＿１～１００＿Ｎの各々に対するバウンダリスキャンテストが連続的に実行されるため、複数の回路基板１００＿１～１００＿Ｎに対するバウンダリスキャンテストを効率的に実行できる。その結果、テストコストを削減することが可能となる。
また、本変形例によれば、少なくとも一つの回路基板に対するバウンダリスキャンテストによって検出された不良箇所数が第４所定値以上である場合には、他の回路基板１００においても不良が発生しやすい状況であるため、システムコントローラ１１が全ての回路基板１００に関するバウンダリスキャンテストの実行間隔を短く設定することによって、不良の発生を早期に発見できる。一方、各回路基板１００に対するバウンダリスキャンテストによって検出された不良箇所数が第４所定値未満である場合には、全ての回路基板１００において不良が発生しにくい状況であるため、システムコントローラ１１が全ての回路基板１００に関するバウンダリスキャンテストの実行間隔を長く設定することによって、テスト結果のデータ量が増大することを回避できる。
なお、本変形例では、一つの回路基板１００に一つの半導体デバイスが実装されている回路構成を前提としたが、この例には限られない。一つの回路基板１００に複数の半導体デバイスが実装されていても良い。この場合は、一つの半導体デバイスに対して一つのチャンネルＣが割り当てられることにより、チャンネルＣの選択と半導体デバイスの切り替えとが等価となる。
１ 検査システム
２ 検査装置
３ 環境形成装置
１１ システムコントローラ
１３ テストコントローラ
１８ スキャナユニット
１００（１００＿１～１００＿Ｎ） 回路基板

Claims (16)

  1. 検査対象である複数の回路基板を収容可能な環境形成装置に対して通信可能に接続される検査装置であって、
    前記複数の回路基板に対するバウンダリスキャンテストを制御するテスト制御部と、
    主制御部と、
    前記複数の回路基板のうちの一の回路基板が前記テスト制御部に接続されるように、前記テスト制御部と前記複数の回路基板との接続を切り替え可能な接続切替部と、
    を備え、
    前記接続切替部は、前記複数の回路基板に対応する複数のチャンネルを有し、
    前記複数のチャンネルは、前記テスト制御部に対して並列に接続され、
    前記主制御部は、前記環境形成装置が前記回路基板に対して３自由度以上の振動ストレスを印加している状態で、
    前記複数のチャンネルを切り替えることで前記一の回路基板を前記テスト制御部に順に接続させる接続処理を前記接続切替部に繰り返し実行させ、
    前記接続処理に連動して前記一の回路基板に対する前記バウンダリスキャンテストを前記テスト制御部に実行させる、検査装置。
  2. 検査対象である少なくとも一つの回路基板を収容可能な環境形成装置に対して通信可能に接続される検査装置であって、
    前記回路基板に対するバウンダリスキャンテストを制御するテスト制御部と、
    主制御部と、
    を備え、
    前記主制御部は、
    前記環境形成装置が前記回路基板に対して３自由度以上の振動ストレスを印加している状態で、前記回路基板に対する前記バウンダリスキャンテストを前記テスト制御部に複数回実行させ、
    前記振動ストレスの印加条件に応じて、前記バウンダリスキャンテストの実行間隔を異ならせる、検査装置。
  3. 前記主制御部は、前記振動ストレスの大きさが第１所定値以上である場合には、前記振動ストレスの大きさが前記第１所定値未満である場合と比較して、前記バウンダリスキャンテストの実行間隔を狭くする、請求項２に記載の検査装置。
  4. 前記主制御部は、前記振動ストレスの印加時間が第２所定値以上である場合には、前記振動ストレスの印加時間が前記第２所定値未満である場合と比較して、前記バウンダリスキャンテストの実行間隔を狭くする、請求項２又は３に記載の検査装置。
  5. 検査対象である少なくとも一つの回路基板を収容可能な環境形成装置に対して通信可能に接続される検査装置であって、
    前記回路基板に対するバウンダリスキャンテストを制御するテスト制御部と、
    主制御部と、
    を備え、
    前記主制御部は、
    前記環境形成装置が前記回路基板に対して３自由度以上の振動ストレスを印加している状態で、前記回路基板に対する前記バウンダリスキャンテストを前記テスト制御部に複数回実行させ、
    前記バウンダリスキャンテストによる不良箇所の検出状況に応じて、前記バウンダリスキャンテストの実行間隔を異ならせる、検査装置。
  6. 前記主制御部は、前記バウンダリスキャンテストによって検出された不良箇所数が第３所定値以上である場合には、前記バウンダリスキャンテストによって検出された不良箇所数が前記第３所定値未満である場合と比較して、前記バウンダリスキャンテストの実行間隔を狭くする、請求項５に記載の検査装置。
  7. 検査対象である少なくとも一つの回路基板を収容可能な環境形成装置に対して通信可能に接続される検査装置であって、
    前記回路基板に対するバウンダリスキャンテストを制御するテスト制御部と、
    主制御部と、
    を備え、
    前記主制御部は、前記環境形成装置が前記回路基板に対して３自由度以上の振動ストレスを印加している状態で、前記回路基板に対する前記バウンダリスキャンテストを前記テスト制御部に複数回実行させ、
    前記少なくとも一つの回路基板は、第１の回路基板及び第２の回路基板を含み、
    前記テスト制御部は、前記第１の回路基板及び前記第２の回路基板の各々に対して前記バウンダリスキャンテストを複数回実行し、
    前記主制御部は、前記第１の回路基板に対する前記バウンダリスキャンテストによる不良箇所の検出状況に応じて、前記第２の回路基板に対する前記バウンダリスキャンテストの実行間隔を異ならせる、検査装置。
  8. 前記主制御部は、前記第１の回路基板に対する前記バウンダリスキャンテストによって検出された不良箇所数が第４所定値以上である場合には、前記第１の回路基板に対する前記バウンダリスキャンテストによって検出された不良箇所数が前記第４所定値未満である場合と比較して、前記第２の回路基板に対する前記バウンダリスキャンテストの実行間隔を狭くする、請求項７に記載の検査装置。
  9. 検査対象である少なくとも一つの回路基板を収容可能な環境形成装置に対して通信可能に接続される検査装置であって、
    前記回路基板に対するバウンダリスキャンテストを制御するテスト制御部と、
    主制御部と、
    を備え、
    前記主制御部は、前記環境形成装置が前記回路基板に対して３自由度以上の振動ストレスを印加している状態で、前記回路基板に対する前記バウンダリスキャンテストを前記テスト制御部に複数回実行させ、
    前記環境形成装置は前記回路基板に対してさらに温度ストレスを印加可能であり、
    前記主制御部は、前記温度ストレスの印加条件に応じて、前記バウンダリスキャンテストの実行間隔を異ならせる、検査装置。
  10. 前記主制御部は、前記温度ストレスの大きさが遷移している期間内においては、前記温度ストレスの大きさが遷移していない期間内と比較して、前記バウンダリスキャンテストの実行間隔を狭くする、請求項９に記載の検査装置。
  11. 前記少なくとも一つの回路基板は、複数の回路基板を含み、
    前記テスト制御部は、前記複数の回路基板の各々に対して前記バウンダリスキャンテストを実行し、
    前記複数の回路基板のうちの一の回路基板が前記テスト制御部に接続されるように、前記テスト制御部と前記環境形成装置に収容されている前記複数の回路基板との接続を切り替え可能な接続切替部をさらに備え、
    前記主制御部は、
    前記環境形成装置が前記複数の回路基板に対して前記振動ストレスを印加した状態で、
    前記一の回路基板を前記テスト制御部に順に接続させる接続処理を前記接続切替部に繰り返し実行させ、
    前記接続処理に連動して前記一の回路基板に対する前記バウンダリスキャンテストを前記テスト制御部に実行させる、請求項２～１０のいずれか一つに記載の検査装置。
  12. 前記環境形成装置は、ＨＡＬＴ（Highly Accelerated Limit Test）試験装置、ＨＡＳＳ（High Accelerated Stress Screen）試験装置、又はＨＡＳＡ（High Accelerated Stress Audit）試験装置である、請求項１～１１のいずれか一つに記載の検査装置。
  13. 検査対象である少なくとも一つの回路基板を収容可能な環境形成装置と、
    前記環境形成装置に対して通信可能に接続された検査装置と、
    を備え、
    前記検査装置は、
    前記回路基板に対するバウンダリスキャンテストを制御するテスト制御部と、
    主制御部と、
    を有し、
    前記主制御部は、前記環境形成装置が前記回路基板に対して３自由度以上の振動ストレスを印加している状態で、前記回路基板に対する前記バウンダリスキャンテストを前記テスト制御部に複数回実行させ、
    前記環境形成装置は前記回路基板に対してさらに温度ストレスを印加可能であり、
    前記主制御部は、前記振動ストレスの印加条件、前記温度ストレスの印加条件、又は前記バウンダリスキャンテストによる不良箇所の検出状況に応じて、前記バウンダリスキャンテストの実行間隔を異ならせる、検査システム。
  14. 検査対象である複数の回路基板を収容可能な環境形成装置と、
    前記環境形成装置に対して通信可能に接続された検査装置と、
    を備え、
    前記検査装置は、
    前記回路基板に対するバウンダリスキャンテストを制御するテスト制御部と、
    主制御部と、
    前記複数の回路基板のうちの一の回路基板が前記テスト制御部に接続されるように、前記テスト制御部と前記複数の回路基板との接続を切り替え可能な接続切替部と、
    を有し、
    前記接続切替部は、前記複数の回路基板に対応する複数のチャンネルを有し、
    前記複数のチャンネルは、前記テスト制御部に対して並列に接続され、
    前記主制御部は、前記環境形成装置が前記回路基板に対して３自由度以上の振動ストレスを印加している状態で、
    前記複数のチャンネルを切り替えることで前記一の回路基板を前記テスト制御部に順に接続させる接続処理を前記接続切替部に繰り返し実行させ、
    前記接続処理に連動して前記一の回路基板に対する前記バウンダリスキャンテストを前記テスト制御部に実行させる、検査システム。
  15. 環境形成装置に収容された少なくとも一つの回路基板に対して、前記環境形成装置によって３自由度以上の振動ストレス及び温度ストレスを印加するステップと、
    前記環境形成装置が前記回路基板に対して前記振動ストレス及び温度ストレスを印加している状態で、前記回路基板に対して行うバウンダリスキャンテストの実行間隔を、前記振動ストレスの印加条件、前記温度ストレスの印加条件、又は前記バウンダリスキャンテストによる不良箇所の検出状況に応じて異ならせて、前記バウンダリスキャンテストを実行するステップと、
    を備える、検査方法。
  16. 環境形成装置に収容された複数の回路基板に対して、前記環境形成装置によって３自由度以上の振動ストレスを印加するステップと、
    前記環境形成装置が前記回路基板に対して前記振動ストレスを印加している状態で、テスト制御部に対して並列に接続された複数のチャンネルを切り替えることで前記複数の回路基板のうちの一の回路基板を前記テスト制御部に順に接続させる接続処理を実行させ、前記接続処理に連動して前記一の回路基板に対してバウンダリスキャンテストを実行するステップと、
    を備える、検査方法。
JP2020166832A 2020-10-01 2020-10-01 検査装置、検査システム、及び検査方法 Active JP7474672B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020166832A JP7474672B2 (ja) 2020-10-01 2020-10-01 検査装置、検査システム、及び検査方法
TW109142822A TW202215934A (zh) 2020-10-01 2020-12-04 檢查裝置、檢查系統以及檢查方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020166832A JP7474672B2 (ja) 2020-10-01 2020-10-01 検査装置、検査システム、及び検査方法

Publications (2)

Publication Number Publication Date
JP2022059232A JP2022059232A (ja) 2022-04-13
JP7474672B2 true JP7474672B2 (ja) 2024-04-25

Family

ID=81124236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020166832A Active JP7474672B2 (ja) 2020-10-01 2020-10-01 検査装置、検査システム、及び検査方法

Country Status (2)

Country Link
JP (1) JP7474672B2 (ja)
TW (1) TW202215934A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000148528A (ja) 1998-10-30 2000-05-30 Infineon Technol North America Corp 複数のｊｔａｇ準拠集積回路のテスト装置および複数の集積回路をテストするためのテストシステム
JP2000258289A (ja) 1999-03-02 2000-09-22 Qualmark Corp 試験室用加振テーブルアセンブリー
JP2001356148A (ja) 2000-06-14 2001-12-26 Sony Corp 部品信頼性情報収集方法、部品信頼性情報蓄積装置、部品信頼性情報提供装置および部品信頼性情報提供方法
JP2008170224A (ja) 2007-01-10 2008-07-24 Mitsubishi Electric Engineering Co Ltd 温度試験装置及び温度試験方法
JP2011185746A (ja) 2010-03-09 2011-09-22 Tatsumo Kk プリント基板の検査方法及びこれに用いる検査装置
JP6210738B2 (ja) 2013-06-05 2017-10-11 独立行政法人国立高等専門学校機構 画像処理装置及び医用画像診断装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5942940U (ja) * 1982-09-13 1984-03-21 三菱電機株式会社 複合環境試験装置
JPS62108599A (ja) * 1985-11-06 1987-05-19 株式会社日立製作所 電子回路部品の加振方法および部品供給箱
US5744975A (en) * 1996-06-06 1998-04-28 International Business Machines Corporation Enhanced defect elimination process for electronic assemblies via application of sequentially combined multiple stress processes
JPH1183957A (ja) * 1997-09-09 1999-03-26 Matsushita Electric Ind Co Ltd 検査装置及び検査方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000148528A (ja) 1998-10-30 2000-05-30 Infineon Technol North America Corp 複数のｊｔａｇ準拠集積回路のテスト装置および複数の集積回路をテストするためのテストシステム
JP2000258289A (ja) 1999-03-02 2000-09-22 Qualmark Corp 試験室用加振テーブルアセンブリー
JP2001356148A (ja) 2000-06-14 2001-12-26 Sony Corp 部品信頼性情報収集方法、部品信頼性情報蓄積装置、部品信頼性情報提供装置および部品信頼性情報提供方法
JP2008170224A (ja) 2007-01-10 2008-07-24 Mitsubishi Electric Engineering Co Ltd 温度試験装置及び温度試験方法
JP2011185746A (ja) 2010-03-09 2011-09-22 Tatsumo Kk プリント基板の検査方法及びこれに用いる検査装置
JP6210738B2 (ja) 2013-06-05 2017-10-11 独立行政法人国立高等専門学校機構 画像処理装置及び医用画像診断装置

Also Published As

Publication number Publication date
JP2022059232A (ja) 2022-04-13
TW202215934A (zh) 2022-04-16

Similar Documents

Publication Publication Date Title
KR100623310B1 (ko) 전자 회로의 최적화된 병렬 테스팅 및 액세스 방법 및 장치
JP7105977B2 (ja) 検査システム、ならびに検査システムの故障解析・予知方法
US5744975A (en) Enhanced defect elimination process for electronic assemblies via application of sequentially combined multiple stress processes
JP5051224B2 (ja) 半導体装置の試験装置及び試験方法
US20100079159A1 (en) Method and apparatus for providing a tester integrated circuit for testing a semiconductor device under test
US6253344B1 (en) System and method for testing a microprocessor with an onboard test vector generator
US20200174073A1 (en) Device inspection method
JP7474672B2 (ja) 検査装置、検査システム、及び検査方法
KR100856079B1 (ko) 반도체 검사장치
Roucou et al. Effect of environmental and testing conditions on board level vibration
Albee The evolution of ICT: PCB technologies, test philosophies, and manufacturing business models are driving in-Circuit test evolution and innovations
CN114264928A (zh) 检查装置、检查系统以及检查方法
EP1649299B1 (en) System and method for optimized test and configuration throughput of electronic circuits
JP2021081199A (ja) 検査装置、検査システム、及び検査方法
KR20030046801A (ko) 다수의 로직회로를 실시간으로 테스트하기 위한 병렬로직회로 테스트 장치 및 병렬 메모리ｉｃ수선장치
JP2008102045A (ja) 半導体集積回路および半導体集積回路の検査方法
JP2008008773A (ja) 基板検査方法及び基板検査装置
KR101310404B1 (ko) 에스램을 이용한 에러 캐치 램이 구현된 테스트 장치
KR20050121376A (ko) 반도체 장치의 테스트 장치 및 이를 이용한 반도체 장치테스트 방법
KR101599459B1 (ko) 반도체 소자 테스트 시스템 및 방법
KR100750397B1 (ko) 웨이퍼 검사장치의 멀티 테스트 구현시스템
JP2004325124A (ja) 半導体装置
JP2003172767A (ja) 半導体装置
JP2006053052A (ja) 検査装置および検査方法
JP4161870B2 (ja) スクリーニング装置及びスクリーニング方法

Legal Events

Date Code Title Description
A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20201013

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240415

R150 Certificate of patent or registration of utility model

Ref document number: 7474672

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150