JP7465350B2 - センサフロントエンドのための電荷感受性増幅器回路 - Google Patents

Description

本開示は、センサフロントエンド、例えば、光学センサの感光性セルによって生成された電荷(charge)を、電荷電圧変換(charge-to- voltage conversion)ステージに転送するための光学センサのセンサフロントエンドのための電荷感受性増幅器(charge sensitive amplifier)回路に関する。

多数のピクセルとシリアル読み出しを備えたラインセンサでは、フォトダイオードなどの感光性セル(photosensitive cell)が連続的にラインに接続され、光の入射によってそれぞれの感光性セルで生成された電荷を読み出す。露光時間にフォトダイオードから生成された電荷は、ラインを介して電荷感受性増幅器に印加され、電荷を変換ステージ、例えば、電荷電圧変換ステージに転送する。電荷の転送は、次のピクセル／感光性セルがラインを介して電荷感受性増幅器の入力ノードに接続され、感光性セルで生成された電荷を電荷変換ステージ(charge conversion stage)に転送する。

電荷感受性増幅器を含むラインセンサ入力ステージは、短い転送時間の間に高いセトリング精度を必要とし、それは入力ステージと、電荷感受性増幅器の広い平均帯域幅を必要とする。一方、入力ステージのノイズは、読み出し電荷が集積される集積フェーズの終了時に低帯域幅によって最適化される。さらに、センサフロントエンドのための電荷感受性増幅器には、高いダイナミックレンジが必要である。この要件はまた、入力ステージのノイズが可能な限り低い電荷感受性増幅器の帯域幅で最適化されるという要件と対照的である。

電荷感受性増幅器は、フォトダイオード／感光性セルから生成された入力電荷を電荷変換ステージに転送するための単一のトランジスタスイッチを備え得る。単一のトランジスタスイッチは、集積の開始時に帯域幅が大きく、電荷転送の終了時に帯域幅が減少するように制御される場合がある。これは、電荷転送中にスイッチに高オーミック(ohmic)フェーズと低オーミックフェーズを使用することで実行できる。動的に行うこともできる。入力の電荷に応じて、低オーミックフェーズで転送時間が長くまたは短くなり、電荷の除去の間にトランジスタスイッチがいっそう高オーミックになっていく。

ラインセンサでは、各入力ステージはピクセルのラインに接続されており、その一部のピクセルは欠陥がある可能性があり、他のピクセルは欠陥がない。入力ステージの電荷感受性増幅器によって大きな電荷が除去されない場合、電荷は画像のアーチファクトとして次のピクセルに表示される。信号の電荷は入力ステージの電荷感受性増幅器によって除去される必要があるだけでなく、欠陥ピクセルからの過剰な電荷も除去される必要があるため、入力電荷は数十年にわたって変化する可能性がある。

入力ステージの電荷感受性増幅器の入力ノードに印加される入力電荷の高いダイナミックレンジのために、生成された電荷をフォトダイオードから電荷変換ステージに転送するための電荷感受性増幅器に含まれる広すぎる帯域幅(bandwidth)の単一のトランジスタスイッチは、転送フェーズにすべての電荷を除去し、なおも電荷転送の終了時に低ノイズ要件を満たすことを必要とするため、最適な解決策ではない。

電荷の入力範囲を制限することなくセンサフロントエンドのノイズを最適化することを可能にする、センサフロントエンドのための電荷感受性増幅器回路を設けることが望まれている。

入力ステージのノイズを損なうことなく、規定された変換時間(conversion time)にわたって高いダイナミックレンジの入力電荷を有するセンサフロントエンドのための電荷感受性増幅器回路が、請求項１に示されている。

センサフロントエンドのための電荷感受性増幅器回路の実施形態によれば、電荷感受性増幅器回路は、入力電荷(input charge)を受け取るためにセンサに接続される入力ノード、電荷変換回路に接続される出力ノードを含む。電荷感受性増幅器回路は、入力電荷を出力ノードに転送するための入力ノードと出力ノードの間に配置された第１の転送スイッチ(transfer switch)、及び入力電荷を出力ノードに転送するための、入力ノードと出力ノードとの間の第１の転送スイッチと並列に配置された第２の転送スイッチをさらに含む。

単一の転送スイッチ／転送ゲートを使用する代わりに、第１の転送スイッチ／転送ゲート及び少なくとも第２の転送スイッチ／転送ゲートが、電荷感受性増幅器回路に実装される。両方のトランジスタスイッチは、電荷集積の最後に帯域幅を下げる動的制御を有する。

第１の転送スイッチは、集積の開始時に帯域幅が大きくなるように制御され、第１の転送スイッチをほぼオフにすることによって、つまり、導電率(conductivity)の低い第１の転送スイッチに操作することによって、電荷転送の終了時に帯域幅が減少される。第１の転送スイッチは、有利には、電荷移動の終了時に完全にはオフにされない、すなわち、完全に非導電性の状態では操作されない。

電荷感受性増幅器回路の可能な実施形態によれば、小さな電荷の転送中、第１の転送スイッチのみがオンになり、すなわち、高導電性状態で動作し、一方、大きな電荷の転送中、第１及び第２の転送スイッチの両方が集積(integration)／電荷転送時間(charge transfer time)の開始時にオンになるが、第１の転送スイッチのみが出力ノードへの電荷出力を終了する。第２の転送スイッチは、集積開始時／電荷移動時間の開始時に多大な入力電荷を除去する必要がある場合にのみオンになる。

別の可能な実施形態によれば、電荷転送の終了／電荷転送時間の終了フェーズに第１の転送スイッチがほぼオフになる前に、第２の転送スイッチがオフになる。第１の転送スイッチが最後にオフになるため、集積の終了時の帯域幅制限が、高帯域幅を必要としない第１の転送スイッチによって、引き続き駆り立てられる。

したがって、提案された電荷感受性増幅器回路の構成は、入力電荷範囲を減少させることなくノイズを低下させることを可能にする。提案された電荷感受性増幅器回路は可変帯域幅を有し、入力ステージの高いセトリング精度を必要とする広い平均帯域幅の必要性の、一方、入力ステージのノイズを低減するために低い帯域幅を必要とすることの矛盾を克服できる。提案された回路構成は、集積回路に適している。

追加の機能と利点は、以下の詳細な説明に記載されている。前述の一般的な説明及び以下の詳細な説明の両方は、単なる例示であり、特許請求の範囲の性質及び特徴を理解するための概要またはフレームワークを提供することを意図していることを理解されたい。

添付の図面は、さらに理解を深めるために含まれており、本明細書に組み込まれ、その一部を構成している。したがって、本開示は、以下の詳細な説明から、以下の添付の図と併せて、より完全近く理解されるであろう。

回路のノイズを低減しながら、高い動的入力電荷範囲を有するセンサフロントエンドのための電荷感受性増幅器回路を含む画像センサ回路の実施形態を示す。 電荷感受性増幅器回路の第１及び第２の転送スイッチを制御するためのそれぞれの制御信号を示している。

図１は、センサフロントエンドのための電荷感受性増幅器回路１、センサ２、及び電荷変換回路３を含む画像センサ回路１００の実施形態を示している。電荷変換回路３は、電荷から電圧への変換回路、電荷から電流への変換回路、電荷からデジタルへの変換回路などとして具現化され得る。

電荷感受性増幅器回路１は、センサ２から入力電荷を受け取るためにセンサ２に接続される入力ノードＩと、電荷変換回路３に接続される出力ノードＯとを備える。センサ２から受け取った入力電荷を出力ノードＯに転送するために、入力ノードＩと出力ノードＯとの間に配置された第１の転送スイッチ１０を備える。さらに、電荷感受性増幅器回路１は、入力電荷を出力ノードＯに転送するために、入力ノードＩと出力ノードＯとの間の第１の転送スイッチ１０と並列に配置された少なくとも第２の転送スイッチ２０を備える。電荷感受性増幅器回路１の入力ノードＩは、センサ２に接続され、電荷感受性増幅器回路１の出力ノードＯは、電荷変換回路３に接続されている。

センサ２は、フォトダイオードとして構成され得る複数の感光性セルＤ１を含む光学センサとして構成され得る。各感光性セルＤ１は、それぞれの制御可能なスイッチによってラインに接続されて、露光時間中にそれぞれのフォトダイオードから生成された電荷を読み取ることができる。電荷を読み取るために感光性セルが接続される線は、図１において容量直線ＣＬＩＮＥで表されている。光学センサ２は、感光性セルＤ１が順次読み取られるように制御することができ、感光性セルＤ１のそれぞれの電荷は、電荷感受性増幅器回路１の入力ノードＩに印加され、電荷感受性増幅器回路１によって電荷変換回路３へ転送される。

別の可能な実施形態によれば、センサ２は、複数の容量性センサセルを含む容量性センサとして構成され得る。容量性センサは、容量性セルが順次読み取られるように制御され、容量性セルのそれぞれの電荷が、電荷変換回路３に転送される電荷感受性増幅器回路１の入力ノードＩに印加される。

電荷感受性増幅器回路１の実施形態によれば、入力ノードＩで電荷感受性増幅器回路１によって受け取られた入力電荷は、転送スイッチ１０及び転送スイッチ２０によって出力ノードＯに、したがって電荷変換回路３に転送される。第１の転送スイッチ１０と第２の転送スイッチ２０は、フォトダイオードＤ１の１つから生成され、入力ノードＩに印加される電荷の電荷転送が、次のピクセル／感光性セルが、ラインを介して、電荷感受性増幅器回路１の入力ノードＩに接続される前に、規定された転送時間／ライン時間で行われるように、制御される。

電荷感受性増幅器回路１は、第１の転送スイッチ１０と第２の転送スイッチ２０のそれぞれの導電率を制御するためのそれぞれの制御信号ＣＳ１、ＣＳ２を生成するための制御回路３０を備える。制御回路３０は、第１の転送スイッチの転送時間中に第１の転送スイッチ１０を制御するための制御信号ＣＳ１と、第２の転送スイッチの転送時間中に第２の転送スイッチ２０を制御するための制御信号ＣＳ２を生成するように構成され、入力電荷を、転送スイッチ１０及び転送スイッチ２０を介して入力ノードＩから出力ノードＯに転送する。

制御回路３０は、第１の転送スイッチ１０を制御するための制御信号ＣＳ１と、第２の転送スイッチ２０を制御するための制御信号ＣＳ２を生成するように構成され、それぞれの第１の転送スイッチ１０及び第２の転送スイッチ２０を、第１の転送スイッチ１０及び第２の転送スイッチ２０のそれぞれの転送時間に時間依存動作(time dependent operation)状態で動作するようにする。

電荷感受性増幅器回路の可能な実施形態によれば、制御回路３０は、第１の転送スイッチ１０と第２の転送スイッチ２０を制御するためのそれぞれの制御信号ＣＳ１、ＣＳ２を生成するように構成され、第１の転送スイッチ１０と第２の転送スイッチ２０のそれぞれの導電率が、第１の転送スイッチ１０と第２の転送スイッチ２０のそれぞれの転送時間の終了フェーズよりも、第１の転送スイッチ１０と第２の転送スイッチ２０のそれぞれの転送時間の開始時に高くなるようにする。

電荷感受性増幅器回路の可能な実施形態によれば、制御回路３０は、第１の転送スイッチ１０と第２の転送スイッチ２０を制御するため、それぞれの制御信号ＣＳ１、ＣＳ２を生成するように構成され、第１の転送スイッチ１０と第２の転送スイッチ２０のそれぞれの導電率が、第１の転送スイッチ１０と第２の転送スイッチ２０のそれぞれの転送時間の開始から、第１の転送スイッチ１０と第２の転送スイッチ２０のそれぞれの転送時間の終了フェーズまで継続的に減少するようにする。

電荷感受性増幅器回路１の実施形態によれば、第１の転送スイッチ１０と第２の転送スイッチ２０のそれぞれの転送時間の開始時は、両方の転送スイッチは導電性／オン状態で動作するが、第２のトランジスタ２０の導電率は、第１のトランジスタ１０の導電率よりも高い。これは、第１の転送スイッチ１０が高オーミックスイッチとして構成され、第２の転送スイッチ２０が低オーミックスイッチとして構成されることによって達成される。第１の転送スイッチは、転送時間の開始時に第２の転送スイッチよりも低い導電率を示す。

電荷感受性増幅器回路１の可能な実施形態によれば、第１の転送スイッチ１０と第２の転送スイッチ２０のそれぞれの転送時間の終了時は、第２の転送スイッチ２０の導電率は、第１の転送スイッチ１０の導電率よりも低い。特に、第２の転送スイッチ２０は、第２の転送スイッチの転送時間の終了フェーズで完全にオフ、すなわち非導電状態で動作し、第１の転送スイッチ１０は第１の転送スイッチの転送時間の終了フェーズでほぼオフ、すなわち依然として低導電状態で動作する。この構成は、入力ノードＩが負になり、次のピクセルの電荷変換を阻害することを防ぐために、特に第１の転送スイッチの転送時間の終了フェーズにおいて、第１の転送スイッチ１０が完全にオフになることは決してないことを保証する。

電荷感受性増幅器回路１の実施形態によれば、第１の転送スイッチ１０と第２の転送スイッチ２０は、第１の転送スイッチ１０と第２の転送スイッチ２０のそれぞれの導電率が、それぞれの制御信号ＣＳ１、ＣＳ２のレベルが第１の転送スイッチ１０と第２の転送スイッチ２０のそれぞれの閾値電圧より上または下であることに依存するように、構成される。

第１の転送スイッチ１０と第２の転送スイッチ２０は、同じ閾値電圧を有し得る。この場合、制御回路３０は、第２の転送スイッチ２０を制御するための制御信号ＣＳ２とは別のレベルで第１の転送スイッチ１０を制御するための制御信号ＣＳ１を生成するように構成され得る。特に、制御回路３０は、第１及び第２の制御信号ＣＳ１、ＣＳ２のそれぞれのレベルを生成し、第１の転送スイッチ１０と第２の転送スイッチ２０のそれぞれの転送時間の終了フェーズにおいて、第１の転送スイッチ１０の導電率が、転送時間の終了時に完全にはオフにならないことを確実にするために、第２の転送スイッチ２０の導電率よりも高い。

図２は、第１の転送スイッチ１０の導電率を制御するための制御回路３０によって制御信号ＣＳ１を生成し得ることと、転送時間に第２の転送スイッチ２０の導電率を制御するための制御回路３０によって制御信号ＣＳ２を生成し得ることを示し、第１の転送スイッチ１０と第２の転送スイッチ２０が同じ閾値電圧を有すると仮定している。

図２に示すように、制御回路３０は、第１の転送スイッチ１０と第２の転送スイッチ２０を制御するためのそれぞれの制御信号ＣＳ１及びＣＳ２を生成し、その結果、第１の転送スイッチの転送時間に発生する第１の転送スイッチ１０を制御するための制御信号ＣＳ１の最小及び最大レベルは、第２の転送スイッチ２０を制御するための制御信号ＣＳ２の最小及び最大レベルよりも高い。

図２は、第１の転送スイッチ及び第２の転送スイッチのそれぞれの転送時間中に制御信号ＣＳ２の推移より上のレベルで生成される制御信号ＣＳ１の推移を示している。第１及び第２の転送スイッチの閾値のレベルは、図２に水平の破線で示されている。図２に示される実施形態に関して、第１及び第２の転送スイッチは、同じ閾値電圧を有する。

第１の転送スイッチ１０と第２の転送スイッチ２０は、それぞれの制御信号ＣＳ１及びＣＳ２が最大レベルを有するときにオンにされる、すなわち、導電状態で動作される。一方、それぞれの制御信号ＣＳ１及びＣＳ２がそれぞれの最小レベルを有するときに、第１の転送スイッチ１０は、低導電状態で動作し、第２の転送スイッチ２０は、第１の転送スイッチよりも低い導電状態または非導電状態／電源オフ状態で動作する。

図２に示すように、制御信号ＣＳ２の最小レベルは、制御信号ＣＳ１の最小レベルを下回っている。制御信号ＣＳ１の最小レベルは、第１の転送スイッチ１０の閾値電圧に等しく、これにより、第１の転送スイッチ１０は、第１の転送スイッチの転送時間の終了フェーズで低導電状態で動作することができる。しかしながら、第１転送スイッチの閾値電圧を下回らないレベルの制御信号ＣＳ１が、制御回路３０によって生成されるので、転送時間の終了時に第１の転送スイッチ１０が完全にはオフにされないことが保証される。これにより、電荷感受性増幅器回路の入力ノードＩが負になり、次のピクセルの電荷変換を阻害するのを防ぐことができる。

上で説明したように、第１の転送スイッチ１０と第２の転送スイッチ２０は、第２の転送スイッチ２０の転送時間の開始時に第２の転送スイッチ２０を制御するための制御信号ＣＳ２の最大値が、第１の転送スイッチ１０の転送時間の開始時に第１の転送スイッチ１０を制御するための制御信号ＣＳ１の最大レベルを下回っているのであっても、第２の転送スイッチ２０の導電率が第１の転送スイッチ１０の導電率よりも高くなるように構成される。

転送時間の開始時に、第１の転送スイッチ１０に、第２の転送スイッチ２０よりも低い導電率をもたらす、すなわち高オーミック転送スイッチとしてもたらすために、また第１の転送スイッチ１０よりも高い導電率を第２の転送スイッチ２０にもたらす、すなわち、低オーミック転送スイッチとしてもたらすために、形状、特に転送スイッチ１０及び転送スイッチ２０のそれぞれの導電性チャネルの長さ及び幅の関係は、適切な方法で選択されなければならない。

電荷感受性増幅器回路１の別の可能な実施形態によれば、制御回路３０は、第１の転送スイッチ１０の導電率を制御するための制御信号ＣＳ１を、第２の転送スイッチ２０の導電率を制御するための制御信号ＣＳ２と同じレベルで生成するように構成される。この場合、第１の転送スイッチ１０の閾値電圧が第２の転送スイッチ２０の閾値電圧とは異なり、第２の転送スイッチ２０に、第１の転送スイッチの導電率よりも高い導電率をもたらす、すなわち、転送スイッチ１０を高オーミックスイッチとして設け、転送スイッチ２０を低オーミックスイッチとして設けることを確実にしなければならない。

別の可能な実施形態によれば、第１の転送スイッチ１０と第２の転送スイッチ２０は、第１の転送スイッチ１０に印加される第１のバルクバイアス(bulk bias)電圧が、第２の転送スイッチ２０に印加される第２のバルクバイアス電圧とは異なるように実施され得る。この場合、制御回路３０はまた、第２の転送スイッチ２０を制御するための制御信号ＣＳ２と同じレベルで第１の転送スイッチ１０を制御するための制御信号ＣＳ１を生成するように構成され得るが、それにもかかわらず、第１の転送スイッチ１０と第２の転送スイッチ２０のそれぞれの転送時間の開始時の、第２の転送スイッチ２０の導電率は、第１の転送スイッチ１０の導電率よりも大きくなることが保証される。

図２に示すように、制御回路３０は、第２の転送スイッチ２０の転送時間の終了フェーズが、第１の転送スイッチ１０の転送時間の終了フェーズの前に終了するように、第１の転送スイッチ１０と第２の転送スイッチ２０を制御するためのそれぞれの制御信号ＣＳ１、ＣＳ２を生成するように構成される。
電荷感受性増幅器回路１の可能な実施形態によれば、制御回路３０は、電荷感受性増幅器回路の入力ノードＩに結合された入力側と、入力電荷のレベルに応じて、第１の転送スイッチ１０を制御するための信号ＣＳ１及び／または第２の転送スイッチ２０を制御するための制御信号ＣＳ２を生成するための出力側とを有する少なくとも１つの増幅器３１を含み得る。少なくとも１つの増幅器３１は、演算相互コンダクタンス増幅器(operational transconductance amplifier)として構成され得る。

図１の電荷感受性増幅器回路１の実施形態について示されるように、増幅器３１によって生成された制御信号ＣＳ１は、第１の転送スイッチ１０の制御ノードに直接適用することができる。これは、制御信号ＣＳ１が増幅器３１の出力信号であることを意味する。図１に示される電荷感受性増幅器回路１の実施形態によれば、制御信号ＣＳ２は、増幅器３１の出力信号から得られる。図１に示すように、レベルシフター３２は、増幅器３１の出力と、第２の転送スイッチ２０の制御ノードとの間に、接続されている。

レベルシフター３２は、第２の転送スイッチ２０が、第１の転送スイッチ１０に適用される制御信号ＣＳ１のレベルシフトされたコピーである制御信号ＣＳ２によって制御されることを可能にする。制御信号ＣＳ１の推移より下の推移の制御信号ＣＳ２を供給するために、レベルシフター３２は、増幅器３１の出力で生成された制御信号ＣＳ１の推移を下方にシフトし、図２に示すように、制御信号ＣＳ２の推移が制御信号ＣＳ１の推移の下にあるようにする。

電荷感受性増幅器回路１の可能な実施形態によれば、制御回路３０は、増幅器３１の利得を調整し、増幅器３１の利得が、第１の転送スイッチ１０と第２の転送スイッチ２０のそれぞれの転送時間の第２のフェーズよりも、第１の転送スイッチ１０と第２の転送スイッチ２０のそれぞれの転送時間の第１のフェーズにおいて、より高くなるように、構成され得る。この場合、集積の開始時に増幅器３１の利得が高く、その後動的に低減されることが保証され得る。

増幅器３１の利得を低減するために、電荷感受性増幅器回路１の可能な実施形態によれば、制御回路３０は、可変抵抗を有する抵抗器３３を備える。図１に示されるように、抵抗器３３は、増幅器３１の出力側及び基準／接地電位ＧＮＤに接続されている。参照記号３４は、増幅器３１の出力側と、基準／接地電位との間に接続された、負荷コンデンサを表す。

電荷感受性増幅器回路１の機能を以下に説明する。

電荷集積の開始時に、制御回路３０は、第１の転送スイッチ１０が最初に入力ノードＩから出力ノードＯへ入力電荷の転送を開始するように、第１の転送スイッチ１０を制御するための制御信号ＣＳ１及び第２の転送スイッチ２０を制御するための制御信号ＣＳ２を生成する。

入力電荷が高い場合、制御回路３０は、増幅器３１によって、第１の転送スイッチ１０を制御するための制御信号ＣＳ１が最大レベルまで上昇し、第２の転送スイッチ２０を制御するための制御信号ＣＳ２が、第２の転送スイッチ２０が入力ノードＩから出力ノードＯまでと並列で電荷を転送し始めるように生成されることを可能にする。

電荷の大部分が入力ノードＩから出力ノードＯに転送されると、増幅器３１の出力信号のレベルが低下し、その結果、第１の転送スイッチ１０の制御ノードに印加される制御電圧などの制御信号ＣＳ１も、降下する。増幅器３１の出力信号、つまり制御信号ＣＳ１から得られる制御信号ＣＳ２は、第２の転送スイッチ２０が完全にオフになるように、すなわち、第２の転送スイッチ２０が非導電状態で動作されるように、レベルシフター３２によって生成される。転送時間の終了時の電荷の残りのわずかな部分は、第１の転送スイッチ１０を介してのみ転送される。

特に欠陥ピクセルが原因である過剰な電荷を短い転送時間において電荷感受性増幅器回路の入力ノードＩから除去する必要がある場合に、第１の転送スイッチ１０が、ノイズの要件に起因して集積の最後に高オーミックでなければならず、また、完全にオフにされることによって、入力ノードＩにおいて、決して負電荷を生成してはならないという状況の下で、入力電荷の高いダイナミックレンジに対し第１の転送スイッチ１０を最適化することは達成するのが難しい。第１の転送スイッチ１０と並列の第２の転送スイッチ２０を追加することにより、ノイズのパフォーマンスを損なうことなく、大きな電荷を除去するために必要な時間を短縮することができる。

電荷感受性増幅器回路１の提案された概念は、例えば、電荷転送のダイナミックレンジまたは速度を改善するために３つのレベルシフターを備えた４つの転送スイッチ／ゲートを使用して、より多くの転送スイッチ／ゲート及びレベルシフターに拡張することができる。可能な実施形態によれば、制御回路３０は、異なる閾値または異なるバルク電圧または異なる形状を有する、２つを超える転送スイッチを含み得る。

さらに、電荷感受性増幅器回路１の別の可能な実施形態によれば、増幅器３１に加えて、第２の増幅器が、上記と同じ利益を得るために第２の転送スイッチ２０を制御する制御回路３０に設けられてよい。

１ 電荷感受性増幅器回路
２ センサ
３ 変換回路
１０ 第１の転送スイッチ
２０ 第２の転送スイッチ
３０ 制御回路
３１ 増幅器
３２ レベルシフター
３３ 抵抗器
３４ 負荷コンデンサ
１００ 画像センサ回路
Ｄ１ 感光性セル／フォトダイオード
Ｉ 入力ノード
Ｏ 出力ノード
ＣＳ１、ＣＳ２ 制御信号

Claims (12)

1. センサフロントエンドのための電荷感受性増幅器回路であって、
   入力電荷を受け取るためにセンサ（２）に接続される入力ノード（Ｉ）、
   電荷変換回路（３）に接続される出力ノード（Ｏ）、
   前記入力電荷を前記出力ノード（Ｏ）に転送するために、前記入力ノード（Ｉ）と前記出力ノード（Ｏ）の間に配置された第１の転送スイッチ（１０）、
   前記入力電荷を前記出力ノード（Ｏ）に転送するために、前記入力ノード（Ｉ）と前記出力ノード（Ｏ）との間に、前記第１の転送スイッチ（１０）と並列に配置された第２の転送スイッチ（２０）、
   前記第１の転送スイッチ（１０）及び前記第２の転送スイッチ（２０）のそれぞれの導電率を制御するための第１の制御信号（ＣＳ１）及び第２の制御信号（ＣＳ２）を生成するための制御回路（３０）を含み、
   前記制御回路（３０）は、前記入力電荷を前記入力ノード（Ｉ）から前記出力ノード（Ｏ）に転送するために、前記第１の転送スイッチ（１０）の転送時間中に前記第１の転送スイッチ（１０）を制御するための前記第１の制御信号、及び前記第２の転送スイッチ（２０）の転送時間中に前記第２の転送スイッチ（２０）を制御するための前記第２の制御信号（ＣＳ２）を生成するように構成され、
   前記制御回路（３０）は、前記第１の転送スイッチ（１０）を制御するための前記第１の制御信号（ＣＳ１）及び前記第２の転送スイッチ（２０）を制御するための前記第２の制御信号（ＣＳ２）を生成するように構成され、それぞれの前記第１の転送スイッチ（１０）及び前記第２の転送スイッチ（２０）を、前記第１の転送スイッチ（１０）及び前記第２の転送スイッチ（２０）の前記それぞれの転送時間中に時間依存動作状態で動作するようにし、
   前記制御回路（３０）は、前記入力ノード（Ｉ）に結合された入力部と、前記入力電荷のレベルに応じて、前記第１の転送スイッチ（１０）を制御するための前記第１の制御信号（ＣＳ１）及び／又は前記第２の転送スイッチ（２０）を制御するための前記第２の制御信号（ＣＳ２）を生成する出力部とを有する、少なくとも１つの増幅器（３１）を含み、
   前記第１の転送スイッチ（１０）は第１のトランジスタ（１０）を備え、
   前記第２の転送スイッチ（２０）は第２のトランジスタ（２０）を備え、
   前記第１の転送スイッチ（１０）および前記第２の転送スイッチ（２０）の、それぞれの転送時間の開始時は、前記第２のトランジスタ（２０）の導電率は、前記第１のトランジスタ（１０）の導電率よりも高く、前記第１の転送スイッチ（１０）および前記第２の転送スイッチ（２０）の、それぞれの転送時間の終了時は、前記第２のトランジスタ（２０）の導電率は、前記第１のトランジスタ（１０）の導電率よりも低い、
   前記電荷感受性増幅器回路。
2. 前記制御回路（３０）は、前記第１の転送スイッチ（１０）及び前記第２の転送スイッチ（２０）を制御するため、前記第１の制御信号（ＣＳ１）及び前記第２の制御信号（ＣＳ２）を生成するように構成され、前記第１の転送スイッチ（１０）の導電率及び前記第２の転送スイッチ（２０）の導電率が、前記第１の転送スイッチ（１０）及び前記第２の転送スイッチ（２０）のそれぞれの転送時間の終了フェーズよりも、前記第１の転送スイッチ（１０）及び前記第２の転送スイッチ（２０）の前記それぞれの転送時間の開始時に高くなり、
   前記制御回路（３０）は、前記第１の転送スイッチ（１０）及び前記第２の転送スイッチ（２０）を制御するため、前記第１の制御信号（ＣＳ１）及び前記第２の制御信号（ＣＳ２）を生成するように構成され、前記第１の転送スイッチ（１０）の導電率及び前記第２の転送スイッチ（２０）の導電率が、前記第１の転送スイッチ（１０）及び前記第２の転送スイッチ（２０）の前記それぞれの転送時間の開始から、前記第１の転送スイッチ（１０）及び前記第２の転送スイッチ（２０）の前記それぞれの転送時間の前記終了フェーズまで継続的に減少する、
   請求項１に記載の電荷感受性増幅器回路。
3. 前記第１の転送スイッチ（１０）及び前記第２の転送スイッチ（２０）の前記それぞれの転送時間の終了時は、前記第２の転送スイッチ（２０）は非導電状態で動作し、前記第１の転送スイッチ（１０）は低導電状態で動作する、
   請求項１または２に記載の電荷感受性増幅器回路。
4. 前記第１の転送スイッチ（１０）及び前記第２の転送スイッチ（２０）は、前記第１の転送スイッチ（１０）及び前記第２の転送スイッチ（２０）のそれぞれの導電率が、前記第１の制御信号（ＣＳ１）及び前記第２の制御信号（ＣＳ２）のレベルが前記第１の転送スイッチ（１０）及び前記第２の転送スイッチ（２０）のそれぞれの閾値電圧より上または下であることに依存するように、構成される、
   請求項１から３のいずれかに記載の電荷感受性増幅器回路。
5. 前記制御回路（３０）は、前記第２の転送スイッチ（２０）を制御するための前記第２の制御信号（ＣＳ２）とは別のレベルで、前記第１の転送スイッチ（１０）を制御するための前記第１の制御信号（ＣＳ１）を生成するように構成され、
   前記第１の転送スイッチ（１０）及び前記第２の転送スイッチ（２０）の前記閾値電圧は同じである、
   請求項４に記載の電荷感受性増幅器回路。
6. 前記制御回路（３０）は、前記第２の転送スイッチ（２０）を制御するための前記第２の制御信号（ＣＳ２）と同じレベルの、前記第１の転送スイッチ（１０）を制御するための前記第１の制御信号（ＣＳ１）を生成するように構成され、
   前記第１の転送スイッチ（１０）の前記閾値電圧が前記第２の転送スイッチ（２０）の前記閾値電圧とは異なる、または
   前記第１の転送スイッチ（１０）に印加される第１のバルクバイアス電圧が、前記第２の転送スイッチ（２０）に印加される第２のバルクバイアス電圧とは異なる、
   請求項４に記載の電荷感受性増幅器回路。
7. 前記制御回路（３０）は、前記第１の転送スイッチ（１０）及び前記第２の転送スイッチ（２０）を制御するための前記第１の制御信号（ＣＳ１）及び前記第２の制御信号（ＣＳ２）を生成するように構成され、前記第２の転送スイッチ（２０）の前記転送時間の前記終了フェーズは、前記第１の転送スイッチ（１０）の前記転送時間の前記終了フェーズの前に終了する、
   請求項２に記載の電荷感受性増幅器回路。
8. 前記制御回路（３０）は、異なる閾値または異なるバルク電圧または異なる形状を有する、２を超える転送スイッチを含む、
   請求項１から７のいずれかに記載の電荷感受性増幅器回路。
9. 前記制御回路（３０）は、前記少なくとも１つの増幅器（３１）の利得を調整するように構成され、前記少なくとも１つの増幅器（３１）の前記利得は前記転送時間の前記終了フェーズよりも前記転送時間の開始時が高い、
   請求項２又は７に記載の電荷感受性増幅器回路。
10. センサ回路であって、
    センサ（２）、
    電荷変換回路（３）、及び
    請求項１から９のいずれかに記載の電荷感受性増幅器回路（１）、を含み
    前記電荷感受性増幅器回路（１）の前記入力ノード（Ｉ）は前記センサ（２）に接続され、前記電荷感受性増幅器回路（１）の前記出力ノード（Ｏ）は前記電荷変換回路（３）に接続される、
    前記センサ回路。
11. 前記センサ（２）が複数の感光性セル（Ｄ１）を含む光学センサ（２）として構成され、
    前記光学センサ（２）は、前記感光性セル（Ｄ１）が順次読み取られるように制御されることができ、前記感光性セル（Ｄ１）のそれぞれの電荷は、前記電荷感受性増幅器回路（１）の前記入力ノード（Ｉ）に印加され、前記電荷変換回路（３）に転送される、
    請求項１０に記載のセンサ回路。
12. 前記センサ（２）が複数の容量性センサセルを含む容量性センサとして構成され、
    前記容量性センサは、前記容量性センサセルが順次読み取られるように制御され、前記容量性センサセルのそれぞれの電荷が、前記電荷変換回路（３）に転送される前記電荷感受性増幅器回路（１）の前記入力ノード（Ｉ）に印加される、
    請求項１０に記載のセンサ回路。

Images