JP7458725B2 - ディスプレイ装置およびその製造方法 - Google Patents

ディスプレイ装置およびその製造方法 Download PDF

Info

Publication number
JP7458725B2
JP7458725B2 JP2019164011A JP2019164011A JP7458725B2 JP 7458725 B2 JP7458725 B2 JP 7458725B2 JP 2019164011 A JP2019164011 A JP 2019164011A JP 2019164011 A JP2019164011 A JP 2019164011A JP 7458725 B2 JP7458725 B2 JP 7458725B2
Authority
JP
Japan
Prior art keywords
circuit board
pad
connection circuit
sealing member
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019164011A
Other languages
English (en)
Other versions
JP2020042271A (ja
Inventor
ミン 秀 姜
承 載 姜
成 峻 金
基 庸 朴
鍾 顕 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2020042271A publication Critical patent/JP2020042271A/ja
Application granted granted Critical
Publication of JP7458725B2 publication Critical patent/JP7458725B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0026—Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units
    • H05K5/0069—Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units having connector relating features for connecting the connector pins with the PCB or for mounting the connector body with the housing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/045—Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Description

本発明は、ディスプレイ装置及びその製造方法に関し、より詳しくは、スリムベゼル領域を具備するディスプレイ装置及びその製造方法に関する。
一般的に、ディスプレイパネルが製造された後、ディスプレイパネルに回路基板を連結する。例えば、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）実装方式は、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を利用して回路基板をディスプレイパネルにボンディングする。
最近になって、ベゼル領域（又は非ディスプレイ領域）を減少させるためのディスプレイパネルの設計案が多様に研究されている。
米国特許出願公開第２０１０／０１７７４９８号明細書 米国特許出願公開第ＵＳ２０１８／００６８９９２号明細書 米国特許出願公開第ＵＳ２０１８／０１２１０１３号明細書 米国特許第８１４３７８５号明細書 米国特許第９５３５３０２号明細書 特開２００７－０８６１６２号公報 韓国公開特許第１０－２０１５－００９４８２９号公報 韓国公開特許第１０－２０１８－００４９４０８号公報 韓国登録特許第１０－０９１８０５２号公報 韓国登録特許第１０－１７２２４０２号公報
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、ボンディング領域の不良が防止されたディスプレイ装置及びその製造方法を提供することにある。
上記目的を達成するためになされた本発明の一態様によるディスプレイ装置は、絶縁層、第１方向に整列されて前記絶縁層から露出された第１パッド、及び前記第１方向と交差する第２方向に前記第１パッドから離隔して配置され、前記第１方向に整列されて前記絶縁層から露出された第２パッドを有するディスプレイパネルと、メイン回路基板と、前記第１パッド及び前記メイン回路基板に電気的に連結された第１連結回路基板と、前記ディスプレイパネルのエッジから前記第１パッドよりも遠くに離隔された前記第２パッド及び前記メイン回路基板に電気的に連結され、前記第１連結回路基板の上側に配置された第２連結回路基板と、前記第１連結回路基板と前記第２連結回路基板との間に配置され、前記第１連結回路基板と前記絶縁層との間の第１ギャップをシーリングする第１シーリング部材と、前記第２連結回路基板と前記絶縁層との間の第２ギャップをシーリングする第２シーリング部材と、を備えることを特徴とする。
前記第２シーリング部材は、シリコーン樹脂を含み得る。
前記第１シーリング部材は、前記第１連結回路基板に接着される第１接着層と、前記第１接着層上に配置されたベース層と、前記ベース層上に配置され、前記第２連結回路基板に接着される第２接着層と、を含み得る。
前記ベース層は、シリコーン樹脂を含み得る。
前記第１シーリング部材と前記第２シーリング部材は、同一の物質を含み得る。
前記第２シーリング部材は、前記第１シーリング部材よりも大きい厚さを有することが好ましい。
前記第１シーリング部材は、前記第１連結回路基板のエッジのうちの前記ディスプレイパネルに重畳する領域をカバーし得る。
前記ディスプレイ装置は、前記第１連結回路基板に実装された第１駆動チップと、前記第２連結回路基板に実装された第２駆動チップと、をさらに含み得る。
前記第１連結回路基板の前記第１駆動チップに重畳する部分の前記第１方向の幅は、前記第１連結回路基板の前記第１パッドに重畳する部分の前記第１方向の幅よりも小さいことが好ましい。
前記第１連結回路基板と前記絶縁層との間に配置されて、前記第１連結回路基板と前記絶縁層とを結合し、前記第１パッドよりも前記ディスプレイパネルのエッジに、より隣接した第３シーリング部材をさらに含み得る。
上記目的を達成するためになされた本発明の他の態様によるディスプレイ装置は、互いに異なるパッド行をなす第１パッド行及び第２パッド行が配置された第１パッド領域、並びに互いに異なるパッド行を成す第３パッド行及び第４パッド行が配置された第２パッド領域を有するディスプレイ基板と、メイン回路基板と、前記第１パッド領域と前記メイン回路基板とを連結し、前記第１パッド行に電気的に接続された第１連結回路基板と、前記第１パッド領域と前記メイン回路基板とを連結し、前記第２パッド行に電気的に接続され、前記第１連結回路基板の上側に配置された第２連結回路基板と、前記第２パッド領域と前記メイン回路基板とを連結し、前記第３パッド行に電気的に接続された前記第３連結回路基板と、前記第２パッド領域と前記メイン回路基板とを連結し、前記第４パッド行に電気的に接続され、前記第３連結回路基板の上側に配置された第４連結回路基板と、前記第１連結回路基板と前記第２連結回路基板との間に配置され、前記第１連結回路基板と前記第１パッド領域との間のギャップをシーリングする第１外側シーリング部材と、前記第３連結回路基板と前記第４連結回路基板との間に配置され、前記第３連結回路基板と前記第２パッド領域との間のギャップをシーリングする第２外側シーリング部材と、を備えることを特徴とする。
前記第１外側シーリング部材と前記第２外側シーリング部材とは、離隔されていることが好ましい。
前記第１外側シーリング部材と前記第２外側シーリング部材とは、互いに連結されて外側シーリング部材を定義し得る。
前記外側シーリング部材の前記第１外側シーリング部材と前記第２外側シーリング部材とを連結する連結部分は、前記第１外側シーリング部材よりも大きい厚さを有することが好ましい。
前記ディスプレイ装置は、前記第２連結回路基板と前記第１パッド領域との間のギャップをシーリングする第１内側シーリング部材と、前記第４連結回路基板と前記第２パッド領域との間のギャップをシーリングする第２内側シーリング部材と、をさらに含み得る。
前記第１内側シーリング部材と前記第２内側シーリング部材とは、互いに連結されて内側シーリング部材を定義し得る。
前記内側シーリング部材の前記第１内側シーリング部材と前記第２内側シーリング部材とを連結する連結部分は、前記第１内側シーリング部材と同一の厚さを有し得る。
前記ディスプレイ装置は、異方性導電フィルムをさらに含み、前記異方性導電フィルムは、前記第１パッド行と前記第１連結回路基板との間、前記第２パッド行と前記第２連結回路基板との間、前記第３パッド行と前記第３連結回路基板との間、及び前記第４パッド行と前記第４連結回路基板との間にそれぞれ配置され得る。
前記異方性導電フィルムは、前記第１パッド行と前記第１連結回路基板との間に配置され、前記第３パッド行と前記第３連結回路基板との間に配置され得る。
上記目的を達成するためになされた本発明の一態様によるディスプレイ装置の製造方法は、異なるパッド行に配置された第１パッド及び第２パッドが配置されたパッド領域を含むディスプレイパネルを提供する段階と、前記第２パッドよりも前記ディスプレイパネルのエッジに、より隣接した前記第１パッドと第１連結回路基板とを電気的に接続する段階と、前記第２パッドと第２連結回路基板を電気的に接続する段階と、を有し、前記第２パッド行と第２連結回路基板とを電気的に接続する段階は、前記第２パッドと前記第２パッドに対応する前記第２連結回路基板のパッドとの間に導電性接着部材を配置する段階と、前記第１連結回路基板と前記第２連結回路基板との間に予備シーリング部材を配置する段階と、ヒーティングブロック（ｈｅａｔｉｎｇ ｂｌｏｃｋ）に前記第２連結回路基板上で前記導電性接着部材と前記予備シーリング部材とを加圧する段階と、を含むことを特徴とする。
本発明によれば、シーリング部材の外側からボンディング領域に向かって浸透する水分が、シーリング部材によって遮断され、ディスプレイパネルの第１パッド及びフレキシブル回路基板の第１パッドが酸化されるのを防止する効果を奏する。
また、シーリング部材が、連結回路基板とディスプレイパネルとを接着し、連結回路基板とディスプレイパネルとの結合力が向上するため、異方性導電フィルムが剥離されるのを防止する効果を奏する。
本発明の一実施形態によるディスプレイ装置の斜視図である。 本発明の一実施形態によるディスプレイ装置の断面図である。 本発明の一実施形態によるディスプレイ装置の平面図である。 本発明の一実施形態によるディスプレイパネルのディスプレイ領域の断面図である。 本発明の一実施形態によるディスプレイパネルのディスプレイ領域の断面図である。 本発明の一実施形態によるディスプレイ装置の拡大された平面図である。 本発明の一実施形態によるディスプレイパネルの拡大された平面図である。 本発明の一実施形態による連結回路基板の背面図である。 本発明の一実施形態によるディスプレイ装置の拡大された断面図である。 本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。 図５ＡのＡＡ領域の拡大された断面図である。 図５ＡのＡＡ領域の拡大された断面図である。 図５ＡのＢＢ領域の拡大された断面図である。 本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。 本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。 本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。 本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。 本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。 本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。 本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。 本発明の一実施形態によるディスプレイ装置の製造工程を示す断面図である。 本発明の一実施形態によるディスプレイ装置の製造工程を示す断面図である。 本発明の一実施形態によるディスプレイ装置の製造工程を示す断面図である。 本発明の一実施形態によるディスプレイ装置の製造工程を示す断面図である。 本発明の一実施形態によるディスプレイ装置の断面図である。 本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。 図８ＡのＣＣ領域の拡大された断面図である。
本発明は、多様な変更を加えることができ、多様な形態を有し得るが、特定の実施形態が図面に例示され、本明細書で詳細に説明される。しかし、これは、本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術的範囲に含まれるすべての変更、均等物、及び代替物を含むものである。
各図面を説明しながら類似の参照符号を類似の構成要素について使用した。図面において、構造物の寸法は、本発明の明確性のために実際よりも拡大又は縮小して図示したものである。第１、第２などの用語は、多様な構成要素を説明するために使用されるが、構成要素は、用語によって限定されない。用語は、１つの構成要素を他の構成要素から区別するためにのみ使用される。例えば、本発明の権利範囲を逸脱せず、第１構成要素は、第２構成要素と称され、同様に第２構成要素も第１構成要素と称される。単数の表現は、文脈上特別の意味が明らかでない限り、複数の表現を含む。
本明細書で、「含む」又は「有する」などの用語は、明細書に記載された特徴、数字、段階、動作、構成要素、部品、又はこれらを組み合わせたものが存在することを指定するものであり、１つ以上の他の特徴、数字、段階、動作、構成要素、部品、又はこれらを組み合わせたものの存在若しくは付加の可能性を予め排除しない。
図１Ａは、本発明の一実施形態によるディスプレイ装置の斜視図であり、図１Ｂは、本発明の一実施形態によるディスプレイ装置の断面図である。図２は、本発明の一実施形態によるディスプレイ装置の平面図である。
図１Ａ～図２を参照すると、ディスプレイ装置ＤＤは、ディスプレイパネルＤＰ、連結回路基板（ＦＰＣＢ１、ＦＰＣＢ２）、及びメイン回路基板ＭＰＣＢを含む。本実施形態では、連結回路基板（ＦＰＣＢ１、ＦＰＣＢ２）に駆動チップＤＣが実装されたものを示すが、本発明はこれに限定されない。駆動チップＤＣは、連結回路基板（ＦＰＣＢ１、ＦＰＣＢ２）に実装されずに、ディスプレイパネルＤＰ又はメイン回路基板ＭＰＣＢに実装され得る。
図示しないが、ディスプレイ装置ＤＤは、シャーシ部材又はモールディング部材をさらに含み、ディスプレイパネルＤＰの種類に応じてバックライトユニットをさらに含む。
ディスプレイパネルＤＰは、液晶ディスプレイパネル（ｌｉｑｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ ｐａｎｅｌ）、プラズマディスプレイパネル（ｐｌａｓｍａ ｄｉｓｐｌａｙ ｐａｎｅｌ）、電気泳動ディスプレイパネル（ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ ｄｉｓｐｌａｙ ｐａｎｅｌ）、ＭＥＭＳディスプレイパネル（ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍ ｄｉｓｐｌａｙ ｐａｎｅｌ）、エレクトロウェッティングディスプレイパネル（ｅｌｅｃｔｒｏｗｅｔｔｉｎｇ ｄｉｓｐｌａｙ ｐａｎｅｌ）及び有機発光ディスプレイパネル（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｓｐｌａｙ ｐａｎｅｌ）のうちのいずれか１つであり、特に限定されない。
ディスプレイパネルＤＰは、第１ディスプレイ基板１００及び第１ディスプレイ基板１００に向き合って離隔された第２ディスプレイ基板２００を含む。第１ディスプレイ基板１００と第２ディスプレイ基板２００との間には、所定のセルギャップ（ｃｅｌｌ ｇａｐ）が形成される。セルギャップは、第１ディスプレイ基板１００と第２ディスプレイ基板２００とを結合するシーラントＳＬＭによって維持される。第１ディスプレイ基板１００と第２ディスプレイ基板２００との間には、イメージ生成のためのグレー（ｇｒｅｙ）ディスプレイ層が配置される。グレーディスプレイ層は、ディスプレイパネルの種類に応じて液晶層、有機発光層、及び電気泳動層を含む。
図１Ａに示すように、ディスプレイパネルＤＰは、ディスプレイ面ＤＰ－ＩＳを介してイメージを表示する。ディスプレイ面ＤＰ－ＩＳは、第１方向軸ＤＲ１及び第２方向軸ＤＲ２が定義する面に平行である。ディスプレイ面ＤＰ－ＩＳは、ディスプレイ領域ＤＡ及び非ディスプレイ領域ＮＤＡを含む。非ディスプレイ領域ＮＤＡは、ディスプレイ面ＤＰ－ＩＳのエッジに沿って定義される。ディスプレイ領域ＤＡは、非ディスプレイ領域ＮＤＡによって取り囲まれる。本発明の一実施形態で、非ディスプレイ領域ＮＤＡは、連結回路基板（ＦＰＣＢ２、ＦＰＣＢ２）に隣接する一側の領域にのみ配置され得る。
ディスプレイ面ＤＰ－ＩＳの法線方向、すなわちディスプレイパネルＤＰの厚さ方向は、第３方向軸ＤＲ３を指す。以下で説明する各層又はユニットの前面（又は上面）及び背面（又は下面）は、第３方向軸ＤＲ３によって区分される。しかし、本実施形態で示す第１～第３方向軸（ＤＲ１、ＤＲ２、ＤＲ３）は例示に過ぎない。以下、第１～第３方向は、第１～第３方向軸（ＤＲ１、ＤＲ２、ＤＲ３）のそれぞれが指す方向であり、同一の符号を参照する。
本発明の一実施形態で、平面型ディスプレイ面を具備したディスプレイパネルＤＰを示すが、本発明はこれに限定されない。ディスプレイ装置ＤＤは、曲面型ディスプレイ面又は立体型ディスプレイ面を含む。立体型ディスプレイ面は、異なる方向に向いた複数のディスプレイ領域を含む。
メイン回路基板ＭＰＣＢには信号制御部ＳＣが実装される。信号制御部ＳＣは、外部のグラフィック制御部（図示せず）からイメージデータ及び制御信号を受信する。信号制御部ＳＣは、ディスプレイパネルＤＰに制御信号を提供する。
連結回路基板（ＦＰＣＢ１、ＦＰＣＢ２）は、ディスプレイパネルＤＰ及びメイン回路基板ＭＰＣＢにそれぞれ電気的に連結される。連結回路基板（ＦＰＣＢ１、ＦＰＣＢ２）は、メイン回路基板ＭＰＣＢから駆動チップＤＣに信号を伝達し、駆動チップＤＣからディスプレイパネルＤＰに信号を伝達する。本実施形態で、駆動チップＤＣは、データ駆動回路であり得る。本発明の一実施形態で、連結回路基板（ＦＰＣＢ１、ＦＰＣＢ２）は、信号制御部ＳＣからディスプレイパネルＤＰに信号を伝達する。
連結回路基板（ＦＰＣＢ１、ＦＰＣＢ２）は、導電性接着部材によってディスプレイパネルＤＰ及びメイン回路基板ＭＰＣＢのそれぞれに接続される。導電性接着部材は、異方性導電フィルムＡＣＦを含む。以下、導電性接着部材は、異方性導電フィルムＡＣＦとして説明する。
本実施形態で、連結回路基板（ＦＰＣＢ１、ＦＰＣＢ２）は、２種類の回路基板を含む。２種類の連結回路基板（ＦＰＣＢ１、ＦＰＣＢ２）は、１つのパッド領域ＰＤＡに配置された異なるパッド行に接続される。本実施形態で、パッド領域ＰＤＡは、第１ディスプレイ基板１００に配置されることを示すが、本発明はこれに限定されない。本発明の一実施形態で、パッド領域ＰＤＡは、第２ディスプレイ基板２００に配置され得る。
図２は、信号ライン（ＧＬ１～ＧＬｎ、ＤＬ１～ＤＬｍ、ＰＬ－Ｇ、ＰＬ－Ｄ）及び画素（ＰＸ１１～ＰＸｎｍ）の平面上の配置関係を示す図である。信号ライン（ＧＬ１～ＧＬｎ、ＤＬ１～ＤＬｍ、ＰＬ－Ｇ、ＰＬ－Ｄ）は、複数のゲートライン（ＧＬ１～ＧＬｎ）、複数のデータライン（ＤＬ１～ＤＬｍ）、及び補助信号ライン（ＰＬ－Ｇ、ＰＬ－Ｄ）を含む。
複数のゲートライン（ＧＬ１～ＧＬｎ）は、第１方向ＤＲ１に延長されて第２方向ＤＲ２に配置され、複数のデータライン（ＤＬ１～ＤＬｍ）は、複数のゲートライン（ＧＬ１～ＧＬｎ）と絶縁交差する。複数のゲートライン（ＧＬ１～ＧＬｎ）及び複数のデータライン（ＤＬ１～ＤＬｍ）は、ディスプレイ領域ＤＡに重畳して配置される。補助信号ライン（ＰＬ－Ｇ、ＰＬ－Ｄ）は、非ディスプレイ領域ＮＤＡに重畳して配置され、複数のゲートライン（ＧＬ１～ＧＬｎ）と複数のデータライン（ＤＬ１～ＤＬｍ）に連結される。
複数のゲートライン（ＧＬ１～ＧＬｎ）に連結される第１補助信号ラインＰＬ－Ｇは、複数のゲートライン（ＧＬ１～ＧＬｎ）と同じ層上に配置されて一体形状を成す。本実施形態で、複数のゲートライン（ＧＬ１～ＧＬｎ）と第１補助信号ラインＰＬ－Ｇとを区分して説明したが、互いに連結されたゲートラインと第１補助信号ラインとは、１つの信号ラインとして定義され得る。このとき、互いに連結されたゲートラインと第１補助信号ラインとは、１つの信号ラインの異なる部分として定義される。
データライン（ＤＬ１～ＤＬｍ）に連結される第２補助信号ラインＰＬ－Ｄは、複数のデータライン（ＤＬ１～ＤＬｍ）とは異なる層上に配置される。コンタクトホールＣＨを介してデータライン（ＤＬ１～ＤＬｍ）は、第２補助信号ラインＰＬ－Ｄのうちの対応する信号ラインに電気的に連結される。コンタクトホールＣＨは、データライン（ＤＬ１～ＤＬｍ）と第２補助信号ラインＰＬ－Ｄとの間に配置された少なくとも１つの絶縁層を貫通する。図２には、２つのコンタクトホールＣＨを例として示した。
本発明の一実施形態で、コンタクトホールＣＨは省略されてもよい。データライン（ＤＬ１～ＤＬｍ）と第２補助信号ラインＰＬ－Ｄとは、同じ層上に配置されてもよい。この場合、第２補助信号ラインＰＬ－Ｄに連結されたデータライン（ＤＬ１～ＤＬｍ）と第２補助信号ラインとは、１つの信号ラインとして定義され得る。このとき、互いに連結されたデータライン及び第２補助信号ラインは、１つの信号ラインの互いに異なる部分に定義される。
画素（ＰＸ１１～ＰＸｎｍ）のそれぞれは、複数のゲートライン（ＧＬ１～ＧＬｎ）の中の対応するゲートラインと、複数のデータライン（ＤＬ１～ＤＬｍ）の中の対応するデータラインとに連結される。画素（ＰＸ１１～ＰＸｎｍ）のそれぞれは、画素駆動回路及びディスプレイ素子を含む。
本実施形態では、マトリックス形態の画素（ＰＸ１１～ＰＸｎｍ）を例として示したが、本発明はこれに限定されない。画素（ＰＸ１１～ＰＸｎｍ）は、ペンタイル形態で配置されるか、又は、ダイヤモンド形態で配置され得る。
図２に示すように、パッド領域ＰＤＡのそれぞれに２つのパッド行（ＰＤ１、ＰＤ２）が配置される。２つのパッド行（ＰＤ１、ＰＤ２）のそれぞれは、第１方向ＤＲ１に配列（ａｒｒａｎｇｅ）された複数のパッドを含む。第１パッド行ＰＤ１と第２パッド行ＰＤ２とは、第１方向と交差する方向に離隔して配置される。第２方向ＤＲ２で、第２パッド行ＰＤ２は、第１パッドＰＤ１よりも、ディスプレイパネルＤＰのエッジＥ－ＤＰからより遠くに離隔して配置され、ディスプレイ領域ＤＡに、より隣接するように配置される。第１パッド行ＰＤ１及び第２パッド行ＰＤ２の各パッドは、第２補助信号ラインＰＬ－Ｄにそれぞれ連結される。
ゲート駆動回路ＧＤＣは、ＯＳＧ（ｏｘｉｄｅ ｓｉｌｉｃｏｎ ｇａｔｅ ｄｒｉｖｅｒ ｃｉｒｃｕｉｔ）又はＡＳＧ（ａｍｏｒｐｈｏｓｅ ｓｉｌｉｃｏｎ ｇａｔｅ ｄｒｉｖｅｒ ｃｉｒｃｕｉｔ）工程を通じてディスプレイパネルＤＰに集積化され得る。第１補助信号ラインＰＬ－Ｇは、ゲート駆動回路ＧＤＣからゲート信号を受信する。
図３Ａ及び図３Ｂは、本発明の一実施形態によるディスプレイパネルのディスプレイ領域の断面図である。図３Ａは、液晶ディスプレイパネルの画素ＰＸに対応する断面図であり、図３Ｂは、有機発光ディスプレイパネルの画素ＰＸに対応する断面図である。
図３Ａに示す液晶ディスプレイパネルの画素ＰＸは、トランジスタＴＲ、液晶キャパシタＣｌｃ、及びストレージキャパシタＣｓｔを含む。
トランジスタＴＲは、ゲートラインに連結された制御電極ＧＥ、制御電極ＧＥに重畳する活性化部ＡＬ、データラインに連結された入力電極ＤＥ、及び入力電極ＤＥから離隔して配置された出力電極ＳＥを含む。液晶キャパシタＣｌｃは、画素電極ＰＥ及び共通電極ＣＥを含む。ストレージキャパシタＣｓｔは、画素電極ＰＥ及び画素電極ＰＥに重畳するストレージラインＳＴＬの一部分を含む。
第１ベース基板ＢＳ１の一面上に制御電極ＧＥ及びストレージラインＳＴＬが配置される。第１ベース基板ＢＳ１は、ガラス基板又はプラスチック基板であり得る。第１ベース基板ＢＳ１の一面上に制御電極ＧＥ及びストレージラインＳＴＬをカバーする第１絶縁層１０が配置される。第１絶縁層１０は、無機物及び有機物の中の少なくともいずれか１つを含み得る。第１絶縁層１０上に制御電極ＧＥと重畳する活性化部ＡＬが配置される。活性化部ＡＬは、半導体層ＳＣＬ及びオーミックコンタクト層ＯＣＬを含む。第１絶縁層１０上に半導体層ＳＣＬが配置され、半導体層ＳＣＬ上にオーミックコンタクト層ＯＣＬが配置される。
半導体層ＳＣＬは、アモルファスシリコン又はポリシリコンを含む。また、半導体層ＳＣＬは、金属酸化物半導体を含んでもよい。オーミックコンタクト層ＯＣＬは、半導体層よりも高濃度にドープされたドーパントを含む。オーミックコンタクト層ＯＣＬは、離隔された２つの部分を含む。本発明の一実施形態で、オーミックコンタクト層ＯＣＬは、一体形状を有し得る。
活性化部ＡＬ上に、出力電極ＳＥ及び入力電極ＤＥが配置される。出力電極ＳＥと入力電極ＤＥとは、互いに離隔して配置される。第１絶縁層１０上に活性化部ＡＬ、出力電極ＳＥ、及び入力電極ＤＥをカバーする第２絶縁層２０が配置される。第２絶縁層２０上に第３絶縁層３０が配置される。第２絶縁層２０及び第３絶縁層３０は、無機物及び有機物の中の少なくともいずれか１つを含む。第２絶縁層２０上に第３絶縁層３０が配置される。第３絶縁層３０は、平坦面を提供する単層の有機層であり得る。本実施形態で、第３絶縁層３０は、複数のカラーフィルタを含む。第３絶縁層３０上に第４絶縁層４０が配置される。第４絶縁層４０は、カラーフィルタをカバーする無機層であり得る。
図３Ａに示すように、第４絶縁層４０上に画素電極ＰＥが配置される。画素電極ＰＥは、第２絶縁層２０、第３絶縁層３０、及び第４絶縁層４０を貫通するコンタクトホールＣＨ１０を介して出力電極ＳＥに連結される。第４絶縁層４０上に画素電極ＰＥをカバーする配向膜（図示せず）が配置される。
第２ベース基板ＢＳ２は、ガラス基板又はプラスチック基板である。第２ベース基板ＢＳ２の下面上にブラックマトリックス層ＢＭが配置される。ここで、ブラックマトリックス層ＢＭには、画素領域に対応する開口部が定義される。ブラックマトリックス層ＢＭに重畳するようにスペーサーＣＳが配置される。
第２ベース基板ＢＳ２の下面上に、ブラックマトリックス層ＢＭをカバーする絶縁層が配置される。図３Ａには、平坦面を提供する第５絶縁層５０を例として示す。第５絶縁層５０は、有機物質を含む。
図３Ａに示すように、第２ベース基板ＢＳ２の下面上に共通電極ＣＥが配置される。共通電極ＣＥには、共通電圧が印加される。共通電圧は、画素電圧とは異なる値を有する。
一方、図３Ａに示す画素ＰＸの断面は、一例に過ぎない。第１ディスプレイ基板１００と第２ディスプレイ基板２００とは、第３方向ＤＲ３に裏返される。カラーフィルタは、第２ディスプレイ基板２００に配置され得る。
図３Ａを参照して、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードの液晶ディスプレイパネルを例に説明したが、本発明の一実施形態で、ＩＰＳ（ｉｎ－ｐｌａｎｅ ｓｗｉｔｃｈｉｎｇ）モード又はＦＦＳ（ｆｒｉｎｇｅ－ｆｉｅｌｄ ｓｗｉｔｃｈｉｎｇ）モード、ＰＬＳ（Ｐｌａｎｅ ｔｏ Ｌｉｎｅ Ｓｗｉｔｃｈｉｎｇ）モード、ＳＶＡ（Ｓｕｐｅｒ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＳＳ－ＶＡ（Ｓｕｒｆａｃｅ－Ｓｔａｂｉｌｉｚｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードの液晶ディスプレイパネルが適用される。
図３Ｂに示すように、有機発光ディスプレイパネルの画素ＰＸは、スイッチングトランジスタＴ１、駆動トランジスタＴ２、及び発光素子ＯＬＥＤを含む。
有機発光ディスプレイパネルは、ディスプレイ基板１００及び封止基板２００を備える。ディスプレイ基板１００は、第１ベース基板ＢＳ１、第１ベース基板ＢＳ１上に配置された回路素子層ＤＰ－ＣＬ、回路素子層ＤＰ－ＣＬ上に配置されたディスプレイ素子層ＤＰ－ＯＬＥＤ、及びディスプレイ素子層ＤＰ－ＯＬＥＤ上に配置されたカバー層ＣＬを含む。封止基板２００は、第２ベース基板ＢＳ２、第２ベース基板ＢＳ２上に配置されたブラックマトリックス層ＢＭ、及びカラー変換層ＣＣＬを含む。
第１ベース基板ＢＳ１は、合成樹脂基板又はガラス基板を含む。回路素子層ＤＰ－ＣＬは、少なくとも１つの絶縁層及び回路素子を含む。回路素子は、信号ライン、画素の駆動回路などを含む。コーティング又は蒸着による絶縁層、半導体層、及び導電層の形成工程と、フォトリソグラフィ工程による絶縁層、半導体層、及び導電層のパターニング工程を通して回路素子層ＤＰ－ＣＬが形成される。
本実施形態で、回路素子層ＤＰ－ＣＬは、バッファ膜ＢＦＬ、第１絶縁層１０、第２絶縁層２０、及び第３絶縁層３０を含む。第１絶縁層１０及び第２絶縁層２０は無機膜であり、第３絶縁層３０は有機膜であり得る。
図３Ｂには、スイッチングトランジスタＴ１及び駆動トランジスタＴ２を構成する第１半導体パターンＯＳＰ１、第２半導体パターンＯＳＰ２、第１制御電極ＧＥ１、第２制御電極ＧＥ２、第１入力電極ＤＥ１、第１出力電極ＳＥ１、第２入力電極ＤＥ２、及び第２出力電極ＳＥ２の配置関係を例示した。また、第１～第４貫通ホール（ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４）を、例として示した。
ディスプレイ素子層ＤＰ－ＯＬＥＤは、発光素子ＯＬＥＤを含む。ディスプレイ素子層ＤＰ－ＯＬＥＤは、発光素子として有機発光ダイオードを含む。ディスプレイ素子層ＤＰ－ＯＬＥＤは、画素定義膜ＰＤＬを含む。例えば、画素定義膜ＰＤＬは有機層であり得る。
中間有機膜３０上に第１電極ＡＥが配置される。第１電極ＡＥは、中間有機膜３０を貫通する第５貫通ホールＣＨ５を介して第２出力電極ＳＥ２に連結される。画素定義膜ＰＤＬには、開口部ＯＰが定義される。画素定義膜ＰＤＬの開口部ＯＰは、第１電極ＡＥの少なくとも一部を露出させる。画素定義膜ＰＤＬの開口部ＯＰは、他の開口部と区別するために、発光開口部と命名される。
図３Ｂに示すように、ディスプレイパネルＤＰは、発光領域ＰＸＡ及び発光領域ＰＸＡに隣接した非発光領域ＮＰＸＡを含む。非発光領域ＮＰＸＡは、発光領域ＰＸＡを取り囲む。本実施形態で、発光領域ＰＸＡは、発光開口部ＯＰによって露出された第１電極ＡＥの一部の領域に対応して定義される。
正孔制御層ＨＣＬは、発光領域ＰＸＡ及び非発光領域ＮＰＸＡに共通して配置される。正孔制御層ＨＣＬは、正孔輸送層を含み、正孔注入層をさらに含んでもよい。正孔制御層ＨＣＬ上に発光層ＥＭＬが配置される。発光層ＥＭＬは、発光領域ＰＸＡ及び非発光領域ＮＰＸＡに共通して配置される。本発明の一実施形態で、発光層ＥＭＬは、発光領域ＰＸＡに配置され、非発光領域ＮＰＸＡには配置されない。発光層ＥＭＬは、有機物質及び／又は無機物質を含む。発光層ＥＭＬは、所定の第１色光、例えば青色光を生成する。
発光層ＥＭＬ上に電子制御層ＥＣＬが配置される。電子制御層ＥＣＬは、電子輸送層を含み、電子注入層をさらに含む。正孔制御層ＨＣＬ及び電子制御層ＥＣＬは、オープンマスク（ｏｐｅｎ ｍａｓｋ）を利用して、複数の画素に共通に形成される。電子制御層ＥＣＬ上に第２電極ＣＥが配置される。第２電極ＣＥは、複数の画素に共通して配置される。第２電極ＣＥ上に第２電極ＣＥを保護するカバー層ＣＬが配置される。カバー層ＣＬは、有機物質又は無機物質を含む。
第２ベース基板ＢＳ２は、カバー層ＣＬから離隔して配置される。第２ベース基板ＢＳ２は、合成樹脂基板又はガラス基板を含む。カラー変換層ＣＣＬは画素ＰＸに基づいて、第１色光を透過させるか、又は第１色光を第２色光又は第３色光に変換する。カラー変換層ＣＣＬは、量子ドットを含み得る。
本発明の一実施形態で、封止基板２００は、薄膜封止層に置き換えられる。このとき、ブラックマトリックス層ＢＭ及びカラー変換層ＣＣＬは、薄膜封止層上に配置され得る。
図４Ａは、本発明の一実施形態によるディスプレイ装置の拡大された平面図であり、図４Ｂは、本発明の一実施形態によるディスプレイパネルの拡大された平面図であり、図４Ｃは、本発明の一実施形態による連結回路基板の背面図である。
以下で、ディスプレイパネルのパッド領域ＰＤＡと連結回路基板（ＦＰＣＢ１、ＦＰＣＢ２）とが電気的に接続される領域は、ディスプレイ装置のボンディング領域ＢＤＡに定義される。連結回路基板（ＦＰＣＢ１、ＦＰＣＢ２）の出力パッドがディスプレイパネルＤＰのパッド領域ＰＤＡに重畳される。
図４Ａ及び図４Ｂに示すように、パッド領域ＰＤＡには、互いに異なる行をなす第１パッド行ＰＤ１及び第２パッド行ＰＤ２が配置される。第１パッド行ＰＤ１は、複数の第１パッドＰＤ１－Ｐを含み、第２パッド行ＰＤ２は、複数の第２パッドＰＤ２－Ｐを含む。第１連結回路基板ＦＰＣＢ１は、第１パッド行ＰＤ１に電気的に接続され、第２連結回路基板ＦＰＣＢ２は、第２パッド行ＰＤ２に電気的に接続される。
第１連結回路基板ＦＰＣＢ１及び第２連結回路基板ＦＰＣＢ２は、サイズと形状が一部異なるが非常に類似した構造を有する。図４Ｃには、第１連結回路基板ＦＰＣＢ１を例として示した。第１連結回路基板ＦＰＣＢ１及び第２連結回路基板ＦＰＣＢ２は、絶縁層（図示せず）、複数のパッド（ＣＰＤ、ＰＯ、ＰＩ）、及び複数の信号ラインＳＬ－Ｆを含む。複数のパッド（ＣＰＤ、Ｐ－Ｏ、Ｐ－Ｉ）、及び複数の信号ラインＳＬ－Ｆは、絶縁層上に配置される。絶縁層は、ポリイミド層を含む。
複数のパッド（ＣＰＤ、ＰＯ、ＰＩ）は、駆動チップＤＣの接続端子に接続される接続パッドＣＰＤ、ディスプレイパネルＤＰに接続される第１パッドＰ－Ｏ（以下、出力パッドとして定義される）、及びメイン回路基板に接続される第２パッドＰ－Ｉ（以下、入力パッドとして定義される）を含む。複数の信号ラインＳＬ－Ｆは、接続パッドＣＰＤと出力パッドＰ－Ｏを連結し、接続パッドＣＰＤと入力パッドＰ－Ｉを連結する。駆動チップＤＣが省略される場合には、信号ラインＳＬ－Ｆは、出力パッドＰ－Ｏと入力パッドＰ－Ｉとを連結し得る。
第１連結回路基板ＦＰＣＢ１及び第２連結回路基板ＦＰＣＢ２はソルダーレジスト層をさらに含む。ソルダーレジスト層は、複数のパッド（ＣＰＤ、Ｐ－Ｏ、Ｐ－Ｉ）の周辺を、さらにカバーするが、複数のパッド（ＣＰＤ、Ｐ－Ｏ、Ｐ－Ｉ）のそれぞれを露出させる。ソルダーレジスト層には、複数のパッド（ＣＰＤ、Ｐ－Ｏ、Ｐ－Ｉ）に対応する開口部が形成される。
第１連結回路基板ＦＰＣＢ１及び第２連結回路基板ＦＰＣＢ２は、第１方向の幅に応じて区分された３つの部分を含む。出力パッドＰＯが配置された第１部分Ｐ１、入力パッドＰＩが配置された第２部分Ｐ２、及び第１部分Ｐ１と第２部分Ｐ２とを連結する第３部分Ｐ３を含む。第１部分Ｐ１は、第２部分Ｐ２よりも大きい幅を有する。第３部分Ｐ３は、第１部分Ｐ１から第２部分Ｐ２に行くほど幅が減少する。第２部分Ｐ２に駆動チップＤＣが実装され得る。
図４Ａに示すように、第１連結回路基板ＦＰＣＢ１の第１部分と第２連結回路基板ＦＰＣＢ２の第１部分は、互いに重畳する。第２連結回路基板ＦＰＣＢ２が第１連結回路基板ＦＰＣＢ１よりも大きい面積を有し、平面上で第１連結回路基板ＦＰＣＢ１の第１部分は、第２連結回路基板ＦＰＣＢ２の第１部分の内側に配置され得る。第１連結回路基板ＦＰＣＢ１の第２部分と第２連結回路基板ＦＰＣＢ２の第２部分とは、互いに重畳しない。それに応じてメイン回路基板ＭＰＣＢに接続された第１連結回路基板ＦＰＣＢ１の第２部分と第２連結回路基板ＦＰＣＢ２の第２部分は、平面上で互いに離隔して配置される。
図５Ａは、本発明の一実施形態によるディスプレイ装置の拡大された断面図である。図５Ｂは、本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。図５Ｃ及び図５Ｄは、図５ＡのＡＡ領域の拡大された断面図である。図５Ｅは、図５ＡのＢＢ領域の拡大された断面図である。図５Ｆ及び図５Ｇは、本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。
図５Ａに示すように、第２連結回路基板ＦＰＣＢ２は、第１連結回路基板ＦＰＣＢ１の上側に配置される。第１連結回路基板ＦＰＣＢ１は、第１パッド行ＰＤ１に接続され、第２連結回路基板ＦＰＣＢ２は、第２パッド行ＰＤ２に接続される。
図５Ｂに示すように、第１シーリング部材ＳＭ１は、第１パッド行ＰＤ１に隣接して配置される。第１シーリング部材ＳＭ１は、平面上で、第１パッド行ＰＤ１に重畳し得る。第１シーリング部材ＳＭ１は、平面上で、第１連結回路基板ＦＰＣＢ１のエッジＥ－１をカバーする。カバーされたエッジは、第１部分Ｐ１（図４Ｃを参照）に対応するエッジであり得る。第１部分Ｐ１のエッジＥ－１の第１方向ＤＲ１に延長された部分が完全にカバーされる。第１部分Ｐ１のエッジＥ－１の第２方向ＤＲ２に延長された部分が一部カバーされる。
第２シーリング部材ＳＭ２は、第２パッド行ＰＤ２に隣接して配置される。第２シーリング部材ＳＭ２は、平面上で、第２パッド行ＰＤ２に重畳する。第２シーリング部材ＳＭ２は、平面上で、第２連結回路基板ＦＰＣＢ２のエッジＥ－２をカバーする。カバーされたエッジは、第１部分Ｐ１（図４Ｃを参照）に対応するエッジであり得る。第１部分Ｐ１のエッジＥ－２の第１方向ＤＲ１に延長された部分が完全にカバーされる。第１部分Ｐ１のエッジＥ－２の第２方向ＤＲ２に延長された部分が一部カバーされる。
図５Ｃで、第１ディスプレイ基板１００は、図３Ａに示した液晶ディスプレイパネルを基準に示す。第１パッドＰＤ１－Ｐは、第１～第４絶縁層（１０、２０、３０、４０）を貫通するコンタクトホールＣＨ－Ｐを介して補助信号ラインＰＬ－Ｄに連結される。第１パッドＰＤ１－Ｐは、第１～第４絶縁層（１０、２０、３０、４０）から露出される。第１パッドＰＤ１－Ｐが省略される場合には、補助信号ラインＰＬ－Ｄの末端部分が、第１～第４絶縁層（１０、２０、３０、４０）から露出され得る。
図５Ｃでは、絶縁層ＩＬ－Ｆ、信号ラインＳＬ－Ｆ、ソルダーレジスト層ＳＲ－Ｆ、及び出力パッドＰ－Ｏを含む第１連結回路基板ＦＰＣＢ１を例として示した。第２連結回路基板ＦＰＣＢ２は、簡略に示す。ソルダーレジスト層ＳＲ－Ｆから露出された出力パッドＰ－Ｏは、異方性導電フィルムＡＣＦを介して、第１パッドＰＤ１－Ｐに電気的に接続される。
図５Ｃに示すように、第１シーリング部材ＳＭ１は、第１連結回路基板ＦＰＣＢ１と第２連結回路基板との間に配置され、第１連結回路基板ＦＰＣＢ１と第４絶縁層４０との間の第１ギャップＧＰ１をシーリングする。第１シーリング部材ＳＭ１の一部は、第１ギャップＧＰ１に充填される。図５Ｃに基づき、第１シーリング部材ＳＭ１の左側から第１パッドＰＤ１－Ｐに向かって浸透する水分は、第１シーリング部材ＳＭ１によって遮断される。第１シーリング部材ＳＭ１は、第１連結回路基板ＦＰＣＢ１と第４絶縁層４０とを接着し得る。
第１シーリング部材ＳＭ１は、合成樹脂を含んでもよい。第１シーリング部材ＳＭ１は、耐湿性の高いシリコーン樹脂を含む。
図５Ｄに示すように、第１シーリング部材ＳＭ１は多層構造を有し得る。本実施形態で、第１シーリング部材ＳＭ１は、両面アタッチメントテープ又は両面接着テープであり得る。
第１シーリング部材ＳＭ１は、第１連結回路基板ＦＰＣＢ１に接着される第１接着層Ｓ－１、第１接着層Ｓ－１上に配置されたベース層Ｓ－２、及びベース層Ｓ－２上に配置されて、第２連結回路基板ＦＰＣＢ２に接着される第２接着層Ｓ－３を含む。ベース層Ｓ－２は、通常の合成樹脂層であり、接着層（Ｓ－１、Ｓ－３）は、通常のバインダーを含む。ベース層Ｓ－２は、耐湿性が高いシリコーンフィルム、又はＰＥＴ（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）フィルムを含む。本発明の一実施形態で、第１及び第２接着層（Ｓ－１、Ｓ－３）のいずれか１つは、省略され得る。
本発明の一実施形態で、第１シーリング部材ＳＭ１は、ベース層を含んでいない接着テープであり得る。第１シーリング部材ＳＭ１は、高分子アクリル接着層及び高分子アクリル接着層の両面に配置された低分子のアクリル接着層を含む。
図５Ｄに示した第１シーリング部材ＳＭ１とは異なり、熱変形された第１シーリング部材ＳＭ１は、第１接着層Ｓ－１、ベース層Ｓ－２、及び第２接着層Ｓ－３の境界がはっきりしないことがあり得る。第１シーリング部材ＳＭ１の一部は、第１ギャップＧＰ１に充填され得る。
図５Ｅに示すように、第２パッドＰＤ２－Ｐは、第１～第４絶縁層（１０、２０、３０、４０）を貫通するコンタクトホールＣＨ－Ｐを介して補助信号ラインＰＬ－Ｄに連結される。図５Ｅには、第１連結回路基板ＦＰＣＢ１に類似した断面構造の第２連結回路基板ＦＰＣＢ２を示す。ソルダーレジスト層ＳＲ－Ｆから露出された出力パッドＰ－Ｏは、異方性導電フィルムＡＣＦを介して第２パッドＰＤ２－Ｐに電気的に接続される。
図５Ｅに示すように、第２シーリング部材ＳＭ２は、第２連結回路基板ＦＰＣＢ２と第４絶縁層４０との間の第２ギャップＧＰ２をシーリングする。第２シーリング部材ＳＭ２の一部は、第２ギャップＧＰ２に充填される。図５Ｅを参照して、第２シーリング部材ＳＭ２の左側から第２パッドＰＤ２－Ｐに向かって浸透する水分は、第２シーリング部材ＳＭ２によって遮断される。第２シーリング部材ＳＭ２は、図５Ｃに示す第１シーリング部材ＳＭ１と同一の物質を含む。第２シーリング部材ＳＭ２は、合成樹脂を含み得る。第２シーリング部材ＳＭ２は、耐湿性の高いシリコーン樹脂を含む。
第２シーリング部材ＳＭ２は、第１シーリング部材ＳＭ１よりも、大きい厚さを有する。第１シーリング部材ＳＭ１は、第２連結回路基板ＦＰＣＢ２によって圧着されるのに対し、第２シーリング部材ＳＭ２は、外部に露出した状態で硬化されるからである。
図５Ｆ及び図５Ｇに示すように、第１シーリング部材ＳＭ１の形状は、多様に変形され得る。図５Ｆ及び図５Ｇに示すように、第１シーリング部材ＳＭ１は、第１連結回路基板ＦＰＣＢ１のエッジＥ－１のうちの第１ディスプレイ基板１００に重畳する領域を完全にカバーする。
図５Ｆ及び図５Ｇの図面上で、第１シーリング部材ＳＭ１の左側、右側、及び上側から第１パッドＰＤ１－Ｐに向かって浸透する水分は、第１シーリング部材ＳＭ１によって遮断される。
図５Ｆに示すように、第１シーリング部材ＳＭ１は、第１ディスプレイ基板１００に重畳する第１連結回路基板ＦＰＣＢ１の一部の領域を完全にカバーする。図５Ｇに示すように、第１シーリング部材ＳＭ１は、第１ディスプレイ基板１００に重畳する第１連結回路基板ＦＰＣＢ１の一部の領域をカバーしないこともあり得る。
図６Ａ～図６Ｅは、本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。図６Ａ～図６Ｅは、２つのボンディング領域ＢＤＡを基準に示す。
図６Ａ及び図６Ｂは、異方性導電フィルムの形態を比較して示す。図６Ａに示すように、異方性導電フィルムＡＣＦは、第１及び第２パッド領域（ＰＤＡ１、ＰＤＡ２）の第１～第４パッド行（ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４）毎に独立して配置される。異方性導電フィルムＡＣＦは、互いに分離される。第１パッド領域ＰＤＡ１に第１及び第２連結回路基板（ＦＰＣＢ１、ＦＰＣＢ２）が連結され、第２パッド領域ＰＤＡ２に第３及び第４連結回路基板（ＦＰＣＢ３、ＦＰＣＢ４）が連結される。
図６Ｂに示すように、第１異方性導電フィルムＡＣＦ１は、第１パッド領域ＰＤＡ１の第１パッド行ＰＤ１及び第２パッド領域ＰＤＡ２の第３パッド行ＰＤ３に共通に配置される。第２異方性導電フィルムＡＣＦ２は、第１パッド領域ＰＤＡ１の第２パッド行ＰＤ２と第２パッド領域ＰＤＡ２の第４パッド行ＰＤ４に共通して配置される。第１及び第２異方性導電フィルム（ＡＣＦ１、ＡＣＦ２）のいずれか一つは、図６Ａに示す異方性導電フィルムＡＣＦのように変形される。
図６Ｃ～図６Ｅは、シーリング部材の形態を比較して示した。本実施形態で、図５Ｃに示した第１シーリング部材ＳＭ１に対応するシーリング部材は、外側シーリング部材として定義され、第２シーリング部材ＳＭ２に対応するシーリング部材は、内側シーリング部材として定義される。
図６Ｃに示すように、第１外側シーリング部材ＳＭ１－Ｏ１、第２外側シーリング部材ＳＭ１－Ｏ２、第１内側シーリング部材ＳＭ２－Ｉ１、及び第２内側シーリング部材ＳＭ２－Ｉ２は、第１～第４パッド行（ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４）に対応して配置される。第１外側シーリング部材ＳＭ１－Ｏ１、第２外側シーリング部材ＳＭ１－Ｏ２、第１内側シーリング部材ＳＭ２－Ｉ１、及び第２内側シーリング部材ＳＭ２－Ｉ２は、互いに離隔して配置される。
図６Ｄに示すように、第１パッド行ＰＤ１及び第３パッド行ＰＤ３に１つの外側シーリング部材ＳＭ１－Ｏが配置され、第２パッド行ＰＤ２及び第４パッド行ＰＤ４に１つの内側シーリング部材ＳＭ２－Ｉが配置され得る。外側シーリング部材ＳＭ１－Ｏは、図６Ｃの第１外側シーリング部材ＳＭ１－Ｏ１及び第２外側シーリング部材ＳＭ１－Ｏ２に対応する、第１部分ＳＭ１－ＯＰ１及び第２部分ＳＭ１－ＯＰ２を含む。
外側シーリング部材ＳＭ１－Ｏは、第１部分ＳＭ１－ＯＰ１と第２部分ＳＭ１－ＯＰ２とを連結する第３部分ＳＭ１－ＯＰ３（又は連結部分）を含み得る。第３部分ＳＭ１－ＯＰ３は、第１部分ＳＭ１－ＯＰ１及び第２部分ＳＭ１－ＯＰ２よりも、大きい厚さを有し得る。第３部分ＳＭ１－ＯＰ３は、第２連結回路基板ＦＰＣＢ２によって圧着されないからである。
内側シーリング部材ＳＭ２－Ｉも、また３つの部分（ＳＭ２－ＩＰ１、ＳＭ２－ＩＰ２、ＳＭ２－ＩＰ３）に区分される。第１部分ＳＭ２－ＩＰ１、第２部分ＳＭ２－ＩＰ２、及び第３部分ＳＭ２－ＩＰ３（又は連結部分）は、実質的に同一の厚さを有する。同じ工程により形成され、外部の圧力によって圧迫されないからである。
図６Ｅに示すように、第１パッド行ＰＤ１及び第３パッド行ＰＤ３に対応して、第１外側シーリング部材ＳＭ１－Ｏ１及び第２外側シーリング部材ＳＭ１－Ｏ２が配置され、第２パッド行ＰＤ２及び第４パッド行ＰＤ４に対応して１つの内側シーリング部材ＳＭ２－Ｉが配置される。別に図示しないが、第１パッド行ＰＤ１及び第３パッド行ＰＤ３に対応して１つの外側シーリング部材が配置され、第２パッド行ＰＤ２及び第４パッド行ＰＤ４に対応して分離された内側シーリング部材が配置され得る。
図７Ａ～図７Ｄは、本発明の一実施形態によるディスプレイ装置の製造工程を示す断面図である。以下、図１～図６Ｅを参照して説明した構成と同一の構成についての詳細な説明は省略する。
図７Ａに示すように、ディスプレイパネルＤＰを提供する。まず、第１パッド行ＰＤ１と第１結回路基板ＦＰＣＢ１とを電気的に接続する。異方性導電フィルムＡＣＦを第１パッド行ＰＤ１と第１連結回路基板ＦＰＣＢ１との間に配置する。異方性導電フィルムＡＣＦは、第１パッド行ＰＤ１に接着されるか、又は第１連結回路基板ＦＰＣＢ１の出力パッドＰ－Ｏ（図４ｃを参照）に重畳して、第１連結回路基板ＦＰＣＢ１に接着される。
第１パッド行ＰＤ１と出力パッドＰ－Ｏとをアライメント（ａｌｉｇｎｍｅｎｔ）した後、ヒーティングブロックＨＢにより第１連結回路基板ＦＰＣＢ１が加圧される。ヒーティングブロックＨＢは、ヒーティング加圧部材であるが、その種類は限定されない。熱圧着された異方性導電フィルムＡＣＦは、第１パッド行ＰＤ１と出力パッドＰ－Ｏを電気的に連結させる。
次に、図７Ｂ及び図７Ｃに示すように、第２パッド行ＰＤ２と第２連結回路基板ＦＰＣＢ２とを電気的に接続する。
まず、図７Ｂに示すように、異方性導電フィルムＡＣＦ、予備シーリング部材ＳＭ１－Ｐ、及び第２連結回路基板ＦＰＣＢ２を提供する。異方性導電フィルムＡＣＦを第２パッド行ＰＤ２と第２連結回路基板ＦＰＣＢ２との間に配置する。異方性導電フィルムＡＣＦは、第２パッド行ＰＤ２に接着され、また第２連結回路基板ＦＰＣＢ２の出力パッドＰ－Ｏに重畳して第２連結回路基板ＦＰＣＢ２に接着される。
図６Ａに示す形態の異方性導電フィルムＡＣＦは、ディスプレイパネルＤＰに接着され、また第２連結回路基板ＦＰＣＢ２に接着される。図６Ｂに示す形態の異方性導電フィルムＡＣＦは、ディスプレイパネルＤＰに接着される。
また、予備シーリング部材ＳＭ１－Ｐを第１連結回路基板ＦＰＣＢ１と第２連結回路基板ＦＰＣＢ２との間に配置する。図６Ｃに示す形態の第１シーリング部材ＳＭ１を形成するために、第１連結回路基板ＦＰＣＢ１の上面に両面接着テープを接着させ、第１連結回路基板ＦＰＣＢ１の上面に合成樹脂層を形成する。両面接着テープを第２連結回路基板ＦＰＣＢ２の下面に接着させ、合成樹脂層を第２連結回路基板ＦＰＣＢ２の下面に形成する。図６Ｄに示す形態の第１シーリング部材ＳＭ１を形成するために、両面接着テープ又は合成樹脂層を第１連結回路基板ＦＰＣＢ１及びディスプレイパネルＤＰ上に配置し得る。
図７Ｃに示すように、第２パッド行ＰＤ２と出力パッドＰ－Ｏとをアライメントした後、ヒーティングブロックＨＢにより第２連結回路基板ＦＰＣＢ２が加圧される。熱圧着された異方性導電フィルムＡＣＦは、第２パッド行ＰＤ２と出力パッドＰ－Ｏとを電気的に連結する。
ヒーティングブロックＨＢは、第２連結回路基板ＦＰＣＢ２を加圧して予備シーリング部材ＳＭ１－Ｐを溶融させる。第１連結回路基板ＦＰＣＢ１の上面と第２連結回路基板ＦＰＣＢ２の下面との間で圧着された予備シーリング部材ＳＭ１－Ｐは、周辺に広がっていく。圧着された予備シーリング部材ＳＭ１－Ｐは、ディスプレイパネルＤＰの上面（例えば、パッド領域及び／又はパッド領域の周辺領域）に広がっていく。それによって、図５Ｃ及び図５Ｄを参照して説明した形態の第１シーリング部材ＳＭ１が形成される。
図７Ｄに示すように、第２シーリング部材ＳＭ２を形成する。シーラントサプライヤーＳＳは、印刷方式又は注射方式で合成樹脂をディスプレイパネルＤＰ上に形成する。合成樹脂は、毛細管現象によって図５Ｅに示す第２ギャップＧＰ２に染みこむ。合成樹脂が硬化され、第２シーリング部材ＳＭ２を形成する。
図８Ａは、本発明の一実施形態によるディスプレイ装置の断面図である。図８Ｂは、本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。図８Ｃは、図８ＡのＣＣ領域の拡大された断面図である。以下、図１～図７Ｄを参照して説明した構成と同一の構成についての詳細な説明は省略する。
本実施形態によるディスプレイ装置は、第３シーリング部材ＳＭ３をさらに含む。第３シーリング部材ＳＭ３は、第１パッド行ＰＤ１よりもディスプレイパネルＤＰのエッジＥ－ＤＰにより隣接して配置される。
第３シーリング部材ＳＭ３は、断面上で、第１連結回路基板ＦＰＣＢ１とディスプレイパネルＤＰとの間に配置される。第３シーリング部材ＳＭ３は、第１連結回路基板ＦＰＣＢ１とディスプレイパネルＤＰとを結合する。第３シーリング部材ＳＭ３は、ディスプレイパネルＤＰのエッジから第１パッド行ＰＤ１に浸透する水分を遮断する。第３シーリング部材ＳＭ３は、図５Ｃに示す第１シーリング部材ＳＭ１のように合成樹脂を含む。第３シーリング部材ＳＭ３は、耐湿性の高いシリコーン樹脂を含む。第３シーリング部材ＳＭ３は、図５Ｄに示すように、多層構造を有し得る。
本発明の一実施形態によるディスプレイ装置を製造するために、図７Ａに示す段階で、予備シーリング部材を追加で用意する。予備シーリング部材は、第１連結回路基板ＦＰＣＢ１とディスプレイパネルＤＰとの間に配置される。第１連結回路基板ＦＰＣＢ１上で、ヒーティングブロックＨＢを利用して、予備シーリング部材を加圧する。硬化過程を経て、第３シーリング部材ＳＭ３が形成される。
以上、本発明の好適な実施形態を図面を参照しながら説明したが、本発明が属する技術分野における熟練された当業者又は本発明が属する技術分野における通常の知識を有する者であれば、本発明の思想及び技術範囲から逸脱しない範囲内で、本発明を多様に変更実施すること可能である。
したがって、本発明の技術的範囲は、本明細書の詳細な説明に記載された内容に限定されない。
１０ 第１絶縁層
２０ 第２絶縁層
３０ 第３絶縁層（中間有機膜）
４０ 第４絶縁層
５０ 第５絶縁層
１００ （第１）ディスプレイ基板
２００ 第２ディスプレイ基板（封止基板）
ＡＣＦ 異方性導電フィルム
ＡＣＦ１、ＡＣＦ２ （第１、第２）異方性導電フィルム
ＡＥ 第１電極
ＡＬ 活性化部
ＢＤＡ ボンディング領域
ＢＦＬ バッファ膜
ＢＭ ブラックマトリックス層
ＢＳ１、ＢＳ２ （第１、第２）ベース基板
ＣＣＬ カラー変換層
ＣＥ 共通電極
ＣＨ、ＣＨ１０、ＣＨ－Ｐ コンタクトホール
ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４、ＣＨ５ （第１～第５）貫通ホール
ＣＬ カバー層
Ｃｌｃ 液晶キャパシタ
ＣＰＤ 接続パッド
ＣＳ スペーサー
Ｃｓｔ ストレージキャパシタ
ＤＡ ディスプレイ領域
ＤＣ 駆動チップ
ＤＤ ディスプレイ装置
ＤＥ 入力電極
ＤＥ１、ＤＥ２ （第１、第２）入力電極
ＤＬ１～ＤＬｍ データライン
ＤＰ ディスプレイパネル
ＤＰ－ＣＬ 回路素子層
ＤＰ－ＩＳ ディスプレイ面
ＤＰ－ＯＬＥＤ ディスプレイ素子層
Ｅ－１、Ｅ－２、Ｅ－ＤＰ エッジ
ＥＣＬ 電子制御層
ＥＭＬ 発光層
ＦＰＣＢ１ 第１連結回路基板
ＦＰＣＢ２ 第２連結回路基板
ＦＰＣＢ３ 第３連結回路基板
ＦＰＣＢ４ 第４連結回路基板
ＧＤＣ ゲート駆動回路
ＧＥ 制御電極
ＧＥ１、ＧＥ２ （第１、第２）制御電極
ＧＬ１～ＧＬｎ ゲートライン
ＧＰ１、ＧＰ２ （第１、第２）ギャップ
ＨＢ ヒーティングブロック
ＨＣＬ 正孔制御層
ＩＬ－Ｆ 絶縁層
ＭＰＣＢ メイン回路基板
ＮＤＡ 非ディスプレイ領域
ＮＰＸＡ 非発光領域
ＯＣＬ オーミックコンタクト層
ＯＬＥＤ 発光素子
ＯＰ （発光）開口部
ＯＳＰ１、ＯＳＰ２ （第１、第２）半導体パターン
Ｐ１、Ｐ２、Ｐ３ （第１、第２、第３）部分
Ｐ－Ｏ 第１パッド（出力パッド）
ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４ （第１、第２、第３、第４）パッド行
ＰＤ１－Ｐ 第１パッド
ＰＤ２－Ｐ 第２パッド
ＰＤＡ パッド領域
ＰＤＡ１、ＰＤＡ２ （第１、第２）パッド領域
ＰＤＬ 画素定義膜
ＰＥ 画素電極
Ｐ－Ｉ 第２パッド（入力パッド）
ＰＬ－Ｇ、ＰＬ－Ｄ （第１、第２）補助信号ライン
ＰＸ、ＰＸ１１～ＰＸｎｍ 画素
ＰＸＡ 発光領域
Ｓ－１ 第１接着層
Ｓ－２ ベース層
Ｓ－３ 第２接着層
ＳＣ 信号制御部
ＳＣＬ 半導体層
ＳＥ 出力電極
ＳＥ１、ＳＥ２ （第１、第２）出力電極
ＳＬ－Ｆ 信号ライン
ＳＬＭ シーラント
ＳＭ１、ＳＭ２、ＳＭ３ （第１、第２、第３）シーリング部材
ＳＭ１－Ｉ、ＳＭ２－Ｉ 内側シーリング部材
ＳＭ２－Ｉ１、ＳＭ２－Ｉ２ （第１、第２）内側シーリング部材
ＳＭ１－ＩＰ１、ＳＭ１－ＩＰ２、ＳＭ１－ＩＰ３ （第１、第２、第３）部分
ＳＭ１－Ｐ 予備シーリング部材
ＳＭ１－Ｏ、ＳＭ２－Ｏ 外側シーリング部材
ＳＭ１－Ｏ１、ＳＭ１－Ｏ２ （第１、第２）外側シーリング部材
ＳＭ１－ＯＰ１、ＳＭ１－ＯＰ２、ＳＭ１－ＯＰ３ （第１、第２、第３）部分
ＳＲ－Ｆ ソルダーレジスト層
ＳＳ シーラントサプライヤー
ＳＴＬ ストレージライン
Ｔ１ スイッチングトランジスタ
Ｔ２ 駆動トランジスタ
ＴＲ トランジスタ

Claims (15)

  1. 絶縁層、第１方向に整列されて前記絶縁層から露出された第１パッド、及び前記第１方向と交差する第２方向に前記第１パッドから離隔して配置され、前記第１方向に整列されて前記絶縁層から露出された第２パッドを有するディスプレイパネルと、
    メイン回路基板と、
    前記第１パッド及び前記メイン回路基板に電気的に連結された第１連結回路基板と、
    前記ディスプレイパネルのエッジから前記第１パッドよりも遠くに離隔された前記第２パッド及び前記メイン回路基板に電気的に連結され、前記第１連結回路基板の上側に配置された第２連結回路基板と、
    前記第１連結回路基板と前記第２連結回路基板との間に配置され、前記第１連結回路基板と前記絶縁層との間の第１ギャップをシーリングする第１シーリング部材と、
    前記第２連結回路基板と前記絶縁層との間の第２ギャップをシーリングする第２シーリング部材と、
    前記第１連結回路基板に実装された第１駆動チップと、
    前記第２連結回路基板に実装された第２駆動チップと、を備え、
    前記第１連結回路基板は、前記第１パッドに接続される出力パッドが配置された第１部分、前記メイン回路基板に接続される入力パッドが配置された第２部分、前記第１部分と前記第２部分とを連結する第３部分を含み、
    前記第２連結回路基板は、前記第２パッドに接続される出力パッドが配置された第１部分、前記メイン回路基板に接続される入力パッドが配置された第２部分、前記第１部分と前記第２部分とを連結する第３部分を含み、
    前記第１連結回路基板の前記第１部分と前記第２連結回路基板の前記第１部分は、互いに重畳し、
    前記第１連結回路基板の前記第２部分と前記第２連結回路基板の前記第２部分は、重畳せず、平面で見たときに互いに離隔して配置され、
    前記第１駆動チップは、前記第１連結回路基板の前記第２部分に実装され、
    前記第２駆動チップは、前記第２連結回路基板の前記第２部分に実装され、
    前記第１連結回路基板の前記第２部分に実装された前記第１駆動チップと前記第２連結回路基板の前記第２部分に実装された前記第２駆動チップは平面で見たときに前記第１方向に離隔し、
    前記第１シーリング部材は、
    前記第１連結回路基板に接着される第１接着層と、
    前記第１接着層上に配置されたベース層と、
    前記ベース層上に配置され、前記第２連結回路基板に接着される第２接着層と、を含むことを特徴とするディスプレイ装置。
  2. 前記第２シーリング部材は、シリコーン樹脂を含むことを特徴とする請求項１に記載のディスプレイ装置。
  3. 前記ベース層は、シリコーン樹脂を含むことを特徴とする請求項１に記載のディスプレイ装置。
  4. 前記第１シーリング部材及び前記第２シーリング部材は、同一の物質を含むことを特徴とする請求項１に記載のディスプレイ装置。
  5. 前記第２シーリング部材は、前記第１シーリング部材よりも大きい厚さを有することを特徴とする請求項４に記載のディスプレイ装置。
  6. 前記第１シーリング部材は、前記第１連結回路基板のエッジのうちの前記ディスプレイパネルに重畳する領域をカバーすることを特徴とする請求項１に記載のディスプレイ装置。
  7. 前記第１連結回路基板の前記第１駆動チップに重畳する部分である前記第２部分の前記第１方向の幅は、前記第１連結回路基板の前記第１パッドに重畳する部分である前記第１部分の前記第１方向の幅よりも小さいことを特徴とする請求項１に記載のディスプレイ装置。
  8. 前記第１連結回路基板と前記絶縁層との間に配置されて、前記第１連結回路基板と前記絶縁層とを結合し、前記第１パッドよりも前記ディスプレイパネルのエッジに、より隣接した第３シーリング部材をさらに含むことを特徴とする請求項１に記載のディスプレイ装置。
  9. 互いに異なるパッド行をなす第１パッド行及び第２パッド行が配置された第１パッド領域、並びに互いに異なるパッド行を成す第３パッド行及び第４パッド行が配置された第２パッド領域を有するディスプレイ基板と、
    メイン回路基板と、
    前記第１パッド領域と前記メイン回路基板とを連結し、前記第１パッド行に電気的に接続された第１連結回路基板と、
    前記第１パッド領域と前記メイン回路基板とを連結し、前記第２パッド行に電気的に接続され、前記第１連結回路基板の上側に配置された第２連結回路基板と、
    前記第２パッド領域と前記メイン回路基板とを連結し、前記第３パッド行に電気的に接続された第３連結回路基板と、
    前記第２パッド領域と前記メイン回路基板とを連結し、前記第４パッド行に電気的に接続され、前記第３連結回路基板の上側に配置された第４連結回路基板と、
    前記第１連結回路基板と前記第２連結回路基板との間に配置され、前記第１連結回路基板と前記第１パッド領域との間のギャップをシーリングする第１外側シーリング部材と、
    前記第３連結回路基板と前記第４連結回路基板との間に配置され、前記第３連結回路基板と前記第２パッド領域との間のギャップをシーリングする第２外側シーリング部材と、
    前記第１連結回路基板に実装された第１駆動チップと、
    前記第２連結回路基板に実装された第２駆動チップと、を備え、
    前記第１連結回路基板は、前記第１パッド行に接続される出力パッドが配置された第１部分、前記メイン回路基板に接続される入力パッドが配置された第２部分、前記第１部分と前記第２部分とを連結する第３部分を含み、
    前記第２連結回路基板は、前記第２パッド行に接続される出力パッドが配置された第１部分、前記メイン回路基板に接続される入力パッドが配置された第２部分、前記第１部分と前記第２部分とを連結する第３部分を含み、
    前記第３連結回路基板は、前記第３パッド行に接続される出力パッドが配置された第１部分、前記メイン回路基板に接続される入力パッドが配置された第２部分、前記第１部分と前記第２部分とを連結する第３部分を含み、
    前記第４連結回路基板は、前記第４パッド行に接続される出力パッドが配置された第１部分、前記メイン回路基板に接続される入力パッドが配置された第２部分、前記第１部分と前記第２部分とを連結する第３部分を含み、
    前記第１連結回路基板の前記第１部分と前記第２連結回路基板の前記第１部分は、互いに重畳し、
    前記第１連結回路基板の前記第２部分と前記第２連結回路基板の前記第２部分は、重畳せず、平面で見たときに互いに離隔して配置され、
    前記第３連結回路基板の前記第１部分と前記第４連結回路基板の前記第１部分は、互いに重畳し、
    前記第３連結回路基板の前記第２部分と前記第４連結回路基板の前記第２部分は、重畳せず、平面で見たときに互いに離隔して配置され、
    前記第１駆動チップは、前記第１連結回路基板の前記第２部分に実装され、
    前記第２駆動チップは、前記第２連結回路基板の前記第２部分に実装され、
    前記第１連結回路基板の前記第２部分に実装された前記第１駆動チップと前記第２連結回路基板の前記第２部分に実装された前記第２駆動チップは平面で見たときに互いに離隔した位置に配置され、
    前記第１外側シーリング部材と前記第２外側シーリング部材とは、互いに連結されて外側シーリング部材を定義し、
    前記外側シーリング部材の前記第１外側シーリング部材と前記第２外側シーリング部材とを連結する連結部分は、前記第１外側シーリング部材よりも大きい厚さを有することを特徴とするディスプレイ装置。
  10. 前記第２連結回路基板と前記第１パッド領域との間のギャップをシーリングする第１内側シーリング部材と、
    前記第４連結回路基板と前記第２パッド領域との間のギャップをシーリングする第２内側シーリング部材と、をさらに含むことを特徴とする請求項９に記載のディスプレイ装置。
  11. 前記第１内側シーリング部材と前記第２内側シーリング部材とは、互いに連結されて内側シーリング部材を定義することを特徴とする請求項１０に記載のディスプレイ装置。
  12. 前記内側シーリング部材の前記第１内側シーリング部材と前記第２内側シーリング部材とを連結する連結部分は、前記第１内側シーリング部材と同一の厚さを有することを特徴とする請求項１１に記載のディスプレイ装置。
  13. 異方性導電フィルムをさらに含み、
    前記異方性導電フィルムは、前記第１パッド行と前記第１連結回路基板との間、前記第２パッド行と前記第２連結回路基板との間、前記第３パッド行と前記第３連結回路基板との間、及び前記第４パッド行と前記第４連結回路基板との間にそれぞれ配置されることを特徴とする請求項９に記載のディスプレイ装置。
  14. 異方性導電フィルムをさらに含み、
    前記異方性導電フィルムは、前記第１パッド行と前記第１連結回路基板との間に配置され、前記第３パッド行と前記第３連結回路基板との間に配置されることを特徴とする請求項９に記載のディスプレイ装置。
  15. 異なるパッド行に配置された第１パッド及び第２パッドが配置されたパッド領域を含むディスプレイパネルを提供する段階と、
    前記第２パッドよりも前記ディスプレイパネルのエッジに、より隣接した前記第１パッドと第１連結回路基板とを電気的に接続する段階と、
    前記第２パッドと第２連結回路基板とを電気的に接続する段階と、を有し、
    前記第２パッドと第２連結回路基板とを電気的に接続する段階は、
    前記第２パッドと前記第２パッドに対応する前記第２連結回路基板のパッドとの間に導電性接着部材を配置する段階と、
    前記第１連結回路基板と前記第２連結回路基板との間に予備シーリング部材を配置する段階と、
    ヒーティングブロック（ｈｅａｔｉｎｇ ｂｌｏｃｋ）により前記第２連結回路基板上で前記導電性接着部材と前記予備シーリング部材とを加圧する段階と、を含むことを特徴とするディスプレイ装置の製造方法。
JP2019164011A 2018-09-10 2019-09-09 ディスプレイ装置およびその製造方法 Active JP7458725B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180107917A KR102562291B1 (ko) 2018-09-10 2018-09-10 표시장치 및 그 제조방법
KR10-2018-0107917 2018-09-10

Publications (2)

Publication Number Publication Date
JP2020042271A JP2020042271A (ja) 2020-03-19
JP7458725B2 true JP7458725B2 (ja) 2024-04-01

Family

ID=67902346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019164011A Active JP7458725B2 (ja) 2018-09-10 2019-09-09 ディスプレイ装置およびその製造方法

Country Status (6)

Country Link
US (1) US11160176B2 (ja)
EP (1) EP3620851B1 (ja)
JP (1) JP7458725B2 (ja)
KR (1) KR102562291B1 (ja)
CN (1) CN110888275A (ja)
TW (1) TWI830776B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725265B (zh) * 2020-05-29 2022-05-31 武汉天马微电子有限公司 显示模组和显示装置
KR20220034295A (ko) 2020-09-10 2022-03-18 삼성디스플레이 주식회사 표시장치
CN112581860A (zh) * 2020-12-30 2021-03-30 广东湾区智能终端工业设计研究院有限公司 一种背光模组及其制备方法、显示装置
CN114509902B (zh) * 2022-01-27 2023-01-31 绵阳惠科光电科技有限公司 阵列基板及其制备方法、显示面板及显示装置
CN114220825B (zh) * 2022-02-22 2022-08-23 上海天马微电子有限公司 发光驱动基板、发光面板及显示装置
CN117374205A (zh) * 2022-06-30 2024-01-09 群创光电股份有限公司 电子装置及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008116956A (ja) 2006-10-31 2008-05-22 Samsung Sdi Co Ltd プラズマディスプレイ装置
JP2012194326A (ja) 2011-03-16 2012-10-11 Seiko Epson Corp 電気光学基板の製造方法、および製造装置
JP2014010377A (ja) 2012-07-02 2014-01-20 Seiko Epson Corp 電気光学モジュール、電気光学モジュールの製造方法、および電子機器
WO2016051681A1 (ja) 2014-09-30 2016-04-07 株式会社Ｊｏｌｅｄ 表示パネル、表示パネルの製造方法、およびフレキシブルプリント基板
WO2016132435A1 (ja) 2015-02-16 2016-08-25 堺ディスプレイプロダクト株式会社 回路装置及び表示装置
JP2016200728A (ja) 2015-04-10 2016-12-01 三菱電機株式会社 電気光学表示装置
US20180068992A1 (en) 2016-09-06 2018-03-08 Samsung Display Co., Ltd. Display device
JP2018128499A (ja) 2017-02-06 2018-08-16 セイコーエプソン株式会社 電気光学装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007086162A (ja) 2005-09-20 2007-04-05 Citizen Watch Co Ltd 液晶パネル
KR100918052B1 (ko) 2008-03-07 2009-09-22 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
KR101722402B1 (ko) 2009-01-09 2017-04-04 삼성디스플레이 주식회사 광원 유닛 및 그를 포함하는 표시 장치
JP5796309B2 (ja) * 2011-03-15 2015-10-21 セイコーエプソン株式会社 電気光学装置及び電子機器
KR102212323B1 (ko) 2014-02-10 2021-02-04 삼성디스플레이 주식회사 표시 장치
KR20150111456A (ko) * 2014-03-24 2015-10-06 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102636061B1 (ko) 2016-11-01 2024-02-14 삼성디스플레이 주식회사 표시 장치
KR102468327B1 (ko) 2018-01-22 2022-11-18 삼성디스플레이 주식회사 표시 장치
KR102536655B1 (ko) 2018-02-08 2023-05-26 삼성디스플레이 주식회사 표시 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008116956A (ja) 2006-10-31 2008-05-22 Samsung Sdi Co Ltd プラズマディスプレイ装置
JP2012194326A (ja) 2011-03-16 2012-10-11 Seiko Epson Corp 電気光学基板の製造方法、および製造装置
JP2014010377A (ja) 2012-07-02 2014-01-20 Seiko Epson Corp 電気光学モジュール、電気光学モジュールの製造方法、および電子機器
WO2016051681A1 (ja) 2014-09-30 2016-04-07 株式会社Ｊｏｌｅｄ 表示パネル、表示パネルの製造方法、およびフレキシブルプリント基板
WO2016132435A1 (ja) 2015-02-16 2016-08-25 堺ディスプレイプロダクト株式会社 回路装置及び表示装置
JP2016200728A (ja) 2015-04-10 2016-12-01 三菱電機株式会社 電気光学表示装置
US20180068992A1 (en) 2016-09-06 2018-03-08 Samsung Display Co., Ltd. Display device
JP2018128499A (ja) 2017-02-06 2018-08-16 セイコーエプソン株式会社 電気光学装置

Also Published As

Publication number Publication date
US11160176B2 (en) 2021-10-26
TW202036127A (zh) 2020-10-01
EP3620851A1 (en) 2020-03-11
TWI830776B (zh) 2024-02-01
US20200084899A1 (en) 2020-03-12
EP3620851B1 (en) 2021-08-04
JP2020042271A (ja) 2020-03-19
KR20200029683A (ko) 2020-03-19
KR102562291B1 (ko) 2023-08-02
CN110888275A (zh) 2020-03-17

Similar Documents

Publication Publication Date Title
JP7458725B2 (ja) ディスプレイ装置およびその製造方法
KR102636836B1 (ko) 표시 장치
CN110874982B (zh) 显示设备
US11393891B2 (en) Display device having reduced non-display area
US11694990B2 (en) Display device and method of manufacturing the same
KR102339969B1 (ko) 칩-온-필름 회로 및 그를 포함하는 플렉서블 표시장치
EP3852162A1 (en) Display device and method of fabricating the same
KR20200101551A (ko) 표시장치
KR20200115757A (ko) 회로기판 및 이의 제조방법
KR20210113501A (ko) 표시 장치 및 이의 제조 방법
KR102433358B1 (ko) 표시 장치
KR20200099223A (ko) 표시 장치 및 이의 제조 방법
KR20210000778A (ko) 표시 장치
US20200176518A1 (en) Display device including a blocking unit
KR20210028807A (ko) 입력 감지 패널 및 이를 포함하는 표시 장치
KR102675031B1 (ko) 표시장치
US20220013613A1 (en) Display device
US20220216177A1 (en) Display device and method for manufacturing thereof
KR20210010713A (ko) 표시 장치
KR20220061344A (ko) 표시 장치 및 그의 제조 방법
CN112736115A (zh) 制作电路板的方法和包含电路板的显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240319

R150 Certificate of patent or registration of utility model

Ref document number: 7458725

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150