JP7454530B2 - 金属部品 - Google Patents

金属部品 Download PDF

Info

Publication number
JP7454530B2
JP7454530B2 JP2021123496A JP2021123496A JP7454530B2 JP 7454530 B2 JP7454530 B2 JP 7454530B2 JP 2021123496 A JP2021123496 A JP 2021123496A JP 2021123496 A JP2021123496 A JP 2021123496A JP 7454530 B2 JP7454530 B2 JP 7454530B2
Authority
JP
Japan
Prior art keywords
plating layer
lead frame
shear strength
base material
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021123496A
Other languages
English (en)
Other versions
JP2023019035A (ja
Inventor
公彦 久保
綾太 古野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2021123496A priority Critical patent/JP7454530B2/ja
Priority to CN202210824388.1A priority patent/CN115692353A/zh
Priority to EP22185760.0A priority patent/EP4124678A1/en
Priority to US17/871,281 priority patent/US20230047332A1/en
Publication of JP2023019035A publication Critical patent/JP2023019035A/ja
Priority to JP2023202508A priority patent/JP7696979B2/ja
Application granted granted Critical
Publication of JP7454530B2 publication Critical patent/JP7454530B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/46—Electroplating: Baths therefor from solutions of silver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

開示の実施形態は、金属部品に関する。
従来、半導体装置の製造に用いられるリードフレーム等の金属部品において、金属基材の表面の一部または全面に貴金属めっき層を形成する技術が知られている。中でも、Ｃｕを主体とした金属基材の一部にＡｇめっき層を形成した金属部品は、高い放熱性と導電性から、信頼性が要求される半導体装置に広く採用されている（特許文献１参照）。
特開平０５－００３２７７号公報
半導体装置は、半導体素子や金属部品等を樹脂で封止しており、金属と樹脂との界面が存在している。金属と樹脂とでは熱膨張係数が大きく異なるため、実装時や駆動時の熱により、金属と樹脂との界面における応力が増加し、かかる封止樹脂とめっき層との間の接着強度が低下する場合がある。これにより、封止樹脂とめっき層との間に剥離が生じ、半導体装置の信頼性が低下してしまう恐れがあった。
実施形態の一態様は、上記に鑑みてなされたものであって、高温環境下での半導体装置の信頼性を向上させることができる金属部品を提供することを目的とする。
実施形態の一態様に係る金属部品は、半導体装置の製造に用いられる金属部品において、導電性を有する基材と、前記基材の表面の全面または一部に形成される貴金属めっき層と、を備える。また、前記貴金属めっき層は、表面に凹凸形状を有し、前記凹凸形状における凸部のアスペクト比が０．３以上である。
実施形態の一態様によれば、高温環境下での半導体装置の信頼性を向上させることができる。
図１は、実施形態に係るリードフレームの模式図および実施形態に係る半導体装置を示す断面図である。 図２は、実施形態に係るリードフレームの拡大断面図である。 図３は、シア強度試験の試験用サンプルについて説明するための図である。 図４は、比較例１、２および実施例１に係るリードフレームの室温環境下および高温環境下でのシア強度を示す図である。 図５は、比較例２および実施例２～６に係るリードフレームの高温環境下でのシア強度と、表面粗さＲａとの関係を示す図、および比較例２および実施例２～６に係るリードフレームの高温環境下でのシア強度と、表面積増加率との関係を示す図である。 図６は、比較例２および実施例２～６に係るリードフレームの高温環境下でのシア強度と、アスペクト比との関係を示す図である。 図７は、実施形態に係るリードフレームにおけるアスペクト比と高温環境下でのシア強度との相関関係を示す図である。 図８は、比較例３に係るリードフレームに形成されためっき層の熱処理前および熱処理後の表面形態および断面形態を示す図である。 図９は、実施例２に係るリードフレームに形成されためっき層の熱処理前および熱処理後の表面形態および断面形態を示す図である。 図１０は、実施例１に係るリードフレームの熱履歴によるシア強度の推移について示す図である。
以下、添付図面を参照して、本願の開示する半導体装置の製造に用いられる金属部品のうち、その一例としてリードフレームについて説明する。なお、以下に示す実施形態により本開示が限定されるものではない。
また、図面は模式的なものであり、各要素の寸法の関係、各要素の比率等は、現実と異なる場合があることに留意する必要がある。さらに、図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。
従来、半導体装置の製造に用いられるリードフレーム等の金属部品において、金属基材の表面の一部または全面にＡｇめっき層などの貴金属めっき層を形成する技術が知られている。Ａｇめっき層を金属基材の表面に形成することにより、金属基材と半導体素子およびボンディングワイヤとの間の接合強度を向上させることができることから、半導体装置の信頼性を向上させることができる。
中でも、Ｃｕを主体とした金属基材の表面の一部にＡｇめっき層を形成したリードフレームは、高い放熱性と導電性を有し、信頼性が要求される半導体装置に広く採用されている。
半導体装置は、半導体素子や金属部品等を樹脂で封止しており、金属と樹脂との界面が存在している。金属と樹脂とでは熱膨張係数が大きく異なるため、実装時や駆動時の熱により、金属と樹脂との界面で応力が増加する。
特に、実装時のはんだリフロー温度は樹脂のガラス転移温度よりも高く、かかる封止樹脂と金属部品との間の接着強度を極端に低下させてしまう。これにより、樹脂との接着強度が低い貴金属めっき層が応力に耐え切れず、封止樹脂との間に剥離が生じ、半導体装置の信頼性が低下してしまう恐れがあった。
そこで、上述の問題点を克服し、高温環境下での半導体装置の信頼性を向上させることができる技術の実現が期待されている。
＜リードフレームおよび半導体装置＞
最初に、図１を参照しながら、実施形態に係るリードフレーム１および半導体装置１００について説明する。図１の（ａ）は、実施形態に係るリードフレーム１の模式図であり、図１の（ｂ）は、実施形態に係る半導体装置１００を示す断面図である。
図１の（ａ）に示すリードフレーム１は、ＱＦＰ（Quad Flat Package）タイプの半導体装置１００の製造に用いられるリードフレームについて示している。なお、本開示の技術は、その他のタイプ、たとえばＳＯＰ（Small Outline Package）や半導体装置の裏面にリードが露出するＱＦＮ（Quad Flat Non-lead package）などの半導体装置の製造に用いられるリードフレームに適用してもよい。
実施形態に係るリードフレーム１は、たとえば平面視で帯形状を有し、長手方向に沿って複数の単位リードフレーム１０が並んで形成されている。かかる単位リードフレーム１０は、リードフレーム１を用いて製造される半導体装置１００の一つ一つに対応する部位である。なお、リードフレーム１の長手方向に沿ってだけでなく、幅方向にも沿って複数の単位リードフレーム１０が並んで形成されていてもよい。
図１の（ａ）に示すように、単位リードフレーム１０は、ダイパッド１１と、複数のリード１２と、ダムバー１３とを有する。なお、図１の（ａ）には図示していないが、リードフレーム１における長辺側の側面にパイロット孔が並んで設けられていてもよい。
ダイパッド１１は、たとえば、単位リードフレーム１０の中央部分に設けられる。かかるダイパッド１１のおもて面側には、図１の（ｂ）に示すように、半導体素子１０１が搭載可能である。
ダイパッド１１は、ダイパッド支持部１１ａによって単位リードフレーム１０の外縁部との間が連結され、単位リードフレーム１０に支持される。かかるダイパッド支持部１１ａは、たとえば、ダイパッド１１の四隅にそれぞれ設けられる。
複数のリード１２は、ダイパッド１１の周囲に並んで配置されており、それぞれの先端部１２ａが単位リードフレーム１０の外縁部からダイパッド１１に向かって伸びている。かかるリード１２は、図１の（ｂ）に示すように、半導体装置１００の接続端子として機能する。
リード１２は、先端部１２ａおよび基端部１２ｂを有する。図１の（ｂ）に示すように、半導体装置１００において、リード１２の先端部１２ａにはＣｕやＣｕ合金、Ａｕ、Ａｕ合金などで構成されるボンディングワイヤ１０２が接続される。そのため、リードフレーム１には、ボンディングワイヤ１０２との高い接合特性が求められる。ダムバー１３は、隣接するリード１２同士の間を接続する。
半導体装置１００は、リードフレーム１、半導体素子１０１およびボンディングワイヤ１０２に加えて、封止樹脂１０３を有する。封止樹脂１０３は、たとえば、エポキシ樹脂などで構成され、モールド工程などにより所定の形状に成型される。封止樹脂１０３は、半導体素子１０１やボンディングワイヤ１０２、ダイパッド１１の表面、リード１２の先端部１２ａなどを封止する。
また、リード１２の基端部１２ｂは、半導体装置１００の外部端子（アウターリード）として機能し、基板にはんだ接合される。また、ダイパッド１１の裏面が封止樹脂１０３から露出するタイプやヒートスラグを設けるタイプの半導体装置１００においては、それらの裏面が基板にはんだ接合される。そのため、リードフレーム１には、はんだに対する高い濡れ性が求められる。
なお、ダムバー１３は、封止樹脂１０３を成型するモールド工程において、使用している樹脂が基端部１２ｂ（アウターリード）側に漏れ出さないためのダムの機能を有し、半導体装置１００の製造工程において最終的に切断される。
ここで、実施形態に係るリードフレーム１では、ダイパッド１１およびリード１２の先端部１２ａにめっき層３が形成される。かかるめっき層３は、貴金属めっき層の一例であり、たとえば、Ａｇ（銀）を主成分として構成される。
これにより、リードフレーム１とボンディングワイヤ１０２との間の接合強度を向上させることができる。さらに、リードフレーム１とはんだとの間の接合強度を向上させることができることから、リードフレーム１と半導体素子１０１との間の接合強度を向上させることができる。
＜リードフレームの詳細＞
つづいて、実施形態に係るリードフレーム１の詳細について、図２を参照しながら説明する。図２は、実施形態に係るリードフレーム１の拡大断面図である。
図２に示すように、実施形態に係るリードフレーム１は、基材２と、めっき層３とを備える。基材２は、導電性を有する材料（たとえば、銅や銅合金、鉄ニッケル合金などの金属材料）で構成される。
めっき層３は、基材２の表面２ａに形成され、実施形態ではＡｇを主成分とするめっき層である。さらに、めっき層３は、図２に示すように、表面３ａに凹凸形状を有する。すなわち、めっき層３の表面３ａは、複数の凸部３ｂを有する。
なお、基材２とめっき層３との間に、金属拡散防止や耐熱性向上を目的として、Ｃｕ、Ｎｉ、Ｐｄ、Ａｕ、Ａｇ等を主成分とするめっき層を、下地めっき層として少なくとも一層形成してもよい。また、Ａｕ、Ｐｔ、Ｐｄ、Ａｇ等を主成分とするめっき層をめっき層３の表面に形成してもよい。
ここで、実施形態では、めっき層３の表面３ａに形成される凸部３ｂのアスペクト比（すなわち、凸部３ｂの幅に対する凸部３ｂの高さの割合）が０．３以上であるとよい。これにより、半導体装置１００が高温環境下にさらされる際（たとえば、リフロー工程でプリント基板等に実装される際）に生じる、封止樹脂１０３とめっき層３との間における接着強度の低下を最小限に抑えることができる。
したがって、実施形態によれば、高温環境下での半導体装置１００の信頼性を向上させることができる。
また、実施形態では、めっき層３の表面３ａに形成される凸部３ｂのアスペクト比が０．５以上であるとさらによい。これにより、半導体装置１００が高温環境下にさらされる際に生じる、封止樹脂１０３とめっき層３との間における接着強度の低下をさらに抑えることができる。
したがって、実施形態によれば、高温環境下での半導体装置１００の信頼性をさらに向上させることができる。
なお、実施形態において、めっき層３の表面３ａに形成される凸部３ｂのアスペクト比は、１．２以下であるとよい。これにより、表面３ａに凹凸形状を有するめっき層３を簡便に形成することができることから、リードフレーム１の製造コストを低減することができる。
また、実施形態では、基材２に形成されためっき層３を封止樹脂１０３で封止し、２６０（℃）に加熱した際のめっき層３と封止樹脂１０３との間のシア強度が、２（ＭＰａ）以上であるとよい。
このように、半導体装置１００が高温環境下にさらされる際の封止樹脂１０３とめっき層３との間の接着強度（すなわち、シア強度）を所定の値以上にすることにより、高温環境下での半導体装置１００の信頼性をさらに向上させることができる。
また、実施形態では、基材２に形成されためっき層３を封止樹脂１０３で封止し、２６０（℃）に加熱した際のめっき層３と封止樹脂１０３との間のシア強度が、加熱前のめっき層３と封止樹脂１０３との間のシア強度の１０（％）以上であるとよい。
このように、半導体装置１００が高温環境下にさらされる際に生じる、封止樹脂１０３とめっき層３との間の接着強度（すなわち、シア強度）の残存率を所定の比率以上にすることにより、高温環境下での半導体装置１００の信頼性をさらに向上させることができる。
また、実施形態では、めっき層３に対するステッチプル強度試験において、プル強度が５．０（ｇ）以上であるとよい。このように、めっき層３とボンディングワイヤ１０２との間の接合強度に関する試験であるステッチプル強度試験において、接合強度を所定の値以上にすることにより、半導体装置１００の信頼性をさらに向上させることができる。
以下、実施例および比較例を参照しながら本開示の内容をより詳細に説明するが、本開示は下記の実施例に限定されるものではない。
＜評価１＞
［実施例１］
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った後、電解めっき処理によって、基材の表面に、電解めっき処理でＡｇめっき層を形成した。
この電解めっき処理におけるめっき浴は、硝酸塩や有機酸塩などの電導塩をベースとした浴に、Ｋ（ＡｇＣＮ２）：１２０（ｇ／Ｌ）、粗化添加剤：８０（ｍｌ／Ｌ）を添加して建浴した。そして、電解めっき処理の処理条件を、浴温：６１（℃）、電流密度：７０（Ａ／ｄｍ２）とし、Ａｇめっき層を５μｍの厚みで形成した。
かかる条件で電解めっき処理を施すことにより、Ａｇめっき層の表面が凹凸形状であるＡｇめっき層が形成された。また、かかる凹凸形状における凸部のアスペクト比は、０．５５であった。これにより、実施例１のリードフレームを得た。
なお、本開示において、表面に形成される凸部のアスペクト比は、株式会社キーエンス製の形状解析レーザ顕微鏡ＶＫ－Ｘ２１０を用い、室温環境下で測定した。また、かかるアスペクト比の値は、Ｎ＝２０の平均値を用いた。
［実施例２～１４］
上述の実施例１と同様な方法を用いて、表面に凹凸形状が形成されたＡｇめっき層を有する実施例２～１４のリードフレームを得た。なお、実施例２～１４では、Ａｇめっき層に形成される凸部のアスペクト比がさまざまな値となるように、電解めっき処理の条件を適宜調整した。
［比較例１］
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った。これにより、比較例１のリードフレームを得た。すなわち、比較例１のリードフレームは、表面にＡｇめっき層が形成されず、銅の基材がそのまま露出するリードフレームである。
［比較例２］
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った後、電解めっき処理によって、基材の表面に、電解めっき処理でＡｇめっき層を形成した。
この電解めっき処理におけるめっき浴は、硝酸塩や有機酸塩などの電導塩をベースとした浴に、Ｋ（ＡｇＣＮ２）：１２０（ｇ／Ｌ）を添加して建浴した。そして、電解めっき処理の処理条件を、浴温：６５（℃）、電流密度：７０（Ａ／ｄｍ２）とし、Ａｇめっき層を５μｍの厚みで形成した。
かかる条件で電解めっき処理を施すことにより、Ａｇめっき層の表面が平滑なＡｇめっき層が形成された。すなわち、比較例２のＡｇめっき層では、凸部のアスペクト比がほぼゼロであった。これにより、比較例２のリードフレームを得た。
つづいて、上記にて得られた実施例１～１４および比較例１、２のリードフレームのシア強度を評価した。図３は、シア強度試験の試験用サンプルについて説明するための図である。まず、図３に示すように、実施例１～１４および比較例１、２のリードフレームの表面に、エポキシ樹脂（ＥＭＥ－Ｇ６３１Ｈ）からなる樹脂カップを成形した。
かかる樹脂カップの成形条件は、成形温度：１８０（℃）、成形時間：９０（秒）、キュア温度：１８０（℃）、キュア時間：４（時間）であった。
次に、ＳＥＭＩ標準規格Ｇ６９－０９９６により規定される手順に従って、カップシア試験を実施した。具体的には、各試験用サンプルの樹脂カップに図示しないゲージを押しつけて、図３の矢印方向に移動させ、せん断強さを測定した。かかる測定の際のゲージの高さ（シア高さ）は１００（μｍ）、ゲージの速度（シア速度）は１００（μｍ／ｓ）であった。
図４の（ａ）は、比較例１、２および実施例１に係るリードフレームの室温環境下でのシア強度を示す図である。図４の（ａ）に示すように、平滑なＡｇめっき層が形成された比較例２と、凸部が０．３以上のアスペクト比を有するＡｇめっき層が形成された実施例１との比較により、実施例１のリードフレームは、室温環境下において、シア強度が増加していることがわかる。
したがって、実施形態によれば、室温環境下での半導体装置の信頼性を向上させることができる。
なお、銀と比べて銅は封止樹脂に対して良好な密着性を示すことから、図４の（ａ）に示すように、室温環境下では、比較例１のリードフレームのシア強度は良好な値を示している。
図４の（ｂ）は、比較例１、２および実施例１に係るリードフレームの高温環境下でのシア強度を示す図である。かかる測定結果は、２６０（℃）の環境下で実施したシア強度試験の結果である。
図４の（ｂ）に示すように、高温環境下では、比較例１、２のリードフレームは、シア強度が大きく低下しているのに対し、実施例１のリードフレームでは、シア強度の低下が最小限に押さえ込まれている。
具体的には、比較例１のリードフレームは、室温環境下に対して高温環境下ではシア強度が約６（％）まで低下している。また、比較例２のリードフレームは、室温環境下に対して高温環境下ではシア強度が約５（％）まで低下している。一方で、実施例１のリードフレームは、室温環境下に対して高温環境下ではシア強度が約１５（％）の低下に留まっている。
このように、比較例１、２と実施例１との比較により、実施例１のリードフレームは、高温環境下において、封止樹脂とめっき層との間における接着強度の低下が最小限に抑えられている。したがって、実施形態によれば、高温環境下での半導体装置の信頼性を向上させることができる。
つづいて、実施例２～６および比較例２のリードフレームの表面粗さＲａおよび表面積増加率を評価した。かかるリードフレームの表面粗さＲａおよび表面積増加率は、株式会社キーエンス製の形状解析レーザ顕微鏡ＶＫ－Ｘ２１０を用い、室温環境下で測定した。
図５の（ａ）は、比較例２および実施例２～６に係るリードフレームの高温環境下（２６０℃）でのシア強度と、表面粗さＲａとの関係を示す図である。図５の（ａ）に示す実施例２～６の比較により、めっき層の表面粗さＲａが高いリードフレームであっても、高温環境下のシア強度は向上していないことがわかる。
すなわち、実施形態において、めっき層の表面粗さＲａと高温環境下のシア強度とは、相関性が低いことが明らかとなった。
図５の（ｂ）は、比較例２および実施例２～６に係るリードフレームの高温環境下（２６０℃）でのシア強度と、表面積増加率との関係を示す図である。図５の（ｂ）に示す実施例２～６の比較により、めっき層の表面積増加率が高いリードフレームであっても、高温環境下のシア強度は向上していないことがわかる。
すなわち、実施形態において、めっき層の表面積増加率と高温環境下のシア強度とは、相関性が低いことが明らかとなった。
図６は、比較例２および実施例２～６に係るリードフレームの高温環境下でのシア強度と、アスペクト比との関係を示す図である。図６に示す実施例２～６の比較により、めっき層に形成される凸部のアスペクト比が高いリードフレームでは、高温環境下のシア強度が向上していることがわかる。
すなわち、実施形態において、めっき層に形成される凸部のアスペクト比と高温環境下のシア強度とは、相関性が高いことが明らかとなった。
図７は、実施形態に係るリードフレームにおけるアスペクト比と高温環境下でのシア強度との相関関係を示す図である。図７に示す結果から、めっき層に形成される凸部のアスペクト比と高温環境下のシア強度とは、高い相関性を有することが明らかとなった。
ここまで説明したように、実施形態では、めっき層の表面粗さや表面積増加率ではなく、凸部のアスペクト比に着目してめっき層の表面形態を改質することとした。
そして、実施形態では、凸部のアスペクト比が０．３以上であるめっき層をリードフレームに形成することにより、高温環境下のシア強度を増加させることができることから、高温環境下での半導体装置の信頼性を向上させることができる。
＜評価２＞
［比較例３］
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った後、電解めっき処理によって、基材の表面に、電解めっき処理でＡｇめっき層を形成した。
この電解めっき処理におけるめっき浴は、硝酸塩や有機酸塩などの電導塩をベースとした浴に、Ｋ（ＡｇＣＮ２）：１２０（ｇ／Ｌ）を添加して建浴した。そして、電解めっき処理の処理条件を、浴温：６５（℃）、電流密度：９０（Ａ／ｄｍ２）とし、Ａｇめっき層を５μｍの厚みで形成した。
かかる条件で電解めっき処理を施すことにより、Ａｇめっき層の表面が粗化されている（無光沢である）Ａｇめっき層が形成された。また、比較例３のＡｇめっき層では、凸部のアスペクト比が０．３未満であった。これにより、比較例３のリードフレームを得た。
つづいて、上記にて得られた比較例３および実施例２のリードフレームに対して、市販の走査電子顕微鏡（ＳＥＭ）（株式会社日立ハイテクフィールディング製、日立超高分解能電界放出形走査電子顕微鏡Ｓ－４８００）を用いて、表面形態および表面近傍の断面形態を評価した。
なお、かかる表面形態および表面近傍の断面形態の評価は、熱処理前と、所定の熱処理（４００（℃）、１０分間）の後との両方で行った。
図８は、比較例３に係るリードフレームに形成されためっき層の熱処理前および熱処理後の表面形態および断面形態を示す図である。図８に示すように、比較例３のリードフレームにおいて、熱処理後のめっき層では再結晶化が進むため、表面の形態が大きく変化していることがわかる。
すなわち、比較例３のリードフレームを用いた半導体装置では、かかる表面形態の大きな変化に起因して、高温環境下においてめっき層と封止樹脂との剥離が生じる恐れがあるため、高温環境下での信頼性が悪化する恐れがある。
図９は、実施例２に係るリードフレームに形成されためっき層の熱処理前および熱処理後の表面形態および断面形態を示す図である。図９に示すように、実施例２のリードフレームでは、熱処理後でも表面の形態はほとんど変化していないことがわかる。
また、図９に示す実施例２のリードフレームでは、熱処理前のアスペクト比が０．５４であったのに対し、熱処理後のアスペクト比が０．５３であった。すなわち、変形例２のリードフレームでは、熱処理後でもアスペクト比はほとんど変化していないことがわかる。
このように、実施例２のリードフレームは、熱履歴が加わった後でも表面形態が大きく変化せず、さらに凸部の高いアスペクト比が維持されていることから、封止樹脂とめっき層との間における接着強度の低下を最小限に抑えることができる。
＜評価３＞
次に、測定温度が変化した場合のシア強度の推移（すなわち、リードフレームに加わる熱履歴が変化した場合のシア強度の推移）について評価した。具体的には、図３に示した樹脂カップが表面に形成された実施例１のリードフレームに対して、１６０（℃）～４００（℃）の間の所定の温度で１０分間保持した後のシア強度をそれぞれ測定した。結果を図１０に示す。
図１０は、実施例１に係るリードフレームの熱履歴によるシア強度の推移について示す図である。図１０に示すように、実施例１に係るリードフレームでは、１６０（℃）～４００（℃）の範囲で熱履歴が加わった場合にも、熱環境下のシア強度が維持されていることがわかる。
したがって、実施形態によれば、１６０（℃）～４００（℃）の範囲で熱履歴が加わった場合にも、封止樹脂とめっき層との間における接着強度の低下を最小限に抑えることができる。
＜評価４＞
次に、実施例１および比較例２のリードフレームを用いて半導体装置を組み立てた際の組立評価と、実施例１および比較例２のリードフレームを用いて組み立てられた半導体装置の信頼性評価とを実施した。結果を表１に示す。
Figure 0007454530000001
表１に示すように、比較例２のリードフレームを用いた場合の組み立て評価と、実施例１のリードフレームを用いた場合の組み立て評価とは、いずれもすべての項目で良好な結果であった。
さらに、凹凸形状を有する表面に対しては低い値になりやすいステッチプル強度試験のプル強度に関しては、平滑な表面を有する比較例２のリードフレームよりも、凹凸形状を有する実施例１のリードフレームの方が良好な結果（Ｍｉｎ．５．５（ｇ））であった。これにより、実施形態では、半導体装置をさらに安定的に組み立てることができる。
なお、本開示におけるステッチプル強度試験は、以下のように評価した。まず、めっき層の表面にステッチ状にボンディングワイヤを接合した。次に、このステッチ状のボンディングワイヤにフックを引っ掛けて１７０μｍ／ｓの速度で引張試験を行い、かかる引張試験における引張強度をステッチプル強度試験の結果とした。
また、表１に示すように、比較例２のリードフレームを用いた半導体装置の信頼性評価は良好な結果でなかったのに対し、実施例１のリードフレームを用いた半導体装置の信頼性評価は良好な結果であった。
すなわち、実施形態では、表面に形成される凸部のアスペクト比が０．３以上であるめっき層を用いることにより、半導体装置に高い信頼性を付与することができる。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。例えば、上記の実施形態では、Ａｇを主成分とするめっき層について示したが、本開示はかかる例に限られず、Ａｇ以外の貴金属元素を主成分とするめっき層において、表面に形成される凸部のアスペクト比を０．３以上にしてもよい。
以上のように、実施形態に係る金属部品（リードフレーム１）は、半導体装置の製造に用いられる金属部品において、基材２と、貴金属めっき層（めっき層３）と、を備える。基材２は、導電性を有する。貴金属めっき層（めっき層３）は、基材２の表面の全面または一部に形成される。また、貴金属めっき層（めっき層３）は、表面３ａに凹凸形状を有し、凹凸形状における凸部３ｂのアスペクト比が０．３以上である。これにより、高温環境下での半導体装置１００の信頼性を向上させることができる。
また、実施形態に係る金属部品（リードフレーム１）において、貴金属めっき層（めっき層３）は、Ａｇを主成分として含有する。これにより、リードフレーム１とボンディングワイヤ１０２との間の接合強度を向上させることができるとともに、リードフレーム１と半導体素子１０１との間の接合強度を向上させることができる。
また、実施形態に係る金属部品（リードフレーム１）において、凸部３ｂのアスペクト比が０．５以上である。これにより、高温環境下での半導体装置１００の信頼性をさらに向上させることができる。
さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。
１ リードフレーム（金属部品の一例）
２ 基材
２ａ 表面
３ めっき層（貴金属めっき層の一例）
３ａ 表面
３ｂ 凸部
１００ 半導体装置
１０１ 半導体素子
１０２ ボンディングワイヤ
１０３ 封止樹脂

Claims (4)

  1. 半導体装置の製造に用いられる金属部品において、
    導電性を有する基材と、
    前記基材の表面の全面または一部に形成される貴金属めっき層と、
    を備え、
    前記貴金属めっき層は、表面に凹凸形状を有し、前記凹凸形状における凸部のアスペクト比が０．３以上であり、
    前記貴金属めっき層を封止樹脂で封止し、２６０（℃）に加熱した際の前記貴金属めっき層と前記封止樹脂との間のシア強度が、１．７（ＭＰａ）以上である
    金属部品。
  2. 半導体装置の製造に用いられる金属部品において、
    導電性を有する基材と、
    前記基材の表面の全面または一部に形成される貴金属めっき層と、
    を備え、
    前記貴金属めっき層は、表面に凹凸形状を有し、前記凹凸形状における凸部のアスペクト比が０．３以上であり、
    前記貴金属めっき層を封止樹脂で封止し、２６０（℃）に加熱した際の前記貴金属めっき層と前記封止樹脂との間のシア強度が、加熱前の前記貴金属めっき層と前記封止樹脂との間のシア強度の１０（％）以上である
    金属部品。
  3. 前記貴金属めっき層は、Ａｇを主成分として含有する
    請求項１または２に記載の金属部品。
  4. 前記凸部のアスペクト比が０．５以上である
    請求項１～３のいずれか一つに記載の金属部品。
JP2021123496A 2021-07-28 2021-07-28 金属部品 Active JP7454530B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021123496A JP7454530B2 (ja) 2021-07-28 2021-07-28 金属部品
CN202210824388.1A CN115692353A (zh) 2021-07-28 2022-07-14 金属部件
EP22185760.0A EP4124678A1 (en) 2021-07-28 2022-07-19 Metal component
US17/871,281 US20230047332A1 (en) 2021-07-28 2022-07-22 Metal component
JP2023202508A JP7696979B2 (ja) 2021-07-28 2023-11-30 金属部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021123496A JP7454530B2 (ja) 2021-07-28 2021-07-28 金属部品

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023202508A Division JP7696979B2 (ja) 2021-07-28 2023-11-30 金属部品

Publications (2)

Publication Number Publication Date
JP2023019035A JP2023019035A (ja) 2023-02-09
JP7454530B2 true JP7454530B2 (ja) 2024-03-22

Family

ID=82656483

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021123496A Active JP7454530B2 (ja) 2021-07-28 2021-07-28 金属部品
JP2023202508A Active JP7696979B2 (ja) 2021-07-28 2023-11-30 金属部品

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023202508A Active JP7696979B2 (ja) 2021-07-28 2023-11-30 金属部品

Country Status (4)

Country Link
US (1) US20230047332A1 (ja)
EP (1) EP4124678A1 (ja)
JP (2) JP7454530B2 (ja)
CN (1) CN115692353A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024101669A (ja) * 2023-01-18 2024-07-30 株式会社三井ハイテック 金属部品

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155746A (ja) 2019-03-22 2020-09-24 大口マテリアル株式会社 リードフレーム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053277A (ja) 1991-06-25 1993-01-08 Hitachi Ltd 半導体装置
JPH0786484A (ja) * 1993-09-14 1995-03-31 Matsushita Electron Corp 樹脂封止型半導体装置
US6720642B1 (en) * 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
JP4887533B2 (ja) * 2006-09-29 2012-02-29 Ｄｏｗａメタルテック株式会社 銀めっき金属部材およびその製造法
US20160204003A1 (en) * 2015-01-08 2016-07-14 Yiu Fai KWAN Method of forming asper-silver on a lead frame
JP6650723B2 (ja) * 2015-10-16 2020-02-19 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
JP6733941B1 (ja) * 2019-03-22 2020-08-05 大口マテリアル株式会社 半導体素子搭載用基板
US11629426B1 (en) * 2022-06-29 2023-04-18 Rohm And Haas Electronic Materials Llc Silver electroplating compositions and methods for electroplating rough matt silver

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155746A (ja) 2019-03-22 2020-09-24 大口マテリアル株式会社 リードフレーム

Also Published As

Publication number Publication date
US20230047332A1 (en) 2023-02-16
CN115692353A (zh) 2023-02-03
EP4124678A1 (en) 2023-02-01
JP2023019035A (ja) 2023-02-09
JP2024024647A (ja) 2024-02-22
JP7696979B2 (ja) 2025-06-23

Similar Documents

Publication Publication Date Title
US7190057B2 (en) Packaging component and semiconductor package
US6713852B2 (en) Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
JP5863174B2 (ja) 半導体装置の製造方法
US6583500B1 (en) Thin tin preplated semiconductor leadframes
US20080087996A1 (en) Semiconductor device and manufacturing method of the same
US6995042B2 (en) Method for fabricating preplated nickel/palladium and tin leadframes
JP2009517869A (ja) 半導体デバイスの耐湿信頼性を改良しはんだ付け性を高めたリードフレーム
JP2020155748A (ja) リードフレーム
JP7696979B2 (ja) 金属部品
US6545344B2 (en) Semiconductor leadframes plated with lead-free solder and minimum palladium
JP5264939B2 (ja) パッケージ部品及び半導体パッケージ
JP2989406B2 (ja) 半導体装置用プリプレーテッドフレーム及びその製造方法
US20240243045A1 (en) Metal component
JP6744020B1 (ja) リードフレーム
JP4628263B2 (ja) パッケージ部品及びその製造方法ならびに半導体パッケージ
JP6827150B1 (ja) リードフレーム材およびその製造方法ならびにリードフレームおよび電気電子部品
US20220285252A1 (en) Metal component
JPH10284666A (ja) 電子部品機器
KR100708299B1 (ko) 전자장치 제조용 다층금속 기판
KR100691338B1 (ko) 반도체장치 제조용 리드프레임
TW541362B (en) Lead-free electroplating process
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法
JPS63244630A (ja) 半導体装置の製造方法
JP2002026084A (ja) 半導体装置用テープキャリア及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230320

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230606

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231130

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20231208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240311

R150 Certificate of patent or registration of utility model

Ref document number: 7454530

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150