CN115692353A - 金属部件 - Google Patents

金属部件 Download PDF

Info

Publication number
CN115692353A
CN115692353A CN202210824388.1A CN202210824388A CN115692353A CN 115692353 A CN115692353 A CN 115692353A CN 202210824388 A CN202210824388 A CN 202210824388A CN 115692353 A CN115692353 A CN 115692353A
Authority
CN
China
Prior art keywords
plating layer
lead frame
semiconductor device
temperature environment
shear strength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210824388.1A
Other languages
English (en)
Inventor
久保公彦
古野绫太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Publication of CN115692353A publication Critical patent/CN115692353A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/46—Electroplating: Baths therefor from solutions of silver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明提供一种金属部件，其用于半导体装置的制造，并且具备：基材，具有导电性；以及贵金属镀层，形成于所述基材的表面的整面或者一部分，所述贵金属镀层在表面具有凹凸形状，所述凹凸形状的凸部具有0.3以上的高宽比。

Description

金属部件
相关申请的交叉参考
本申请要求2021年07月28日向日本特许厅提交的日本专利申请第2021-123496号的优先权，因此将所述日本专利申请的全部内容以引用的方式并入本文。
技术领域
本发明涉及金属部件。
背景技术
以往，已知在用于半导体装置的制造的引线框架等金属部件形成贵金属镀层的技术。该镀层形成在所述金属部件的金属基材表面的一部分或者整面。尤其是，具有形成在以Cu为主体的金属基材的一部分的Ag镀层的金属部件由于具有高放热性以及导电性，所以在要求可靠性的半导体装置中被广泛采用(参照日本专利公开公报特开平05-003277号)。
半导体装置具有用树脂密封的半导体元件以及金属部件等。因此，在金属与树脂之间存在界面。金属与树脂具有很大不同的热膨胀系数。因此，由于在安装时或驱动时产生的热量，在金属与树脂的界面处应力增大。而且，存在涉及的密封树脂与镀层之间的粘合强度降低的情况。由此，存在密封树脂与镀层之间发生剥离的问题。在这样的情况下，导致半导体装置的可靠性降低。
发明内容
本实施方式的一个方式是鉴于上述问题而做出的。即，本发明的目的在于提供一种能够提高高温环境下的半导体装置的可靠性的金属部件。
本发明的实施方式的金属部件用于金属部件半导体装置的制造，并且具备：基材，具有导电性；以及贵金属镀层，形成于所述基材的表面的整面或者一部分，所述贵金属镀层在表面具有凹凸形状，所述凹凸形状的凸部具有0.3以上的高宽比(aspect ratio)。
本实施方式的一个方式的金属部件用于半导体装置的制造。该金属部件具备导电性基材；以及贵金属镀层，形成于所述基材的表面的整面或者一部分。另外，所述贵金属镀层在表面具有凹凸形状。而且，所述凹凸形状的凸部具有0.3以上的高宽比。
按照本实施方式的一个方式，能够提高高温环境下的半导体装置的可靠性。
附图说明
图1A是在本实施方式中使用的引线框架的示意图。
图1B是在本实施方式中使用的半导体装置的断面图。
图2是在本实施方式中使用的引线框架的放大断面图。
图3是对在剪切强度试验中使用的试验用样品进行说明的图。
图4A表示在比较例1、2以及实施例1中使用的引线框架的室温环境下的剪切强度。
图4B表示在比较例1、2以及实施例1中使用的引线框架的高温环境下的剪切强度。
图5A表示在比较例2以及实施例2～6中使用的引线框架的高温环境下的剪切强度与表面粗糙度Ra的关系。
图5B表示在比较例2以及实施例2～6中使用的引线框架的高温环境下的剪切强度与表面积增加率的关系。
图6表示在比较例2以及实施例2～6中使用的引线框架的高温环境下的剪切强度与高宽比的关系。
图7表示在本实施方式中使用的引线框架的高宽比与高温环境下的剪切强度的相关关系。
图8表示形成于在比较例3中使用的引线框架的镀层的热处理前以及热处理后的表面形态以及断面形态。
图9表示形成于在实施例2中使用的引线框架的镀层的热处理前以及热处理后的表面形态以及断面形态。
图10表示在实施例1中使用的引线框架的热历史引起的剪切强度的推移。
具体实施方式
在下面的详细说明中，出于说明的目的，为了提供对所公开的实施方式的彻底的理解，提出了许多具体的细节。然而，显然可以在没有这些具体细节的前提下实施一个或更多的实施方式。在其它的情况下，为了简化制图，示意性地示出了公知的结构和装置。
以下，边参照附图边作为用于半导体装置的制造的本实施方式的金属部件的一个例子对引线框架进行说明。另外，本实施方式不受以下所示的实施方式限定。
另外，图是示意性的图。应该注意的是存在各要素的尺寸间的关系以及比率等与现实的要素的尺寸不同的情况。此外，在图的彼此之间也存在有在相同的部分之间彼此的尺寸的关系或比率不同的情况。
以往，已知在用于半导体装置的制造的引线框架等金属部件中在金属基材的表面的一部分或者整面形成Ag镀层等贵金属镀层的技术。通过形成在金属基材的表面的Ag镀层，能够提高金属基材与半导体元件之间的接合强度以及金属基材与键合线(bondingwire)之间的接合强度。由此，能够提高半导体装置的可靠性。
尤其是，具有形成在以Cu为主体的金属基材的表面的一部分的Ag镀层的引线框架具有高放热性以及导电性。因此，这样的引线框架在要求可靠性的半导体装置中被广泛采用。
半导体装置具有用树脂密封的半导体元件以及金属部件等。因此，在金属与树脂之间存在有界面。金属与树脂具有很大不同的热膨胀系数。因此，由于在安装时或驱动时产生的热量，在金属与树脂的界面，应力增大。
尤其是，安装时的回流焊接温度比树脂的玻璃化转变温度高。涉及的回流焊接温度导致密封树脂与金属部件之间的粘合强度极端地降低。由此，具有较低的与树脂的粘合强度的贵金属镀层忍受不住应力，存在与密封树脂之间产生剥离的问题。在这样的情况下，导致半导体装置的可靠性降低。
于是，为了克服上述的问题点，期待实现能够提高高温环境下的半导体装置的可靠性的技术。
＜引线框架以及半导体装置＞
首先，边参照图1A、图1B边对在本实施方式中使用的引线框架1以及半导体装置100进行说明。图1A是实施方式的引线框架1的示意图。图1B是在本实施方式中使用的半导体装置100的断面图。
图1A所示的引线框架1是用于QFP(方形扁平封装)类型的半导体装置100的制造的引线框架。另外，本实施方式也可以应用于在其它类型的例如SOP(小外形封装)半导体装置或具有在其背面露出的引线的QFN(方形扁平无引线封装)半导体装置的制造中使用的引线框架。
在实施方式中使用的引线框架1在俯视时例如具有带形状。在引线框架1中，沿着长边方向排列形成有多个单位引线框架10。涉及的单位引线框架10是与使用引线框架1制造的半导体装置100的每一个对应的部位。另外，不仅可以沿着引线框架1的长边方向，而且也可以沿着宽度方向排列形成多个单位引线框架10。
如图1A所示，单位引线框架10包括芯片焊盘(die pad)11、多个引线12以及坝条(dam bar)13。另外，在图1A中虽然未进行图示，但是在引线框架1的长边侧的侧面也可以排列设置定位孔(pilot hole)。
芯片焊盘11例如设置在单位引线框架10的中央部分。如图1B所示，在涉及的芯片焊盘11的表面侧能够搭载半导体元件101。
芯片焊盘11通过芯片焊盘支承部11a与单位引线框架10的外缘部连接。通过这样做，芯片焊盘11被单位引线框架10支承。涉及的芯片焊盘支承部11a例如分别设置在芯片焊盘11的四角。
多个引线12排列配置在芯片焊盘11的周围。各自的尖端部12a从单位引线框架10的外缘部向芯片焊盘11延伸。如图1B所示，涉及的引线12作为半导体装置100的连接端子起作用。
引线12包括尖端部12a以及基端部12b。如图1B所示，在半导体装置100中，由Cu、Cu合金、Au或Au合金等构成的键合线102与引线12的尖端部12a连接。因此，对引线框架1要求与键合线102的高接合特性。坝条13将相邻的引线12彼此连接。
半导体装置100除了包括引线框架1、半导体元件101以及键合线102，还包括密封树脂103。密封树脂103例如由环氧树脂等构成。密封树脂103通过成型工序等成型为规定的形状。密封树脂103密封半导体元件101、键合线102、芯片焊盘11的表面、以及引线12的尖端部12a等。
另外，引线12的基端部12b作为半导体装置100的外部端子(外部引线)起作用。半导体装置100在基端部12b焊接于基板。另外，具有从密封树脂103露出的芯片焊盘11的背面的类型、或具有设置在所述背面的散热板(heat slug)的类型的半导体装置100在它们的背面焊接于基板。因此，对引线框架1要求针对焊料的高润湿性。
另外，坝条13具有在对密封树脂103进行成型的成型工序中用于抑制所使用的树脂向基端部12b(外部引线)侧泄漏的堤坝的功能。坝条13在半导体装置100的制造工序中最终被切断。
在此，对于在本实施方式中使用的引线框架1，在芯片焊盘11以及引线12的尖端部12a形成有镀层3。涉及的镀层3是贵金属镀层的一个例子。镀层3例如将Ag(银)作为主成分构成。
由此，能够提高引线框架1与键合线102之间的接合强度。此外，能够提高引线框架1与焊料之间的接合强度。由此，能够提高引线框架1与半导体元件101之间的接合强度。
＜引线框架的详情＞
接着，边参照图2边对在本实施方式中使用的引线框架1的详情进行说明。图2是在实施方式中使用的引线框架1的放大断面图。
如图2所示，实施方式的引线框架1具备基材2以及镀层3。基材2由导电性的材料(例如铜、铜合金或铁镍合金等金属材料)构成。
镀层3形成在基材2的表面2a。在本实施方式中，镀层3含有Ag作为主成分。此外，如图2所示，镀层3在表面3a具有凹凸形状。即，镀层3的表面3a具有多个凸部3b。
另外，以防止金属扩散或提高耐热性作为目的，也可以在基材2与镀层3之间至少形成一层含有Cu、Ni、Pd、Au或Ag等作为主成分的镀层作为基底镀层。另外，也可以在镀层3的表面形成含有Au、Pt、Pd或Ag等作为主成分的镀层。
在此，在本实施方式中，形成在镀层3的表面3a的凸部3b具有0.3以上的高宽比(即，凸部3b的高度与凸部3b的宽度的比例)。由此，能够将半导体装置100暴露于高温环境下时(例如在回流焊接工序中安装到基板等上时)产生的密封树脂103与镀层3之间的粘合强度的降低抑制为最小限度。
因此，按照本实施方式，能够提高高温环境下的半导体装置100的可靠性。
另外，在本实施方式中，优选的是，形成在镀层3的表面3a的凸部3b具有0.5以上的高宽比。由此，能够进一步抑制半导体装置100暴露于高温环境下时产生的密封树脂103与镀层3之间的粘合强度的降低。
因此，按照本实施方式，能够进一步提高高温环境下的半导体装置100的可靠性。
另外，在本实施方式中，优选的是，形成在镀层3的表面3a的凸部3b具有1.2以下的高宽比。由此，能够简便地形成在表面3a具有凹凸形状的镀层3，由此，能够降低引线框架1的制造成本。
另外，在本实施方式中，形成在基材2上的镀层3由于被密封树脂103密封，所以被加热到260(℃)时镀层3与密封树脂103之间的剪切强度优选的是2(MPa)以上。
这样，半导体装置100暴露于高温环境下时的密封树脂103与镀层3之间的粘合强度(即剪切强度)被设定为规定的值以上。由此，能够进一步提高高温环境下的半导体装置100的可靠性。
另外，在本实施方式中，形成在基材2上的镀层3由于被密封树脂103密封，所以被加热到260(℃)时镀层3与密封树脂103之间的剪切强度优选的是加热前的镀层3与密封树脂103之间的剪切强度的10％以上。
这样，将半导体装置100暴露于高温环境下时的密封树脂103与镀层3之间的粘合强度(即剪切强度)的残存率设定为规定的比率以上。由此，能够进一步提高高温环境下的半导体装置100的可靠性。
另外，在本实施方式中，在使用镀层3的针脚牵拉强度试验(stitch pullstrength test)中，牵拉强度优选的是5.0(g)以上。针脚牵拉强度试验是将镀层3与键合线102之间的接合强度作为牵拉强度来测量的试验。按照本实施方式，将通过针脚牵拉强度试验测量的接合强度设定为规定的值以上。由此，能够进一步提高半导体装置100的可靠性。
[实施例]
以下，边参照实施例以及比较例边对本实施方式更详细地进行说明。但是，本实施方式不限于下述的实施例。
＜评价1＞
[实施例1]
首先，准备了含有铜作为主成分的引线框架的基材。接着，进行了基材的脱脂以及酸清洗。其后，通过电镀处理，在所述基材的表面形成了Ag镀层。
通过向主要含有硝酸盐或有机酸盐等导电盐的镀液中添加K(AgCN2)：120(g/L)以及粗化添加剂：80(ml/L)，建立了用于该电镀处理的镀浴(plating bath)。而且，在镀液温度：61(℃)以及电流密度：70(A/dm2)的电镀处理条件下形成了5μm厚度的Ag镀层。
通过涉及的条件下的电镀处理，形成了在表面具有凹凸形状的Ag镀层。另外，涉及的凹凸形状的凸部的高宽比为0.55。由此，得到了实施例1的引线框架。
另外，在本发明中，使用株式会社基恩士制的形状分析激光显微镜VK-X210，在室温环境下测量了形成在表面的凸部的高宽比。另外，将N＝20的平均值定义为涉及的高宽比的值。
[实施例2～14]
利用与上述的实施例1相同的方法，得到了包括具有形成在表面的凹凸形状的Ag镀层的实施例2～14的引线框架。另外，在实施例2～14中，适当地调整了电镀处理的条件，以使形成于Ag镀层的凸部的高宽比的值为各种各样的。
[比较例1]
首先，准备了含有铜作为主成分的引线框架的基材。接着，进行了基材的脱脂以及酸清洗。由此，得到了比较例1的引线框架。即，在比较例1中，在引线框架的表面未形成有Ag镀层。该引线框架的铜的基材原样露出。
[比较例2]
首先，准备了含有铜作为主成分的引线框架的基材。接着，进行了基材的脱脂以及酸清洗。其后，通过电镀处理，在基材的表面形成了Ag镀层。
通过向主要含有硝酸盐或有机酸盐等导电盐的镀液中添加K(AgCN2)：120(g/L)，建立了在该电镀处理中使用的镀浴。而且，在镀液温度：65(℃)以及电流密度：70(A/dm2)的电镀处理条件下，形成了5μm厚度的Ag镀层。
通过涉及的条件下的电镀处理，形成了具有平滑的表面的Ag镀层。即，在比较例2中，Ag镀层的凸部的高宽比基本为零。由此，得到了比较例2的引线框架。
接着，对通过上述方式得到的实施例1～14以及比较例1、2的引线框架的剪切强度进行了评价。图3对在剪切强度试验中使用的试验用样品进行了说明。首先，如图3所示，在实施例1～14以及比较例1、2的引线框架的表面形成了由环氧树脂(EME-G631H)构成的树脂杯。
涉及的树脂杯在成型温度：180(℃)、成型时间：90(秒)、固化温度：180(℃)以及固化时间：4(小时)的条件下成型。
接着，按照由SEMI标准规范G69-0996规定的步骤，实施了杯剪切试验。具体地说，用未图示的测量仪推压各试验用样品的树脂杯。通过这样做，使所述树脂杯向图3的箭头方向移动。由此，测量了剪切强度。涉及的测量时的测量仪的高度(剪切高度)为100(μm)。测量仪的速度(剪切速度)为100(μm/s)。
图4A表示在比较例1、比较例2以及实施例1中使用的引线框架的室温环境下的剪切强度。如图4A所示，通过对使用了平滑的Ag镀层的比较例2与使用了包括具有0.3以上的高宽比的凸部的Ag镀层的实施例1进行比较，断定了实施例1的引线框架的剪切强度在室温环境下增大了。
因此，按照本实施方式，能够提高室温环境下的半导体装置的可靠性。
另外，与银相比，铜显示对密封树脂具有更良好的粘附性。由此，如图4A所示，在室温环境下，比较例1的引线框架显示了良好的剪切强度的值。
图4B表示比较例1、比较例2以及实施例1的引线框架的高温环境下的剪切强度。通过在260(℃)的环境下实施的剪切强度试验得到了涉及的测量结果。
如图4B所示，在高温环境下，比较例1以及比较例2的引线框架的剪切强度大幅降低。与此相对，实施例1的引线框架的剪切强度的降低被控制为最小限度。
具体地说，高温环境下的比较例1的引线框架的剪切强度降低到室温环境下的剪切强度的约6％。另外，高温环境下的比较例2的引线框架的剪切强度降低到室温环境下的剪切强度的约5％。另一方面，高温环境下的实施例1的引线框架的剪切强度止于降低到室温环境下的剪切强度的约15％。
这样，按照比较例1、2与实施例1的比较，实施例1的引线框架在高温环境下能够将密封树脂与镀层之间的粘合强度的降低抑制为最小限度。因此，按照本实施方式，能够提高高温环境下的半导体装置的可靠性。
接着，对实施例2～6以及比较例2的引线框架的表面粗糙度Ra以及表面积增加率进行了评价。使用株式会社基恩士制的形状分析激光显微镜VK-X210在室温环境下测量了涉及的引线框架的表面粗糙度Ra以及表面积增加率。
图5A表示在比较例2以及实施例2～6中使用的引线框架的高温环境下(260℃)的剪切强度与表面粗糙度Ra的关系。通过图5A所示的实施例2～6的比较，断定了具有高的镀层表面粗糙度Ra的引线框架的数个的高温环境下的剪切强度未提高。
即，在本实施方式中，判明了镀层的表面粗糙度Ra与高温环境下的剪切强度具有低相关性。
图5B表示在比较例2以及实施例2～6中使用的引线框架的高温环境下(260℃)的剪切强度与表面积增加率的关系。通过图5B所示的实施例2～6的比较，断定了具有高的镀层表面积增加率的引线框架的数个的高温环境下的剪切强度未提高。
即，在本实施方式中，判明了镀层的表面积增加率与高温环境下的剪切强度具有低相关性。
图6表示在比较例2以及实施例2～6中使用的引线框架的高温环境下的剪切强度与高宽比的关系。通过图6所示的实施例2～6的比较，断定了具有高的形成在镀层的凸部的高宽比的引线框架的高温环境下的剪切强度提高了。
即，在本实施方式中，判明了形成于镀层的凸部的高宽比与高温环境下的剪切强度具有高相关性。
图7表示在本实施方式中使用的引线框架的高宽比与高温环境下的剪切强度的相关关系。根据图7所示的结果判明了形成于镀层的凸部的高宽比与高温环境下的剪切强度具有高相关性。
如到此为止说明过的，在本实施方式中，不是着眼于镀层的表面粗糙度或表面积增加率，而是着眼于凸部的高宽比，对镀层的表面形态进行改进。
而且，在本实施方式中，包括具有0.3以上的高宽比的凸部的镀层形成于引线框架。由此，能够增大高温环境下的剪切强度。由此，能够提高高温环境下的半导体装置的可靠性。
＜评价2＞
[比较例3]
首先，准备了含有铜作为主成分的引线框架的基材。接着，进行了基材的脱脂以及酸清洗。其后，通过电镀处理，在所述基材的表面形成了Ag镀层。
通过向主要含有硝酸盐或有机酸盐等导电盐的镀液中添加K(AgCN2)：120(g/L)，建立了在该电镀处理中使用的镀浴。而且，在镀液温度：65(℃)、电流密度：90(A/dm2)的电镀处理条件下，形成了5μm厚度的Ag镀层。
通过在涉及的条件下的电镀处理，形成了具有粗化(无光泽)的表面的Ag镀层。另外，在比较例3的Ag镀层中，凸部的高宽比小于0.3。由此，得到了比较例3的引线框架。
接着，对通过上述方式得到的比较例3以及实施例2的引线框架的表面形态以及表面附近的断面形态进行了评价。在所述评价中，使用了市售的扫描电子显微镜(SEM)(Hitachi High-Tech Fielding Corporation制，日立超高分辨率场发射型扫描电子显微镜S-4800)。
另外，在热处理前以及规定的热处理(400(℃)、10分钟)后进行了涉及的表面形态以及表面附近的断面形态的评价。
图8表示形成于比较例3的引线框架的镀层的热处理前以及热处理后的表面形态以及断面形态。如图8所示，断定了在比较例3的引线框架中，热处理后的镀层由于再结晶化的发展，所以表面形态发生了很大变化。
即，使用了比较例3的引线框架的半导体装置，因涉及的表面形态的很大变化，在高温环境下，存在发生镀层与密封树脂的剥离的问题。因此，存在高温环境下的可靠性变差的问题。
图9表示形成于实施例2的引线框架的镀层的热处理前以及热处理后的表面形态以及断面形态。如图9所示，断定了实施例2的引线框架即使在热处理后表面的形态也几乎未发生变化。
另外，图9所示的实施例2的引线框架的热处理前的高宽比为0.54。与此相对，热处理后的高宽比为0.53。即，断定了实施例2的引线框架即使在热处理后高宽比也几乎未发生变化。
这样，实施例2的引线框架即使在施加了热历史后，表面形态也没有较大的变化。此外，维持了凸部的高的高宽比。由此，能够将密封树脂与镀层之间的粘合强度的降低抑制为最小限度。
＜评价3＞
接着，对测量温度变化了的情况下的剪切强度的推移(即，对引线框架施加的热历史变化了的情况下的剪切强度的推移)进行了评价。具体地说，图3所示的具有形成于表面的树脂杯的实施例1的引线框架在处于160(℃)～400(℃)的范围内的规定的温度下保持了10分钟，其后，测量了所述引线框架的剪切强度。结果在图10中示出。
图10表示实施例1的引线框架的热历史引起的剪切强度的推移。如图10所示，断定了实施例1的引线框架即使在160(℃)～400(℃)的范围施加了热历史的情况下也维持了热环境下的剪切强度。
因此，按照本实施方式，即使在160(℃)～400(℃)的范围施加了热历史的情况下，也能够将密封树脂与镀层之间的粘合强度的降低抑制为最小限度。
＜评价4＞
接着，对使用了实施例1以及比较例2的引线框架的半导体装置的装配进行了评价。另外，也对使用实施例1以及比较例2的引线框架装配后的半导体装置的可靠性进行了评价。结果在表1中示出。
[表1]
Figure BDA0003745844740000131
如表1所示，在使用了比较例2的引线框架的情况下的装配评价以及使用了实施例1的引线框架的情况下的装配评价中均在所有的项目中得到了良好的结果。
通常，在使用了具备具有凹凸形状的表面的引线框架的针脚牵拉强度试验中，容易得到更低的牵拉强度的值。关于该针脚牵拉强度试验的牵拉强度，与具有平滑的表面的比较例2的引线框架相比，具有凹凸形状的实施例1的引线框架一方得到了更良好的结果(Min.5.5(g))。由此，按照本实施方式，能够更稳定地装配半导体装置。
另外，在本发明的针脚牵拉强度试验中，如以下所示地对该牵拉强度进行了评价。首先，将键合线以针脚状地接合于镀层的表面。接着，用钩子勾住该针脚状的键合线。通过这样做，以170μm/s的速度执行了牵拉试验。将在涉及的牵拉试验中得到的牵拉强度作为针脚牵拉强度试验的结果进行了评价。
另外，如表1所示，在使用了比较例2的引线框架的半导体装置的可靠性评价中，没有得到良好的结果。与此相对，在使用了实施例1的引线框架的半导体装置的可靠性评价中，得到了良好的结果。
即，在本实施方式中使用的镀层的表面形成有具有0.3以上的高宽比的凸部。由此，能够赋予半导体装置高可靠性。
以上，对本实施方式进行了说明。但是，本实施方式不限于上述的实施方式。只要不脱离本发明的主旨，可以对上述的实施方式进行各种各样的变形。例如，上述的实施方式例示了含有Ag作为主成分的镀层。但是，本实施方式不限于涉及的例子。也可以是形成于含有Ag以外的贵金属元素作为主成分的镀层的表面的凸部具有0.3以上的高宽比。
如以上所示地，本实施方式的金属部件(引线框架1)用于半导体装置的制造。该金属部件具备基材2以及贵金属镀层(镀层3)。所述基材2具有导电性。所述贵金属镀层(镀层3)形成于所述基材2的表面的整面或者一部分。另外，所述贵金属镀层(镀层3)在表面3a具有凹凸形状。而且，凹凸形状的凸部3b具有0.3以上的高宽比。由此，能够提高高温环境下的半导体装置100的可靠性。
另外，在本实施方式的金属部件(引线框架1)中，所述贵金属镀层(镀层3)含有Ag作为主成分。由此，能够提高引线框架1与键合线102之间的接合强度。与此同时，能够提高引线框架1与半导体元件101之间的接合强度。
另外，本实施方式的金属部件(引线框架1)的所述凸部3b具有0.5以上的高宽比。由此，能够进一步提高高温环境下的半导体装置100的可靠性。
本实施方式的其它方式不被如上记载或记述的特定的详细的或代表性的实施方式排除。本领域技术人员能够从本发明容易导出本实施方式的进一步的效果及其变形例。因此，在不脱离由附加的权利要求的范围及其等同内容定义的总括的本实施方式的概念的精神或者范围的情况下，可以对上述的实施方式进行各种各样的变形。
出于示例和说明的目的已经给出了所述详细的说明。根据上面的教导，许多变形和改变都是可能的。所述的详细说明并非没有遗漏或者旨在限制在这里说明的主题。尽管已经通过文字以特有的结构特征和/或方法过程对所述主题进行了说明，但应当理解的是，权利要求书中所限定的主题不是必须限于所述的具体特征或者具体过程。更确切地说，将所述的具体特征和具体过程作为实施权利要求书的示例进行了说明。

Claims (4)

1.一种金属部件，其特征在于，
所述金属部件用于半导体装置的制造，并且具备：基材，具有导电性；以及贵金属镀层，形成于所述基材的表面的整面或者一部分，
所述贵金属镀层在表面具有凹凸形状，
所述凹凸形状的凸部具有0.3以上的高宽比。
2.根据权利要求1所述的金属部件，其特征在于，
所述贵金属镀层含有Ag作为主成分。
3.根据权利要求1所述的金属部件，其特征在于，
所述凸部具有0.5以上的高宽比。
4.根据权利要求2所述的金属部件，其特征在于，
所述凸部具有0.5以上的高宽比。
CN202210824388.1A 2021-07-28 2022-07-14 金属部件 Pending CN115692353A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-123496 2021-07-28
JP2021123496A JP7454530B2 (ja) 2021-07-28 2021-07-28 金属部品

Publications (1)

Publication Number Publication Date
CN115692353A true CN115692353A (zh) 2023-02-03

Family

ID=82656483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210824388.1A Pending CN115692353A (zh) 2021-07-28 2022-07-14 金属部件

Country Status (4)

Country Link
US (1) US20230047332A1 (zh)
EP (1) EP4124678A1 (zh)
JP (2) JP7454530B2 (zh)
CN (1) CN115692353A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053277A (ja) 1991-06-25 1993-01-08 Hitachi Ltd 半導体装置
JPH0786484A (ja) * 1993-09-14 1995-03-31 Matsushita Electron Corp 樹脂封止型半導体装置
JP6733941B1 (ja) * 2019-03-22 2020-08-05 大口マテリアル株式会社 半導体素子搭載用基板
JP6744020B1 (ja) 2019-03-22 2020-08-19 大口マテリアル株式会社 リードフレーム

Also Published As

Publication number Publication date
JP7454530B2 (ja) 2024-03-22
US20230047332A1 (en) 2023-02-16
EP4124678A1 (en) 2023-02-01
JP2023019035A (ja) 2023-02-09
JP2024024647A (ja) 2024-02-22

Similar Documents

Publication Publication Date Title
US6713852B2 (en) Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
US6583500B1 (en) Thin tin preplated semiconductor leadframes
US6828660B2 (en) Semiconductor device with double nickel-plated leadframe
JP5893826B2 (ja) リードフレーム及びその製造方法
US20070269932A1 (en) Semiconductor Device Having Post-Mold Nickel/Palladium/Gold Plated Leads
US20040232534A1 (en) Packaging component and semiconductor package
KR101026586B1 (ko) 반도체 장치의 개선된 습기 신뢰성 및 개선된 납땜가능성을 위한 리드프레임을 포함하는 반도체 장치 및 그제조 방법
JP5863174B2 (ja) 半導体装置の製造方法
TWI322493B (en) Leadframe strip, semiconductor device, and the method of fabricating a leadframe
JP2006222406A (ja) 半導体装置
JP2009526381A (ja) 半導体ｑｆｎ／ｓｏｎデバイス用のアルミニウム・リードフレーム
US20030011048A1 (en) Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered
US6376901B1 (en) Palladium-spot leadframes for solder plated semiconductor devices and method of fabrication
US20130115737A1 (en) Method of manufacturing a semiconductor device with outer leads having a lead-free plating
US6995042B2 (en) Method for fabricating preplated nickel/palladium and tin leadframes
US6545344B2 (en) Semiconductor leadframes plated with lead-free solder and minimum palladium
US20020047186A1 (en) Semiconductor leadframes comprising silver plating
US20030107112A1 (en) Aluminum leadframes for semiconductor devices and method of fabrication
CN115692353A (zh) 金属部件
US20040183166A1 (en) Preplated leadframe without precious metal
KR20100050640A (ko) 반도체 패키지 제조용 리드프레임 및 이의 도금 방법
US11728179B2 (en) Surface mount semiconductor device and method of manufacture
WO2013081306A1 (en) Lead frame and semiconductor package including the same
JP2020155746A (ja) リードフレーム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination