JP7420756B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7420756B2
JP7420756B2 JP2021020634A JP2021020634A JP7420756B2 JP 7420756 B2 JP7420756 B2 JP 7420756B2 JP 2021020634 A JP2021020634 A JP 2021020634A JP 2021020634 A JP2021020634 A JP 2021020634A JP 7420756 B2 JP7420756 B2 JP 7420756B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
gallium
alignment mark
gallium nitride
magnesium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021020634A
Other languages
English (en)
Other versions
JP2022123363A (ja
Inventor
哲也 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2021020634A priority Critical patent/JP7420756B2/ja
Priority to US17/591,202 priority patent/US11791156B2/en
Priority to CN202210121575.3A priority patent/CN114927501A/zh
Publication of JP2022123363A publication Critical patent/JP2022123363A/ja
Application granted granted Critical
Publication of JP7420756B2 publication Critical patent/JP7420756B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H01L21/26553—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

本明細書が開示する技術は、半導体装置の製造方法に関する。
半導体装置の素子構造を形成するときの位置合わせのために、半導体層の非素子領域の表層部の一部にアライメントマーク用のトレンチを形成する技術が知られている。特許文献１は、そのようなトレンチ型のアライメントマークの一例を開示する。
特開２０２０－２１７７３号公報
トレンチ型のアライメントマークは、半導体装置の素子構造を形成するための各種工程を通して凹部形状が維持されなければならない。例えば、半導体装置の素子構造を形成するための工程には、エピタキシャル成長技術を利用して半導体層の表面上にエピタキシャル層を成膜する成膜工程が含まれる。トレンチ型のアライメントマークは、このような成膜工程が実施された場合でも、アライメントマークの凹部形状が維持されなければならない。
ところが、本発明者らの検討によると、半導体層の材料がガリウム系化合物半導体の場合、エピタキシャル層を成膜するときの温度の影響による凹部形状の変形、トレンチの側面の結晶面に応じたエピタキシャル層の成膜速度の相違による凹部形状の変形等により、トレンチ型のアライメントマークの凹部形状の維持が困難であることが分かってきた。
本明細書は、ガリウム系化合物半導体層を備えた半導体装置の製造方法において、トレンチ型のアライメントマークに代えて、新規なアライメントマークを形成する技術を提供する。
本明細書が開示する半導体装置の製造方法は、ガリウム系化合物半導体層（１０）の非素子領域（１０Ａ）にアライメントマーク（３０）を形成するアライメントマーク形成工程と、前記アライメントマーク形成工程の後に、前記ガリウム系化合物半導体層の素子領域（１０Ｂ）に素子構造を形成する素子構造形成工程と、を備えることができる。前記アライメントマーク形成工程は、前記ガリウム系化合物半導体層の前記非素子領域の表層部の一部に金属をイオン注入するイオン注入工程（Ｓ１）と、前記ガリウム系化合物半導体層をアニール処理するアニール処理工程（Ｓ２）と、を有することができる。この製造方法によると、前記イオン注入工程でイオン注入された金属が、前記アニール処理工程で凝集して着色する。上記製造方法では、この着色した金属凝集をアライメントマークに利用することができる。
本実施形態の半導体装置の製造フローの概略を示す。 本実施形態のアライメントマークを形成する一工程中の要部断面図を模式的に示す。 本実施形態のアライメントマークを形成する一工程中の要部断面図を模式的に示す。 本実施形態のアライメントマークを形成する一工程中の要部断面図を模式的に示す。 本実施形態のアライメントマークを形成する一工程中の要部断面図を模式的に示す。 本実施形態の素子構造を形成する一工程中の要部断面図を模式的に示す。
図１に示されるように、半導体装置の製造フローは、アライメントマーク形成工程と素子構造形成工程を備えている。アライメントマーク形成工程は素子構造形成工程に先立って実施される。素子構造形成工程は、例えばＭＯＳＦＥＴと称される種類の素子構造を形成するための各種工程を含む。ここでいう素子構造は、例えばｎ型ドリフト領域、ｎ型ＪＦＥＴ領域、ｐ型ボディ領域及びｎ型ソース領域等の各種半導体領域で構成された構造をいう。
以下、アライメントマーク形成工程について詳細する。まず、アライメントマーク形成工程では、図２に示されるように、窒化ガリウム系半導体層１０を準備する。窒化ガリウム系半導体層１０は、特に限定されるものではないが、この例では窒化ガリウム（ＧａＮ）の単結晶である。窒化ガリウム系半導体層１０に代えて、酸化ガリウム（Ｇａ２Ｏ３）系半導体層が準備されてもよい。窒化ガリウム系半導体層１０は、非素子領域１０Ａと素子領域１０Ｂに区画されている。非素子領域１０Ａは、素子構造が形成されない領域であり、特に限定されるものではないが、この例ではダイシングラインに対応した領域である。素子領域１０Ｂは、素子構造が形成される領域である。
次に、図３に示されるように、フォトリソグラフィー技術を利用して、窒化ガリウム系半導体層１０の表面上にレジストマスク２０を成膜する。レジストマスク２０には、窒化ガリウム系半導体層１０の非素子領域１０Ａに対応した範囲に複数の開口２２が形成されている。複数の開口２２は、アライメントマークを形成する位置に対応して形成されている。
次に、図４に示されるように、イオン注入技術を利用して、レジストマスク２０の開口２２から露出する窒化ガリウム系半導体層１０の表層部に金属をイオン注入する（図１のイオン注入工程Ｓ１）。イオン注入される金属は、特に限定されるものではないが、この例ではマグネシウムである。このイオン注入工程では、注入されるマグネシウムの濃度がピークとなる位置が、窒化ガリウム系半導体層１０の内部に位置するように実施される。具体的には、イオン注入されるマグネシウムのプロファイルは、窒化ガリウム系半導体層１０の内部におけるピーク濃度が１×１０１９ｃｍ－３以上であり、窒化ガリウム系半導体層１０の表面における濃度が１×１０１７ｃｍ－３以下である。イオン注入工程を実施した後に、レジストマスク２０は除去される。
イオン注入角度は、特に限定されるものではないが、この例では０°である。イオン注入角度が０°であると、窒化ガリウム系半導体層１０の結晶軸に対してイオン注入角度が平行となり、窒化ガリウム系半導体層１０の表層部に欠陥が形成されるのを抑制することができる。なお、欠陥形成の抑制及び金属のノッキング抑制のために、窒化ガリウム系半導体層１０の表面上にＳｉＯ２又はＳｉＮのスルー膜を成膜し、そのスルー膜越しにイオン注入を実施してもよい。
次に、図５に示されるように、アニール技術を利用して、窒化ガリウム系半導体層１０を加熱する（図１のアニール処理工程Ｓ２）。このアニール処理工程では、特に限定されるものではないが、窒化ガリウム系半導体層１０の温度が１０００℃以上となるように、窒化ガリウム系半導体層１０が加熱される。このような高温のアニール処理工程を実施すると、イオン注入されたマグネシウムが凝集して着色し、アライメントマーク３０が形成される。特に、マグネシウムの濃度が１×１０１９ｃｍ－３以上となるようにマグネシウムが注入された窒化ガリウム系半導体層１０の内部では、マグネシウムが良好に凝集することができる。一方、マグネシウムの濃度が１×１０１７ｃｍ－３以下となるようにマグネシウムが注入された窒化ガリウム系半導体層１０の表面では、マグネシウムの凝集が抑えられる。これにより、窒化ガリウム系半導体層１０の表面に欠陥が形成されるのを抑えることができる。
アライメントマーク３０は、カメラを用いた画像解析でその位置が認識される。窒化ガリウム系半導体層１０は可視光を透過する材料であることから、アライメントマーク３０が窒化ガリウム系半導体層１０の内部に形成されていても、窒化ガリウム系半導体層１０の表面からアライメントマーク３０を認識することが可能である。
図１に示されるように、アライメントマーク形成工程の後に、窒化ガリウム系半導体層１０の素子領域に素子構造を形成する素子構造形成工程が実施される。素子構造形成工程では、マグネシウムが凝集した金属凝集をアライメントマーク３０に利用して実施される。素子構造形成工程では、様々な種類の工程が実施され、例えば窒化ガリウム系半導体層１０の表面上にエピタキシャル層を成膜する成膜工程（Ｓ１１）、イオン注入したドーパントを活性化させるためのアニール処理工程（Ｓ１２）が実施される。
図６に、素子構造形成工程の成膜工程（Ｓ１１）を実施した後の窒化ガリウム系半導体層１０の要部断面図を模式的に示す。窒化ガリウム系半導体層１０の表面上に成膜されたエピタキシャル層１２は、窒化ガリウムであり、透明である。このため、エピタキシャル層１２が成膜されても、エピタキシャル層１２の表面からアライメントマーク３０を認識することが可能である。なお、このような成膜工程は、例えばｐ型ボディ領域にトレンチを形成した後に、そのトレンチ内にｎ型ＪＦＥＴ領域を形成するために実施される。
背景技術で説明したように、トレンチ型のアライメントマークの場合、このようなエピタキシャル層１２が成膜されるときに、トレンチ型のアライメントマークの凹部形状が変形し、画像解析で正確に認識することが困難な事態が生じ得る。一方、金属凝集のアライメントマーク３０は、そのような認識劣化が生じない。
また、上記したように、窒化ガリウム系半導体層１０の表面では、イオン注入されたマグネシウムの濃度が１×１０１７ｃｍ－３以下に調整されていることから、アライメントマーク３０の上方の窒化ガリウム系半導体層１０の欠陥密度は低い。このため、アライメントマーク３０の上方に成膜されるエピタキシャル層１２の結晶性も良好であり、アライメントマーク３０の認識劣化が抑制されている。
上記したように、素子構造形成工程では、ドーパントを活性化させるためのアニール処理工程（Ｓ１２）も実施される。このアニール処理工程の加熱温度は、アライメントマーク形成工程のアニール処理工程の加熱温度よりも高い。このアニール処理工程では、特に限定されるものではないが、窒化ガリウム系半導体層１０の温度が１３００℃以上となるように、窒化ガリウム系半導体層１０が加熱される。このような高温のアニール処理が実施されても、マグネシウムの金属凝集は維持され、アライメントマーク３０が消失することはない。さらに、１３００℃以上のアニール処理が実施されると、マグネシウムの金属凝集にループ欠陥が形成される。このようなループ欠陥は、アライメントマーク３０の認識性の向上に寄与することができる。
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。
本明細書が開示する半導体装置の製造方法は、ガリウム系化合物半導体層の非素子領域にアライメントマークを形成するアライメントマーク形成工程と、アライメントマーク形成工程の後に、ガリウム系化合物半導体層の素子領域に素子構造を形成する素子構造形成工程と、を備えることができる。ガリウム系化合物半導体層は、少なくともガリウムを含む化合物半導体で構成されており、例えば窒化ガリウム系半導体層、酸化ガリウム系半導体層であってもよい。窒化ガリウム系半導体層は、例えば窒化ガリウム（ＧａＮ）であってもよい。酸化ガリウム系半導体層は、α又はβ型の酸化ガリウム（Ｇａ２Ｏ３）であってもよい。アライメントマーク形成工程は、ガリウム系化合物半導体層の非素子領域の表層部の一部に金属をイオン注入するイオン注入工程と、ガリウム系化合物半導体層をアニール処理するアニール処理工程と、を有することができる。
上記製造方法では、ガリウム系化合物半導体層が窒化ガリウム系半導体層であり、金属がマグネシウムであってもよい。
イオン注入工程でイオン注入される金属がマグネシウムの場合、前記イオン注入工程では、マグネシウムのピーク濃度が１×１０１９ｃｍ－３以上となるように、窒化ガリウム系半導体層にマグネシウムがイオン注入されてもよい。マグネシウムがこのような高濃度にイオン注入されると、マグネシウムの凝集を良好に生じさせ、着色した金属凝集のアライメントマークを形成することができる。
イオン注入工程では、マグネシウムの濃度がピークとなる位置が窒化ガリウム系半導体層の内部に位置するように、窒化ガリウム系半導体層にマグネシウムがイオン注入されてもよい。濃度のピーク位置を窒化ガリウム系半導体層の内部に位置させることにより、イオン注入工程において、窒化ガリウム系半導体層の表面に欠陥が形成されるのを抑えることができる。さらに、イオン注入工程では、注入されるマグネシウムの窒化ガリウム系半導体層の表面における濃度が１×１０１７ｃｍ－３以下となるように、窒化ガリウム系半導体層にマグネシウムがイオン注入されてもよい。イオン注入工程において、窒化ガリウム系半導体層の表面に欠陥が形成されるのを抑えることができる。
アニール処理工程では、窒化ガリウム系半導体層が１０００℃以上となるように、窒化ガリウム系半導体層が加熱されてもよい。マグネシウムの凝集を良好に生じさせ、着色した金属凝集のアライメントマークを形成することができる。
上記製造方法では、素子構造形成工程が、エピタキシャル成長技術を利用してガリウム系化合物半導体層の表面上にエピタキシャル層を成膜する成膜工程を有していてもよい。このような成膜工程が実施されても、上記のアライメントマーク形成工程で形成された金属凝集のアライメントマークでは、その認識性の劣化が抑えられる。
上記製造方法では、素子構造形成工程が、ガリウム系化合物半導体層をアニール処理するアニール処理工程を有していてもよい。素子構造形成工程のアニール処理工程は、アライメントマーク形成工程のアニール処理工程よりもガリウム系化合物半導体層が高温となるようにガリウム系化合物半導体層を加熱してもよい。素子構造形成工程において、このような高温のアニール処理工程が実施されても、アライメントマークの認識性の劣化が抑えられる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：窒化ガリウム系半導体層１０Ａ：非素子領域、 １０Ｂ：素子領域、 １２：エピタキシャル層、 ２０：レジストマスク、 ３０：アライメントマーク

Claims (8)

  1. ガリウム系化合物半導体層（１０）の非素子領域（１０Ａ）にアライメントマーク（３０）を形成するアライメントマーク形成工程と、
    前記アライメントマーク形成工程の後に、前記ガリウム系化合物半導体層の素子領域（１０Ｂ）に素子構造を形成する素子構造形成工程と、を備えており、
    前記アライメントマーク形成工程は、
    前記ガリウム系化合物半導体層の前記非素子領域の表層部の一部に金属をイオン注入するイオン注入工程（Ｓ１）と、
    前記ガリウム系化合物半導体層をアニール処理するアニール処理工程（Ｓ２）と、を有する、半導体装置の製造方法。
  2. 前記ガリウム系化合物半導体層が窒化ガリウム系半導体層であり、
    前記金属がマグネシウムである、請求項１に記載の半導体装置の製造方法。
  3. 前記イオン注入工程では、前記マグネシウムのピーク濃度が１×１０１９ｃｍ－３以上となるように、前記窒化ガリウム系半導体層に前記マグネシウムがイオン注入される、請求項２に記載の半導体装置の製造方法。
  4. 前記イオン注入工程では、前記マグネシウムの濃度がピークとなる位置が、前記窒化ガリウム系半導体層の内部に位置するように、前記窒化ガリウム系半導体層に前記マグネシウムがイオン注入される、請求項２又は３に記載の半導体装置の製造方法。
  5. 前記イオン注入工程では、前記マグネシウムの前記窒化ガリウム系半導体層の表面における濃度が１×１０１７ｃｍ－３以下となるように、前記窒化ガリウム系半導体層に前記マグネシウムがイオン注入される、請求項４に記載の半導体装置の製造方法。
  6. 前記アニール処理工程では、前記窒化ガリウム系半導体層が１０００℃以上となるように、前記窒化ガリウム系半導体層が加熱される、請求項２～５のいずれか一項に記載の半導体装置の製造方法。
  7. 前記素子構造形成工程は、
    エピタキシャル成長技術を利用して前記ガリウム系化合物半導体層の表面上にエピタキシャル層（１２）を成膜する成膜工程（Ｓ１１）を有する、請求項１～６のいずれか一項に記載の半導体装置の製造方法。
  8. 前記素子構造形成工程は、
    前記ガリウム系化合物半導体層をアニール処理するアニール処理工程（Ｓ１２）を有しており、
    前記素子構造形成工程の前記アニール処理工程は、前記アライメントマーク形成工程の前記アニール処理工程よりも前記ガリウム系化合物半導体層が高温となるように前記ガリウム系化合物半導体層を加熱する、請求項１～７のいずれか一項に記載の半導体装置の製造方法。
JP2021020634A 2021-02-12 2021-02-12 半導体装置の製造方法 Active JP7420756B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021020634A JP7420756B2 (ja) 2021-02-12 2021-02-12 半導体装置の製造方法
US17/591,202 US11791156B2 (en) 2021-02-12 2022-02-02 Method for manufacturing semiconductor device having gallium-based compound semiconductor layer
CN202210121575.3A CN114927501A (zh) 2021-02-12 2022-02-09 制造具有镓基化合物半导体层的半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021020634A JP7420756B2 (ja) 2021-02-12 2021-02-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2022123363A JP2022123363A (ja) 2022-08-24
JP7420756B2 true JP7420756B2 (ja) 2024-01-23

Family

ID=82800526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021020634A Active JP7420756B2 (ja) 2021-02-12 2021-02-12 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US11791156B2 (ja)
JP (1) JP7420756B2 (ja)
CN (1) CN114927501A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023453A (ja) 2009-07-14 2011-02-03 Panasonic Corp 半導体装置の製造方法
JP2018181892A (ja) 2017-04-03 2018-11-15 富士電機株式会社 窒化ガリウム半導体装置および窒化ガリウム半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446700B2 (en) * 2013-05-22 2019-10-15 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
JP6977509B2 (ja) 2017-11-29 2021-12-08 株式会社デンソー 半導体基板の製造方法
JP7110796B2 (ja) 2018-07-30 2022-08-02 株式会社デンソー 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023453A (ja) 2009-07-14 2011-02-03 Panasonic Corp 半導体装置の製造方法
JP2018181892A (ja) 2017-04-03 2018-11-15 富士電機株式会社 窒化ガリウム半導体装置および窒化ガリウム半導体装置の製造方法

Also Published As

Publication number Publication date
US20220262634A1 (en) 2022-08-18
JP2022123363A (ja) 2022-08-24
US11791156B2 (en) 2023-10-17
CN114927501A (zh) 2022-08-19

Similar Documents

Publication Publication Date Title
JP6706767B2 (ja) 半導体装置
US7029969B2 (en) Method of manufacture of a silicon carbide MOSFET including a masking with a tapered shape and implanting ions at an angle
CN107017300B (zh) 金属氧化物半导体场效应晶体管
US10242869B2 (en) Method of manufacturing switching element having gallium nitride substrate
US10720506B1 (en) Method of manufacturing gate structure for gallium nitride high electron mobility transistor
WO2015015937A1 (ja) 炭化珪素半導体装置の製造方法
US20130137254A1 (en) Method for manufacturing semiconductor device
JP5170859B2 (ja) 基板及びその製造方法
CN105552125A (zh) 半导体结构及其制造方法
US10020368B2 (en) Silicon carbide semiconductor element and manufacturing method thereof
JP5920255B2 (ja) 半導体装置の製造方法およびそれに用いられるドライエッチング装置
JP7420756B2 (ja) 半導体装置の製造方法
JP2016115831A (ja) 縦型ｍｏｓｆｅｔおよび縦型ｍｏｓｆｅｔの製造方法
JP2012204568A (ja) 半導体装置の製造方法
CN115003866B (zh) 碳化硅外延衬底及碳化硅半导体器件的制造方法
TW201911484A (zh) 半導體元件及其製造方法
US11398558B2 (en) Silicon carbide semiconductor device
US7195996B2 (en) Method of manufacturing silicon carbide semiconductor device
KR102335328B1 (ko) 반도체 소자의 제조 방법
JP2009049219A (ja) 炭化珪素半導体素子の製造方法
JP6582736B2 (ja) 窒化物半導体装置の製造方法
JP7264034B2 (ja) 半導体装置の製造方法
JP2010098253A (ja) 半導体基板、半導体基板の製造方法および半導体装置の製造方法
JP7124582B2 (ja) 炭化珪素半導体装置
JP4708722B2 (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240111

R150 Certificate of patent or registration of utility model

Ref document number: 7420756

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150