JP7351278B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7351278B2
JP7351278B2 JP2020157450A JP2020157450A JP7351278B2 JP 7351278 B2 JP7351278 B2 JP 7351278B2 JP 2020157450 A JP2020157450 A JP 2020157450A JP 2020157450 A JP2020157450 A JP 2020157450A JP 7351278 B2 JP7351278 B2 JP 7351278B2
Authority
JP
Japan
Prior art keywords
adhesive
semiconductor device
insulating layer
resin insulating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020157450A
Other languages
English (en)
Other versions
JP2022051139A (ja
Inventor
俊二 増森
亮 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020157450A priority Critical patent/JP7351278B2/ja
Publication of JP2022051139A publication Critical patent/JP2022051139A/ja
Application granted granted Critical
Publication of JP7351278B2 publication Critical patent/JP7351278B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本開示は、半導体装置に関する。
特許文献1には、パワー半導体装置のパッケージ構造が開示されている。このパワー半導体装置は、電力用主回路組立体を備える。電力用主回路組立体では、セラミックス板を基材とする絶縁基板にパワー半導体チップが搭載される。電力用主回路組立体は、外囲ケースの底面に開口した基板取付穴に下方から嵌め込まれる。電力用主回路組立体の周縁と基板取付穴の裏面側周縁に形成した段付き座面との間は、接着材で固着される。
特開2000-133769号公報
特許文献1ではセラミック絶縁基板が用いられ、樹脂絶縁層を有する基板とケースとが接着される構造については言及されていない。半導体装置のパッケージにおいて、例えば強固な接着材が用いられた場合に、ケース剥離が起こるような応力がケースの接着部に発生するおそれがある。このとき、樹脂絶縁層を有する基板とケースとが接着される構造では、樹脂絶縁層が基板から剥離して、基板が絶縁性を維持できないおそれがある。
本開示は、上述の課題を解決するためになされたもので、樹脂絶縁層の剥離を抑制できる半導体装置を得ることを目的とする。
第1の開示に係る半導体装置は、ベース板と、ベース板の上面に設けられた樹脂絶縁層と、を有する基板と、該基板の上面に設けられた半導体チップと、該基板の上面に該半導体チップを囲むように設けられ、該樹脂絶縁層の上面と対向する接着面を有するケースと、該樹脂絶縁層の上面に設けられ、該接着面と該樹脂絶縁層の上面とを接着する接着材と、を備え、該接着面は第1部分と、該第1部分よりも該接着材との接着力が弱い第2部分と、を有し、該接着材は、該接着面のうち少なくとも該第1部分と接触し、該第1部分と該接着材との接触面積は、該樹脂絶縁層と該接着材との接触面積よりも小さい。
第2の開示に係る半導体装置は、ベース板と、ベース板の上面に設けられた樹脂絶縁層と、を有する基板と、該基板の上面に設けられた半導体チップと、該基板の上面に該半導体チップを囲むように設けられ、該樹脂絶縁層の上面と対向する接着面を有するケースと、該樹脂絶縁層の上面に設けられ、該接着面と該樹脂絶縁層の上面とを接着する接着材と、を備え、該接着材は、第1接着部と、該第1接着部よりも線膨張率が小さい第2接着部を有し、該接着面と該第1接着部との接触面積は、該樹脂絶縁層と該第1接着部との接触面積よりも小さい。
第1の開示に係る半導体装置では、接着面のうち第1部分と接着材との接触面積は、樹脂絶縁層と接着材との接触面積よりも小さい。このため、優先的にケースと接着材との界面で破壊を発生させることができ、樹脂絶縁層の剥離を抑制できる。
第2の開示に係る半導体装置では、接着材は、第1接着部と、第1接着部よりも線膨張率が小さい第2接着部を有する。また、ケースの接着面と第1接着部との接触面積は、樹脂絶縁層と第1接着部との接触面積よりも小さい。このため、優先的に接着材またはケースと接着材との界面に破壊を発生させることができる。従って、樹脂絶縁層の剥離を抑制できる。
実施の形態1に係る半導体装置の断面図である。 実施の形態1に係る半導体装置の拡大図である。 実施の形態1に係るケースの底面図である。 第1の比較例に係る半導体装置の断面図である。 第2の比較例に係る半導体装置の断面図である。 実施の形態1に係る半導体装置にクラックが発生した状態を示す図である。 実施の形態1の変形例に係るケースの底面図である。 実施の形態2に係る半導体装置の断面図である。 実施の形態2に係るケースの底面図である。 実施の形態2に係る半導体装置にクラックが発生した状態を示す図である。 実施の形態2の第1の変形例に係る半導体装置の断面図である。 実施の形態2の第2の変形例に係る半導体装置の断面図である。 実施の形態2の第3の変形例に係るケースの底面図である。 実施の形態3に係る半導体装置の断面図である。 実施の形態3に係るケースの底面図である。 実施の形態3に係る半導体装置にクラックが発生した状態を示す図である。 実施の形態3の変形例に係るケースの底面図である。 実施の形態4に係る半導体装置の断面図である。 実施の形態4に係るケースの底面図である。 実施の形態4に係る半導体装置にクラックが発生した状態を示す図である。 実施の形態4の変形例に係るケースの底面図である。
各本実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、実施の形態1に係る半導体装置100の断面図である。半導体装置100は、基板10と、基板10の上面に設けられた半導体チップ20を備える。基板10は、ベース板11と、ベース板11の上面に設けられた樹脂絶縁層12と、樹脂絶縁層12の上面に設けられた金属パターン13を有する。ベース板11は金属から形成される。基板10は絶縁基板とも呼ばれる。樹脂絶縁層12とベース板11は一体品である。半導体チップ20は金属パターン13の上面に設けられる。
半導体装置100は、ケース30を備える。ケース30は、基板10の上面に半導体チップ20を囲むように設けられる。ケース30は、基板10の上面に乗り上げた部分と、基板10の側面を覆うスカート部34を有する。
半導体装置100は、主端子24、26、制御端子28および金属ワイヤ22を備える。主端子24、26および制御端子28はケース30に埋め込まれていても良い。半導体チップ20は金属ワイヤ22または金属パターン13を介して主端子24、26および制御端子28と電気的に接続される。これにより半導体装置100には、例えばインバータ等の電力半導体装置が構成される。図1において半導体装置100は、複数の半導体チップ20を備える。半導体装置100が備える半導体チップ20の数は限定されない。半導体チップ20は、例えばIGBT(Insulated Gate Bipolar Transistor)またはダイオードであっても良い。
ケース30に囲まれる領域は、封止材50で封止されている。基板10の上面、半導体チップ20、金属ワイヤ22は封止材50に覆われる。
半導体装置100は、樹脂絶縁層12の上面に設けられた接着材40を備える。接着材40は、ケース30と基板10を接着する。接着材40は、封止材50が外部に漏れないようにケース30と基板10を固定する。また、接着材40は封止材50の硬化を阻害しないものとしても良い。これにより、ケース30を接着する際の接着の安定性、気密性、信頼性を確保できる。
図2は、実施の形態1に係る半導体装置100の拡大図である。基板10は、接着材40と接触する領域である基板側接着面14を有する。ケース30は、樹脂絶縁層12の上面と対向する接着面33を有する。接着材40は、接着面33と樹脂絶縁層12の上面とを接着する。接着面33は、第1部分31と、第1部分31よりも接着材40との接着力が弱い第2部分32とを有する。第2部分32は、第1部分31よりも外側に設けられる。第1部分31と接着材40との接触面積は、樹脂絶縁層12と接着材40との接触面積よりも小さい。
図3は、実施の形態1に係るケース30の底面図である。平面視で、ケース30の最外周にはスカート部34が設けられる。また、第1部分31は、半導体チップ20を囲むように設けられる。第2部分32は、第1部分31よりも外側で半導体チップ20を囲むように設けられる。
第2部分32は接着阻害処理が施された面であり、第1部分31は接着阻害処理が施されていない面である。接着阻害処理は、例えば接着材40の接着を阻害するようなコーティング処理である。つまり、第2部分32は、第1部分31よりも接着材40との接着力が弱い材料で形成される。第2部分32は鏡面仕上げされていても良い。
図4は、第1の比較例に係る半導体装置800の断面図である。半導体装置800では、絶縁性を有さない金属ベース板818の上面に、はんだ816でセラミック絶縁基板810が接合されている。また、金属ベース板818には接着材840でケース830が接着されている。ケース830の内部は封止材850で封止される。
図5は、第2の比較例に係る半導体装置900の断面図である。半導体装置900では、セラミック絶縁基板910に接着材940でケース930が接着されている。ケース930の内部は封止材950で封止される。
図4、5に示される構造では、ケースの接着部の剥離により基板の絶縁性が損なわれることはない。これに対し、樹脂絶縁層を有する基板では、接着材ではなく樹脂絶縁層が凝集破壊等により剥離する可能性がある。このとき、基板の絶縁性を維持できないおそれがある。
図6は、実施の形態1に係る半導体装置100にクラック80が発生した状態を示す図である。ケース30の接着部にケース剥離が起こるような応力が発生すると、接着力の弱い第2部分32と接着材40との界面からクラック80が発生する。クラック80はパッケージ内部に進行する。これにより、ケース30の接着部の応力は分散される。
また、第1部分31と接着材40との接触面積は、樹脂絶縁層12と接着材40との接触面積よりも小さい。このため、クラック80は第1部分31に到達した後、第1部分31と接着材40の界面を進行する。このため、ベース板11から樹脂絶縁層12を引き剥がすことなく、ケース30の接着部に発生する応力を分散させることができる。このように、本実施の形態では樹脂絶縁層12がベース板11から剥離することを抑制できる。従って、樹脂絶縁層12を完全に剥離させないことで、基板10の絶縁性を維持できる。
また、スカート部34の基板10の側面と対向する内側面35は、鏡面仕上げされていることが望ましい。これにより、スカート部34の内側面35への接着材40の付着を抑制できる。
また、図2では接着面33の全体と接着材40が接触している。これに限らず、接着材40は接着面33のうち少なくとも第1部分31と接触していれば良い。例えば、接着材40がケース30の外周部まで広がらず、第2部分32と樹脂絶縁層12との間に接着材40が無くても良い。この場合も、第1部分31と接着材40との接触面積が樹脂絶縁層12と接着材40との接触面積よりも小さいため、第1部分31と接着材40との接着力を、樹脂絶縁層12と接着材40との接着力よりも弱くできる。従って、第1部分31と接着材40との界面にクラック80を進展させ、樹脂絶縁層12がベース板11から剥離することを抑制できる。
ここで、一例として、第1部分31と接着材40、接着材40と樹脂絶縁層12、樹脂絶縁層12とベース板11の単位面積当たりの接着力は、同等である。また、第1部分31と接着材40との接触面積は、樹脂絶縁層12とベース板11との接触面積よりも小さくても良い。この場合、第1部分31と接着材40との接着力を、樹脂絶縁層12とベース板11との接着力よりも弱くできる。従って、第1部分31と接着材40との界面にクラック80を進展させ、樹脂絶縁層12がベース板11から剥離することを抑制できる。
なお、ケース30の外周部まで接着材40が満たされていないと、封止材50への水分の浸透が促進され、不具合が生じる可能性がある。このため、ケース30の外周部まで接着材40が充填されていることが望ましい。
本実施の形態の変形例として、第1部分31と第2部分32の配置は図3に示されるものに限らない。図7は、実施の形態1の変形例に係るケース30aの底面図である。ケース30aは接着面33aを有する。接着面33aにおいて、第2部分32aは複数の部分に離散している。第2部分32aを構成する複数の部分の間には、第1部分31aが設けられる。このように、第2部分32aは、ケース30aの全周に設けられなくても良い。例えば、ケース剥離を起こしてほしくない箇所は接着阻害処理をしないものとしても良い。
また、第2部分32は第1部分31よりも内側に設けられても良い。なお、構成部材の膨張収縮率の差異による応力は、端部に集中し易い。このため、接着力の小さいパッケージの外周部からクラック80は発生し易い。よって、第2部分32は第1部分31よりも外側に設けられる方が効果的である。第2部分32が第1部分31よりも外側に設けられることで、パッケージの内部からクラック80が発生して封止材50にクラック80が進展することを抑制できる。従って、金属ワイヤ22が切れて不具合が発生することを抑制できる。
また、半導体チップ20はワイドバンドギャップ半導体によって形成されていても良い。ワイドバンドギャップ半導体は、例えば炭化珪素、窒化ガリウム系材料またはダイヤモンドである。本実施の形態によれば、ワイドバンドギャップ半導体で形成された半導体チップ20が高温で動作する場合にも、構成部材の膨張収縮により樹脂絶縁層12がベース板11から剥離することを抑制できる。
これらの変形は、以下の実施の形態に係る半導体装置について適宜応用することができる。なお、以下の実施の形態に係る半導体装置については実施の形態1との共通点が多いので、実施の形態1との相違点を中心に説明する。
実施の形態2.
図8は、実施の形態2に係る半導体装置200の断面図である。図9は、実施の形態2に係るケース230の底面図である。本実施の形態では、接着面233が実施の形態1の接着面33と異なる。他の構成は実施の形態1の構成と同様である。
接着面233は第1部分231と第2部分232を有する。第2部分232には、溝236が形成される。溝236を形成するケース230の側面と、接着材40との間には空洞が形成される。つまり、溝236は接着材40で埋め込まれていない。
図10は、実施の形態2に係る半導体装置200にクラック80が発生した状態を示す図である。第2部分232は、溝加工により接着材40との接着面積が低減されている。このため、第2部分232は第1部分231よりも接着材との接着力が弱い。ケース剥離が起こるような応力が発生すると、第2部分232と接着材40との界面からクラック80が発生する。クラック80はパッケージ内部に進行する。これにより、ケース230の接着部の応力は分散される。
また、第1部分231と接着材40との接触面積は、樹脂絶縁層12と接着材40との接触面積よりも小さい。このため、クラック80は第1部分231に到達した後、第1部分231と接着材40の界面を進行する。このため、樹脂絶縁層12がベース板11から剥離することを抑制できる。従って、基板10の絶縁性を維持できる。
図8に示される例では、溝236は断面視で三角形または山形である。溝236の形状および数は限定されない。図11は、実施の形態2の第1の変形例に係る半導体装置200aの断面図である。半導体装置200aはケース230aを備える。ケース230aは接着面233aを有する。接着面233aは第1部分231と第2部分232aを有する。第2部分232aには溝236aが形成される。溝236aは断面視で半円形または半楕円形であっても良い。
図12は、実施の形態2の第2の変形例に係る半導体装置200bの断面図である。半導体装置200bはケース230bを備える。ケース230bは接着面233bを有する。接着面233bは第1部分231と第2部分232bを有する。第2部分232bは波型である。第2部分232bには、溝236bと突起237bが形成される。突起237bは接着材40の内部に突出する。
第2部分232は、第2部分232が平面である場合よりも、ケース230と接着材40の接着面積が小さくなるように形成されれば良い。接着材40は、ケース230の嵌合および固定の際に、基板側接着面14と第1部分231の間で潰されて外周に広がる。接着材40の厚みは、基板10の反りと接着面233の反りによって決まる。接着材40の厚みは、一般に公差を考慮しても0.3mm以下である。接着材40が充填されないために、溝236の十分な深さとして0.5mm以上が望ましい。このとき、溝236の入口部に接着材40が入り込むことは有り得るが、溝236が全て接着材40で埋まることを防止できる。
図13は、実施の形態2の第3の変形例に係るケース230cの底面図である。ケース230cは接着面233cを有する。接着面233cにおいて、第2部分232cは複数の部分に離散している。第2部分232cを構成する複数の部分の間には、第1部分231cが設けられる。このように、第2部分232cは、ケース230cの全周に設けられなくても良い。
また、実施の形態1と同様に、第2部分232と基板側接着面14の間に接着材40が無くても良い。
実施の形態3.
図14は、実施の形態3に係る半導体装置300の断面図である。本実施の形態では、接着面333が実施の形態2の接着面233と異なる。他の構成は実施の形態2の構成と同様である。接着面333は第1部分331と第2部分332を有する。第2部分332には、溝336が形成される。また、接着面333には樹脂絶縁層12に向かって突出する突起337が形成される。
図15は、実施の形態3に係るケース330の底面図である。突起337は例えば第1部分331と第2部分332との境界部分に配置される。
図16は、実施の形態3に係る半導体装置300にクラックが発生した状態を示す図である。ケース剥離が起こるような応力が発生すると、実施の形態2と同様に、第2部分332と接着材40との界面からクラック80が発生する。また、第1部分331と接着材40との接触面積は、樹脂絶縁層12と接着材40との接触面積よりも小さい。このため、クラック80は第1部分331に到達した後、第1部分331と接着材40の界面を進行する。このため、樹脂絶縁層12がベース板11から剥離することを抑制できる。
本実施の形態では突起337により接着材40の厚みを均一にできる。また、突起337により接着材40の厚みを一定以上に確保できる。従って、接着面積を安定化させ、ケース330を安定して接着できる。突起337は、欠けおよび潰れが生じないような強度を有することが望ましい。突起337は、直径が0.5mm以上、厚みが0.1mm~0.2mmであることが望ましい。
また、溝336の深さは、実施の形態2と同様に、溝336に接着材40が充填されないように0.5mm以上が望ましい。
図17は、実施の形態3の変形例に係るケース330aの底面図である。ケース330aは接着面333aを有する。接着面333aにおいて、第2部分332aは複数の部分に離散している。第2部分332aを構成する複数の部分の間には、第1部分331aが設けられる。このように、第2部分332aは、ケース330aの全周に設けられなくても良い。
また、突起337の位置および数は限定されない。突起337は、ケース330を安定して接着できる配置または数で設けられれば良い。突起337は、第1部分331に設けられても良く、第2部分332に設けられても良い。また、実施の形態1の接着面33に突起337が設けられても良い。
実施の形態4.
図18は、実施の形態4に係る半導体装置400の断面図である。本実施の形態では、ケース430と接着材440の構成が実施の形態1の構成と異なる。他の構成は実施の形態1の構成と同様である。ケース430は、樹脂絶縁層12の上面と対向する接着面433を有する。接着材440は、樹脂絶縁層12の上面に設けられ、接着面433と樹脂絶縁層12の上面とを接着する。接着材440は、第1接着部441と、第1接着部441よりも線膨張率が小さい第2接着部442を有する。また、接着面433と第1接着部411との接触面積は、樹脂絶縁層12と第1接着部441との接触面積よりも小さい。
ケース430は、基板10の側面を覆うスカート部34を有する。スカート部34のうち基板10の側面と対向する内側面35は、鏡面仕上げされていることが望ましい。これにより、スカート部34の内側面35への接着材440の付着を抑制できる。
図19は、実施の形態4に係るケース430の底面図である。図19において、ケース430の底面には接着材440が設けられている。第2接着部442は接着材440のうち外周部に設けられる。第1接着部441と第2接着部442は、半導体チップ20を囲むように設けられる。
接着材440はフィラーを含む。第2接着部442は、第1接着部441の塗布後にフィラーを追加塗布することにより形成される。第2接着部442は第1接着部441よりも体積当たりのフィラーの含有量が多い。第2接着部442は、低沸点溶媒に分散されたフィラーを、低沸点溶媒と共に第1接着部441上に微小塗布することで形成される。フィラーは、ジェットディスペンサーなどで塗布される。
フィラーの径は10~100ミクロン程度である。電力半導体装置は駆動時に熱が発生する。このため、フィラー種はアルミナ、BN、AlNなどの放熱性を有するものが望ましい。しかし、ケース430の接着部での発熱は一般に小さいため、フィラー種としてシリカなどを用いることもできる。
接着材440は例えば2液混合タイプの熱硬化性樹脂である。接着材440として、フェノール樹脂、エポキシ樹脂、アクリル樹脂などを用いることができる。低沸点溶媒は、例えばメタノール、エタノールなどのアルコール類である。接着材440の硬化温度は150℃程度であるため、低沸点溶媒の沸点は150℃以下が望ましい。これにより、接着材440の硬化時に低沸点溶媒が気泡として残ることを抑制できる。
図20は、実施の形態4に係る半導体装置400にクラック80が発生した状態を示す図である。ケース剥離が起こるような応力が発生すると、線膨張率が小さい第2接着部442で凝集破壊が発生する。または、第2接着部442と接着面433との界面からクラック80が発生する。これにより、第2接着部442の内部または第2接着部442と接着面433の界面から、パッケージの内部へクラック80が進行する。これにより、ケース430の接着部の応力は分散される。
また、接着面433と第1接着部441との接触面積は、樹脂絶縁層12と第1接着部441との接触面積よりも小さい。このため、クラック80は第1接着部441に到達した後、接着面433と第1接着部441との界面を進行する。このため、樹脂絶縁層12がベース板11から剥離することを抑制できる。従って、基板10の絶縁性を維持できる。
図21は、実施の形態4の変形例に係るケース430aの底面図である。ケース430aの底面には、接着材440aが設けられる。接着材440aにおいて、第2接着部442aは複数の部分に離散している。第2接着部442aを構成する複数の部分の間には、第1接着部441aが設けられる。このように、第2接着部442aは、接着面433の全周に設けられなくても良い。
また、本実施の形態の第2接着部442は、接着材440の上面側に接着面433と接して設けられている。これに限らず、第2接着部442は接着材440の内部に設けられても良い。また、第2接着部442は接着材440のうち内周部に設けられても良い。
また、接着材440は、線膨張率の異なる3種以上の接着部から形成されても良い。このとき、接着材440は図19における外側ほど線膨張率が小さくても良い。
また、実施の形態1と同様に、半導体チップ20はワイドバンドギャップ半導体によって形成されていても良い。なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いてもよい。
10 基板、11 ベース板、12 樹脂絶縁層、13 金属パターン、14 基板側接着面、20 半導体チップ、22 金属ワイヤ、24、26 主端子、28 制御端子、30、30a ケース、31、31a 第1部分、32、32a 第2部分、33、33a 接着面、34 スカート部、35 内側面、40 接着材、50 封止材、80 クラック、100、200、200a、200b 半導体装置、230、230a、230b、230c ケース、231、231c 第1部分、232、232a、232b、232c 第2部分、233、233a、233b、233c 接着面、236、236a、236b 溝、237b 突起、300 半導体装置、330、330a ケース、331、331a 第1部分、332、332a 第2部分、333、333a 接着面、336 溝、337 突起、400 半導体装置、411 第1接着部、430、430a ケース、433 接着面、440、440a 接着材、441、441a 第1接着部、442、442a 第2接着部、800 半導体装置、810 セラミック絶縁基板、818 金属ベース板、830 ケース、840 接着材、850 封止材、900 半導体装置、910 セラミック絶縁基板、930 ケース、940 接着材、950 封止材

Claims (20)

  1. ベース板と、ベース板の上面に設けられた樹脂絶縁層と、を有する基板と、
    前記基板の上面に設けられた半導体チップと、
    前記基板の上面に前記半導体チップを囲むように設けられ、前記樹脂絶縁層の上面と対向する接着面を有するケースと、
    前記樹脂絶縁層の上面に設けられ、前記接着面と前記樹脂絶縁層の上面とを接着する接着材と、
    を備え、
    前記接着面は第1部分と、前記第1部分よりも前記接着材との接着力が弱い第2部分と、を有し、
    前記接着材は、前記接着面のうち少なくとも前記第1部分と接触し、
    前記第1部分と前記接着材との接触面積は、前記樹脂絶縁層と前記接着材との接触面積よりも小さいことを特徴とする半導体装置。
  2. 前記第2部分は、前記第1部分よりも外側に設けられることを特徴とする請求項1に記載の半導体装置。
  3. 前記第1部分は、前記半導体チップを囲むように設けられ、
    前記第2部分は、前記第1部分よりも外側で前記半導体チップを囲むように設けられることを特徴とする請求項2に記載の半導体装置。
  4. 前記第2部分は複数の部分に離散し、
    前記複数の部分の間には前記第1部分が設けられることを特徴とする請求項1または2に記載の半導体装置。
  5. 前記第2部分は、前記第1部分よりも前記接着材との前記接着力が弱い材料で形成されることを特徴とする請求項1から4の何れか1項に記載の半導体装置。
  6. 前記第2部分は鏡面仕上げされていることを特徴とする請求項1から4の何れか1項に記載の半導体装置。
  7. 前記第2部分には溝が形成されることを特徴とする請求項1から4の何れか1項に記載の半導体装置。
  8. 前記溝を形成する前記ケースの側面と、前記接着材との間には空洞が形成されることを特徴とする請求項7に記載の半導体装置。
  9. 前記接着面には前記樹脂絶縁層に向かって突出する突起が形成されることを特徴とする請求項1から8の何れか1項に記載の半導体装置。
  10. 前記ケースは、前記基板の側面を覆うスカート部を有し、
    前記スカート部の前記基板の側面と対向する面は、鏡面仕上げされていることを特徴とする請求項1から9の何れか1項に記載の半導体装置。
  11. 前記半導体チップはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項1から10の何れか1項に記載の半導体装置。
  12. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項11に記載の半導体装置。
  13. ベース板と、ベース板の上面に設けられた樹脂絶縁層と、を有する基板と、
    前記基板の上面に設けられた半導体チップと、
    前記基板の上面に前記半導体チップを囲むように設けられ、前記樹脂絶縁層の上面と対向する接着面を有するケースと、
    前記樹脂絶縁層の上面に設けられ、前記接着面と前記樹脂絶縁層の上面とを接着する接着材と、
    を備え、
    前記接着材は、第1接着部と、前記第1接着部よりも線膨張率が小さい第2接着部を有し、
    前記接着面と前記第1接着部との接触面積は、前記樹脂絶縁層と前記第1接着部との接触面積よりも小さいことを特徴とする半導体装置。
  14. 前記第2接着部は前記接着材のうち外周部に設けられることを特徴とする請求項13に記載の半導体装置。
  15. 前記第2接着部は、前記半導体チップを囲むように設けられることを特徴とする請求項13または14に記載の半導体装置。
  16. 前記第2接着部は複数の部分に離散し、
    前記複数の部分の間には前記第1接着部が設けられることを特徴とする請求項13または14記載の半導体装置。
  17. 前記接着材はフィラーを含み、
    前記第2接着部は前記第1接着部よりも体積当たりの前記フィラーの含有量が多いことを特徴とする請求項13から16の何れか1項に記載の半導体装置。
  18. 前記ケースは、前記基板の側面を覆うスカート部を有し、
    前記スカート部の前記基板の側面と対向する面は、鏡面仕上げされていることを特徴とする請求項13から17の何れか1項に記載の半導体装置。
  19. 前記半導体チップはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項13から18の何れか1項に記載の半導体装置。
  20. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項19に記載の半導体装置。
JP2020157450A 2020-09-18 2020-09-18 半導体装置 Active JP7351278B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020157450A JP7351278B2 (ja) 2020-09-18 2020-09-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020157450A JP7351278B2 (ja) 2020-09-18 2020-09-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2022051139A JP2022051139A (ja) 2022-03-31
JP7351278B2 true JP7351278B2 (ja) 2023-09-27

Family

ID=80854824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020157450A Active JP7351278B2 (ja) 2020-09-18 2020-09-18 半導体装置

Country Status (1)

Country Link
JP (1) JP7351278B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216349A (ja) 2014-04-21 2015-12-03 三菱電機株式会社 半導体装置、半導体装置の製造方法
WO2018055667A1 (ja) 2016-09-20 2018-03-29 三菱電機株式会社 半導体装置
JP2018190894A (ja) 2017-05-10 2018-11-29 株式会社豊田自動織機 半導体モジュール
JP2019067886A (ja) 2017-09-29 2019-04-25 三菱電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216349A (ja) 2014-04-21 2015-12-03 三菱電機株式会社 半導体装置、半導体装置の製造方法
WO2018055667A1 (ja) 2016-09-20 2018-03-29 三菱電機株式会社 半導体装置
JP2018190894A (ja) 2017-05-10 2018-11-29 株式会社豊田自動織機 半導体モジュール
JP2019067886A (ja) 2017-09-29 2019-04-25 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2022051139A (ja) 2022-03-31

Similar Documents

Publication Publication Date Title
US6507116B1 (en) Electronic package and method of forming
JP6500567B2 (ja) 半導体装置
US9887154B2 (en) Semiconductor device and method of manufacturing the semiconductor device
KR20160098046A (ko) 반도체 장치
JP6139330B2 (ja) 電力用半導体装置
JP6398270B2 (ja) 半導体装置
KR102231769B1 (ko) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
JP6316508B2 (ja) 半導体モジュールおよびその製造方法
JP2002076197A (ja) 半導体装置用基板及び半導体装置
JP7006812B2 (ja) 半導体装置
US10959333B2 (en) Semiconductor device
JP2017028159A (ja) 半導体装置およびその製造方法
WO2019038906A1 (ja) パワー半導体装置およびパワー半導体装置の製造方法
JP7351278B2 (ja) 半導体装置
JP7308791B2 (ja) 電力半導体装置
JP2000091472A (ja) 半導体装置
JP7439521B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
WO2016139890A1 (ja) 電子装置
KR102122210B1 (ko) 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지
WO2015170488A1 (ja) 半導体装置及びその製造方法
JP2017135144A (ja) 半導体モジュール
US6822323B1 (en) Semiconductor package having more reliable electrical conductive patterns
US9397015B2 (en) Semiconductor device and semiconductor device casing
WO2023073831A1 (ja) 半導体装置及び半導体装置の製造方法
WO2020016958A1 (ja) パワーモジュール及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230828

R150 Certificate of patent or registration of utility model

Ref document number: 7351278

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150