JP7351278B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7351278B2 JP7351278B2 JP2020157450A JP2020157450A JP7351278B2 JP 7351278 B2 JP7351278 B2 JP 7351278B2 JP 2020157450 A JP2020157450 A JP 2020157450A JP 2020157450 A JP2020157450 A JP 2020157450A JP 7351278 B2 JP7351278 B2 JP 7351278B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- semiconductor device
- insulating layer
- resin insulating
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
図1は、実施の形態1に係る半導体装置100の断面図である。半導体装置100は、基板10と、基板10の上面に設けられた半導体チップ20を備える。基板10は、ベース板11と、ベース板11の上面に設けられた樹脂絶縁層12と、樹脂絶縁層12の上面に設けられた金属パターン13を有する。ベース板11は金属から形成される。基板10は絶縁基板とも呼ばれる。樹脂絶縁層12とベース板11は一体品である。半導体チップ20は金属パターン13の上面に設けられる。
図8は、実施の形態2に係る半導体装置200の断面図である。図9は、実施の形態2に係るケース230の底面図である。本実施の形態では、接着面233が実施の形態1の接着面33と異なる。他の構成は実施の形態1の構成と同様である。
図14は、実施の形態3に係る半導体装置300の断面図である。本実施の形態では、接着面333が実施の形態2の接着面233と異なる。他の構成は実施の形態2の構成と同様である。接着面333は第1部分331と第2部分332を有する。第2部分332には、溝336が形成される。また、接着面333には樹脂絶縁層12に向かって突出する突起337が形成される。
図18は、実施の形態4に係る半導体装置400の断面図である。本実施の形態では、ケース430と接着材440の構成が実施の形態1の構成と異なる。他の構成は実施の形態1の構成と同様である。ケース430は、樹脂絶縁層12の上面と対向する接着面433を有する。接着材440は、樹脂絶縁層12の上面に設けられ、接着面433と樹脂絶縁層12の上面とを接着する。接着材440は、第1接着部441と、第1接着部441よりも線膨張率が小さい第2接着部442を有する。また、接着面433と第1接着部411との接触面積は、樹脂絶縁層12と第1接着部441との接触面積よりも小さい。
Claims (20)
- ベース板と、ベース板の上面に設けられた樹脂絶縁層と、を有する基板と、
前記基板の上面に設けられた半導体チップと、
前記基板の上面に前記半導体チップを囲むように設けられ、前記樹脂絶縁層の上面と対向する接着面を有するケースと、
前記樹脂絶縁層の上面に設けられ、前記接着面と前記樹脂絶縁層の上面とを接着する接着材と、
を備え、
前記接着面は第1部分と、前記第1部分よりも前記接着材との接着力が弱い第2部分と、を有し、
前記接着材は、前記接着面のうち少なくとも前記第1部分と接触し、
前記第1部分と前記接着材との接触面積は、前記樹脂絶縁層と前記接着材との接触面積よりも小さいことを特徴とする半導体装置。 - 前記第2部分は、前記第1部分よりも外側に設けられることを特徴とする請求項1に記載の半導体装置。
- 前記第1部分は、前記半導体チップを囲むように設けられ、
前記第2部分は、前記第1部分よりも外側で前記半導体チップを囲むように設けられることを特徴とする請求項2に記載の半導体装置。 - 前記第2部分は複数の部分に離散し、
前記複数の部分の間には前記第1部分が設けられることを特徴とする請求項1または2に記載の半導体装置。 - 前記第2部分は、前記第1部分よりも前記接着材との前記接着力が弱い材料で形成されることを特徴とする請求項1から4の何れか1項に記載の半導体装置。
- 前記第2部分は鏡面仕上げされていることを特徴とする請求項1から4の何れか1項に記載の半導体装置。
- 前記第2部分には溝が形成されることを特徴とする請求項1から4の何れか1項に記載の半導体装置。
- 前記溝を形成する前記ケースの側面と、前記接着材との間には空洞が形成されることを特徴とする請求項7に記載の半導体装置。
- 前記接着面には前記樹脂絶縁層に向かって突出する突起が形成されることを特徴とする請求項1から8の何れか1項に記載の半導体装置。
- 前記ケースは、前記基板の側面を覆うスカート部を有し、
前記スカート部の前記基板の側面と対向する面は、鏡面仕上げされていることを特徴とする請求項1から9の何れか1項に記載の半導体装置。 - 前記半導体チップはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項1から10の何れか1項に記載の半導体装置。
- 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項11に記載の半導体装置。
- ベース板と、ベース板の上面に設けられた樹脂絶縁層と、を有する基板と、
前記基板の上面に設けられた半導体チップと、
前記基板の上面に前記半導体チップを囲むように設けられ、前記樹脂絶縁層の上面と対向する接着面を有するケースと、
前記樹脂絶縁層の上面に設けられ、前記接着面と前記樹脂絶縁層の上面とを接着する接着材と、
を備え、
前記接着材は、第1接着部と、前記第1接着部よりも線膨張率が小さい第2接着部を有し、
前記接着面と前記第1接着部との接触面積は、前記樹脂絶縁層と前記第1接着部との接触面積よりも小さいことを特徴とする半導体装置。 - 前記第2接着部は前記接着材のうち外周部に設けられることを特徴とする請求項13に記載の半導体装置。
- 前記第2接着部は、前記半導体チップを囲むように設けられることを特徴とする請求項13または14に記載の半導体装置。
- 前記第2接着部は複数の部分に離散し、
前記複数の部分の間には前記第1接着部が設けられることを特徴とする請求項13または14記載の半導体装置。 - 前記接着材はフィラーを含み、
前記第2接着部は前記第1接着部よりも体積当たりの前記フィラーの含有量が多いことを特徴とする請求項13から16の何れか1項に記載の半導体装置。 - 前記ケースは、前記基板の側面を覆うスカート部を有し、
前記スカート部の前記基板の側面と対向する面は、鏡面仕上げされていることを特徴とする請求項13から17の何れか1項に記載の半導体装置。 - 前記半導体チップはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項13から18の何れか1項に記載の半導体装置。
- 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項19に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020157450A JP7351278B2 (ja) | 2020-09-18 | 2020-09-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020157450A JP7351278B2 (ja) | 2020-09-18 | 2020-09-18 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022051139A JP2022051139A (ja) | 2022-03-31 |
JP7351278B2 true JP7351278B2 (ja) | 2023-09-27 |
Family
ID=80854824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020157450A Active JP7351278B2 (ja) | 2020-09-18 | 2020-09-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7351278B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015216349A (ja) | 2014-04-21 | 2015-12-03 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法 |
WO2018055667A1 (ja) | 2016-09-20 | 2018-03-29 | 三菱電機株式会社 | 半導体装置 |
JP2018190894A (ja) | 2017-05-10 | 2018-11-29 | 株式会社豊田自動織機 | 半導体モジュール |
JP2019067886A (ja) | 2017-09-29 | 2019-04-25 | 三菱電機株式会社 | 半導体装置 |
-
2020
- 2020-09-18 JP JP2020157450A patent/JP7351278B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015216349A (ja) | 2014-04-21 | 2015-12-03 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法 |
WO2018055667A1 (ja) | 2016-09-20 | 2018-03-29 | 三菱電機株式会社 | 半導体装置 |
JP2018190894A (ja) | 2017-05-10 | 2018-11-29 | 株式会社豊田自動織機 | 半導体モジュール |
JP2019067886A (ja) | 2017-09-29 | 2019-04-25 | 三菱電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2022051139A (ja) | 2022-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6507116B1 (en) | Electronic package and method of forming | |
JP6500567B2 (ja) | 半導体装置 | |
US9887154B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
KR20160098046A (ko) | 반도체 장치 | |
JP6139330B2 (ja) | 電力用半導体装置 | |
JP6398270B2 (ja) | 半導体装置 | |
KR102231769B1 (ko) | 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법 | |
JP6316508B2 (ja) | 半導体モジュールおよびその製造方法 | |
JP2002076197A (ja) | 半導体装置用基板及び半導体装置 | |
JP7006812B2 (ja) | 半導体装置 | |
US10959333B2 (en) | Semiconductor device | |
JP2017028159A (ja) | 半導体装置およびその製造方法 | |
WO2019038906A1 (ja) | パワー半導体装置およびパワー半導体装置の製造方法 | |
JP7351278B2 (ja) | 半導体装置 | |
JP7308791B2 (ja) | 電力半導体装置 | |
JP2000091472A (ja) | 半導体装置 | |
JP7439521B2 (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
WO2016139890A1 (ja) | 電子装置 | |
KR102122210B1 (ko) | 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지 | |
WO2015170488A1 (ja) | 半導体装置及びその製造方法 | |
JP2017135144A (ja) | 半導体モジュール | |
US6822323B1 (en) | Semiconductor package having more reliable electrical conductive patterns | |
US9397015B2 (en) | Semiconductor device and semiconductor device casing | |
WO2023073831A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2020016958A1 (ja) | パワーモジュール及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230815 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230828 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7351278 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |