JP7345586B2 - マイクロエレクトロニクスにおける銅電着 - Google Patents

マイクロエレクトロニクスにおける銅電着 Download PDF

Info

Publication number
JP7345586B2
JP7345586B2 JP2022036289A JP2022036289A JP7345586B2 JP 7345586 B2 JP7345586 B2 JP 7345586B2 JP 2022036289 A JP2022036289 A JP 2022036289A JP 2022036289 A JP2022036289 A JP 2022036289A JP 7345586 B2 JP7345586 B2 JP 7345586B2
Authority
JP
Japan
Prior art keywords
units
copper
polyether
inhibitor
average value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022036289A
Other languages
English (en)
Other versions
JP2022095629A (ja
Inventor
ヴィンセント・パネッカシオ・ジュニア
カイル・ホウィットン
リチャード・ハートビス
ジョン・コマンダー
エリック・ルヤ
Original Assignee
マクダーミッド エンソン インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マクダーミッド エンソン インコーポレイテッド filed Critical マクダーミッド エンソン インコーポレイテッド
Publication of JP2022095629A publication Critical patent/JP2022095629A/ja
Application granted granted Critical
Publication of JP7345586B2 publication Critical patent/JP7345586B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/02—Tanks; Installations therefor
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/02—Heating or cooling
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Polyethers (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

関連技術の相互参照
本願は、２０１６年９月２２日出願の米国仮出願第６２／３９８，２９４号の利益を主張し、その主題の全体を参照により本明細書中に援用する。
本発明は、一般に、マイクロエレクトロニクス製造の分野における電解銅メタライゼーションのための方法、組成物、及び添加剤に関する。
電解銅メタライゼーションは、例えば半導体集積回路（ＩＣ）デバイスの製造を含む多種多様な用途において電気的相互接続を提供するためにマイクロエレクトロニクス製造の分野で使用されている。高い回路速度及び高い実装密度を有するコンピュータチップなどの半導体ＩＣデバイスに対する需要は、極超大規模集積（ＵＬＳＩ）及び超大規模集積（ＶＬＳＩ）構造におけるフィーチャサイズの縮小化を要求する。より小型のデバイスサイズ及び増大する回路密度への傾向は、相互接続フィーチャの寸法を減少させることを必要とする。相互接続フィーチャは、誘電体基板に形成されたビア（ｖｉａ）又はトレンチ（ｔｒｅｎｃｈ）などのフィーチャであり、これを次に金属で充填して導電性相互接続を得る。相互接続サイズの更なる低下は、金属充填における課題を伴う。
半導体基板内に接続線及び相互接続を形成するためにアルミニウムに代えて銅が使用されてきた。銅はアルミニウムよりも抵抗率が低く、同じ抵抗の場合、銅線の厚みを、対応するアルミニウム線の厚みよりも薄くすることができる。
しかし、銅の使用により、ＩＣ製造プロセスに多くの要求がもたらされた。第一に、銅は半導体の接合部に拡散する傾向があり、それによってそれらの電気的特性を乱す。この発生に対処するために、窒化チタン、タンタル、窒化タンタル、又は当技術分野で知られる他の層などのバリア層が、銅層の堆積前に誘電体に適用される。また、ＩＣのデバイス間で信号を搬送するために必要な被覆厚みを確保しつつ、銅をバリア層上に費用効果的に堆積することが一般に必要である。しかし、ＩＣのアーキテクチャが縮小し続けるにつれて、この要求を満たすことはますます困難になっている。
１つの従来の半導体製造プロセスは銅ダマシンシステムであり、これは、回路アーキテクチャを基板の誘電材料にエッチングすることから始まる。このアーキテクチャは、前述のトレンチとビアの組合せを含む。次に、バリア層が誘電体の上に置かれ、後に加えられる銅層が基板の接合部に拡散するのを防ぎ、その後、銅シード層が物理的又は化学的に蒸着されて、逐次電気化学プロセス用の導電性が得られる。基板上のビア及びトレンチを充填するための銅は、めっき（無電解及び電解など）、スパッタリング、プラズマ蒸着（ＰＶＤ）、及び化学蒸着（ＣＶＤ）によって堆積させることができる。
電気化学的堆積は、他の堆積方法よりも経済的であり、相互接続フィーチャを完全に満たすことができる（しばしば「ボトムアップ」成長と称される）ので、銅を適用するための好ましい方法である。銅層が堆積された後、化学的機械研磨によって誘電体の表面から余分な銅を除去し、誘電体のエッチングされた相互接続フィーチャにのみ銅が残る。後続の層が同様に製造された後、最終半導体パッケージに組み立てられる。
銅めっき法は、半導体業界の厳しい要件を満たす必要がある。例えば、銅堆積物は均一であり、１００ｎｍ以下の開口部を有するものなど、デバイスの小さな相互接続フィーチャを完全に充填することができなければならない。
銅を高アスペクト比のフィーチャに堆積させるために、いわゆる「スーパーフィリング」又は「ボトムアップ成長」による電解銅システムが開発されてきた。スーパーフィリングとは、ボイドが発生する可能性があるシームやピンチオフを避けるために、全ての表面上において均しい速度ではなく、下から上にフィーチャを充填することを含む。添加剤として抑制剤及び促進剤を含む系が、スーパーフィリング用に開発されてきた。ボトムアップ成長の推進力の結果として、銅堆積物は、フィーチャを持たないフィールド領域上よりも相互接続フィーチャの領域上で厚くなる。これらの過剰成長領域は、一般に、オーバープレーティング、マウンディング、バンプ、又はこぶと称される。より小さなフィーチャは、スーパーフィリング速度がより速いため、高いオーバープレーティングこぶを生成する。オーバープレーティングは、銅表面を平坦化する後の化学的及び機械的研磨プロセスにとって問題となる。過剰成長を低減するために、レベリング剤などの様々な添加剤を使用することができる。
チップアーキテクチャが小さくなるにつれて、相互接続部が１００ｎｍ以下のオーダーの開口部を有し、これらの相互接続部を充填するために銅がそれを通って成長しなければならなくなり、ボトムアップ速度を上昇させる必要がある。即ち、フィーチャ底部での成長速度が残りの領域での成長速度よりも実質的に大きくなければならないという意味で、銅は「より速く」充填されなければならず、より大きな相互接続の従来のスーパーフィリングにおける場合よりも、遥かにより速くなければならない。
スーパーフィリング及びオーバープレーティングの問題に加えて、相互接続フィーチャを充填するために銅を電着するときに微小欠陥が生成することがある。そのような欠陥の１つは、フィーチャ内部の内部ボイドの形成である。フィーチャの側壁及びフィーチャの上部の入口に銅が堆積すると、側壁への堆積及びフィーチャへの入口がピンチオフし、それによって、ボトムアップ成長速度が十分に速くない場合、特に小さなフィーチャ（例えば、＜１００ｎｍ）及び／又は高いアスペクト比（深さ：幅）を有するフィーチャの場合に、フィーチャの深さにアクセスできなくなる。より小さなフィーチャサイズ又はより高いアスペクト比は、一般に、ピンチオフを回避するためにより速いボトムアップ速度を必要とする。更に、より小さなサイズ又はより高いアスペクト比のフィーチャは、ビア／トレンチの側壁及び底部の上のシード被覆がより薄くなる傾向があり、これらの領域での銅の成長が不十分であるためにボイドが生じる可能性もある。内部のボイドは、このフィーチャを介して電気的接続を妨げることがある。
マイクロボイドは、不均一な銅成長又は銅めっき後に起こる粒子の再結晶化のために、電解銅堆積の間又は後に形成され得る別の種類の欠陥である。
更に、物理蒸着によって堆積された銅シード層が存在する領域などの半導体基板の幾つかの局所領域は、電解堆積中に銅を成長させないことがあり、ピット又は金属欠陥の欠落をもたらす。これらの銅ボイドは、半導体製造製品の歩留まりを低下させるので、「致命的な欠陥」と考えられている。半導体基板自体を含む複数のメカニズムがこれらの銅ボイドの形成に寄与する。しかし、銅電気メッキ化学は、これらの欠陥の発生及びポピュレーションに影響を及ぼす。
他の欠陥としては、例えば、局所的な高電流密度部位、局所的な不純物部位、又はその他の場所で生じる孤立した堆積ピークである表面突起が挙げられる。銅めっき化学は、このような突起欠陥の発生に影響を及ぼす。欠陥とは見なされないものの、銅表面粗さも半導体ウエハ製造にとって重要である。一般に、光沢のある銅表面は、メッキ溶液中へのウエハの進入中に形成される渦巻きパターンを減少させることができるので望ましい。銅堆積物の粗さは、欠陥が粗い表面トポグラフィの山と谷によって隠蔽されることがあるので、検査によって欠陥を検出することをより困難にする。更に、粗さがフィーチャのピンチオフを引き起こし、それによってフィーチャの深さへの接近を引き起こす可能性があるので、銅の円滑な成長は微細な相互接続構造の完全な充填にとってより重要である。一般に、抑制剤、促進剤、及びレベラーを含む銅めっき化学物質が、銅堆積物の粗さに大きな影響を及ぼすことが認識されている。
銅の電着による半導体基板のサブミクロンフィーチャのスーパーフィリングにおける使用のための優れた抑制剤は、特許文献１に記載されている。この抑制剤は、プロピレンオキシド（ＰＯ）繰り返し単位とエチレンオキシド（ＥＯ）繰り返し単位との組合せを含み、ＰＯ：ＥＯ比が約１：９～約９：１であり、窒素含有種に結合しており、抑制化合物の分子量は、約１０００～約３０，０００である。
ＢＡＳＦの公開された出願、特許文献２～４は、ＰＯとＥＯのランダムコポリマーで置換された少なくとも３つの活性アミン部位を有するアミンを記載している。
基板上及び電気的相互接続フィーチャ内に銅を電解堆積させるのに十分な量の銅イオン源と、少なくとも３個のアミン部位を有するオリゴ（アルキレンイミン）の窒素に結合したポリエーテルを含む抑制剤とを含む電着組成物が本明細書に開示される。前記ポリエーテルは、プロピレンオキシド（ＰＯ）繰り返し単位及びエチレンオキシド（ＥＯ）繰り返し単位を含むブロックコポリマー置換基を含み、プロピレンオキシド（ＰＯ）繰り返し単位のエチレンオキシド（ＰＯ）繰り返し単位に対する比は、ＰＯ繰り返し単位の強い分極効果（極性効果；ｐｏｌａｒｉｚｉｎｇ ｅｆｆｅｃｔ）とＥＯ繰り返し単位のより親水性で可溶化する効果をバランスするように調整される。前記抑制剤化合物の数平均分子量が、約６，０００～約２０，０００、より典型的には６，０００～１２，０００、好ましくは約６，５００～約１０，０００である。しかし、幾つかの用途では、分子量は、大幅に低く、特に、プロピレンオキシド（ＰＯ）繰り返し単位のエチレンオキシド（ＥＯ）繰り返し単位に対する比が比較的高い用途では、例えば、１，０００～３，０００の範囲、より具体的には、１，５００～２，０００の範囲であり得る。
各種実施形態においては、好ましいアルコキシル化オリゴ（アルキレンイミン）抑制剤は、下記の構造に対応する。
式中、ｘは０～４の整数、ｙは０～４の整数、ｘ＋ｙは２～６の整数、Ｒ１はアルキレン基を含み、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、及びＲ６の少なくとも１つは、プロピレンオキシドとエチレンオキシドのブロックコポリマーを含むポリエーテル置換基を含む。少なくとも１つのポリエーテル置換基におけるエチレンオキシド（ＥＯ）繰り返し単位のプロピレンオキシド（ＰＯ）繰り返し単位に対する比は、２：８～７：３、例えば、０．２５：１～１．４：１であり、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、及びＲ６の残りはそれぞれ、独立して、水素、低級アルキル、アミノアルキル、ヒドロキシアルキル、及びポリエーテル置換基からなる群から選択され、前記ポリエーテル置換基は、プロピレンオキシド（ＰＯ）繰り返し単位、エチレンオキシド（ＥＯ）繰り返し単位、又はＰＯ及びＥＯ繰り返し単位の組合せを含み、前記抑制剤化合物の数平均分子量は、約６，０００～約１２，０００である。好ましくは、前記組成物は、レベラーを含む。
電解堆積組成物の特に好ましい実施形態では、下記抑制剤構造：
におけるｘ＋ｙの値は、３以上６以下であり、ブロックコポリマーポリエーテル置換基におけるプロピレンオキシド（ＰＯ）繰り返し単位のエチレンオキシド（ＥＯ）繰り返し単位に対する比は、３：７～７：３であり、数平均分子量は、約６，０００～約２０，０００である。
更に好ましい実施形態では、ｘ＋ｙの値は、２～６であり、電解組成物は、オリゴマー又はポリマーのジピリジルレベラーを含み、ＰＯのＥＯに対する比は、２：８～７：３であり、分子量は、約６，０００～約２０，０００であり、ＰＯ／ＥＯコポリマーは、ブロック、ランダム、又は他の繰り返しパターンであってもよい。
他の好ましい実施形態では、分子量が遥かに低く、例えば、約１，０００～約３，０００であり、ＰＯ繰り返し単位のＥＯ繰り返し単位に対する比が高く、例えば、約１：１～約９：１である。
本明細書ではまた、前記組成物のいずれかを使用して基板上に銅を電解めっきするためのプロセスも開示される。より具体的には、底部、側壁、及び上部開口部を有するサブミクロンサイズのフィーチャを含む電気的相互接続フィーチャを含む半導体集積回路デバイス基板上に、銅堆積物を電気めっきするためのプロセスが開示される。このプロセスは、前記底部、側壁、及び上部開口部を有するサブミクロンサイズのフィーチャを含む半導体集積回路デバイス基板を、前記組成物を有する電解めっき浴に浸漬する工程であって、前記サブミクロンサイズのフィーチャが、少なくとも約３：１のアスペクト比を有する高アスペクト比のフィーチャを含む工程と、前記電解組成物に電流を供給して前記基板上に銅を堆積させ、水平方向における成長速度よりも大きい垂直方向における成長速度で高速ボトムアップ堆積（ｒａｐｉｄ ｂｏｔｔｏｍ－ｕｐ ｄｅｐｏｓｉｔｉｏｎ）によって前記サブミクロンサイズのフィーチャをスーパーフィリングする工程とを含む。
好ましくは、前記電着組成物は、促進剤を含み、また好ましくはレベラーを含む。前記電解組成物に電流が供給されると、銅が基板上に堆積し、市販の抑制剤を用いること以外は全ての点において等価である同等のプロセスの同等の垂直銅堆積成長速度よりも５０％超速い垂直方向の銅堆積成長速度で、フィーチャの底部からフィーチャの上部開口部まで、高速ボトムアップ堆積によってサブミクロンサイズのフィーチャをスーパーフィリングする。
他の目的及び特徴は、その一部は明らかであり、その一部は以下に示される。
図１は、高密度領域（ｔｈｅ ｄｅｎｓｅ ｒｅｇｉｏｎ）における実施例の各種抑制剤についてのボイド数のグラフ表示を示す。
図２は、ＩＳＯ領域（ｔｈｅ ＩＳＯ ｒｅｇｉｏｎ）における実施例１の各種抑制剤についてのボイド数のグラフ表示を表す。
図３は、高密度及びＩＳＯでのボイド数の合計についての実施例１の各種抑制剤についてのボイド数のグラフ表示を示す。
図４は、実施例１の各種抑制剤についての高密度領域における平均結果を示す。
図５は、実施例１の各種抑制剤についてのＩＳＯ領域における平均結果を示す。
図６は、実施例１の各種抑制剤についての高密度領域での中心部対縁部のボイドの発生率のグラフ表示を示す。
図７は、実施例１の縁部と中心部のボイドの差を示す。
図８は、高密度領域における実施例２の各種抑制剤についてのボイド数のグラフ表示を表す。
図９は、ＩＳＯ領域における実施例２の各種抑制剤についてのボイド数のグラフ表示を表す。
図１０は、高密度及びＩＳＯでのボイド数の合計についての実施例２の各種抑制剤についてのボイド数のグラフ表示を示す。
図１１は、実施例２の各種抑制剤についての高密度領域での中心部対縁部のボイドの発生率のグラフ表示を示す。
図１２は、実施例１の縁部と中心部のボイドの差を示す。
本発明は、一般に、困難な充填特性を有する半導体集積回路基板のめっきに好適な組成物に関する。この半導体集積回路基板としては、シーディングが不十分である又は実質的にシーディングされない相互接続フィーチャ、複雑なジオメトリを有する相互接続フィーチャ、小さな直径のフィーチャのみならず大きな直径の相互接続フィーチャ（約０．５μｍ未満又は更に実質的に小さい、例えば、２００ｎｍ未満、１００ｎｍ未満、５０ｎｍ未満、２５ｎｍ未満、２０ｎｍ未満、１５ｎｍ未満、又は更に１０ｎｍ未満など）、高いアスペクト比（少なくとも約３：１）又は低いアスペクト比（約３：１未満）を有するフィーチャが挙げられ、これらのフィーチャはいずれも、完全且つ実質的に欠陥がない状態で銅によって充填される必要がある。このプロセスは、５～２０ｎｍのエントリ寸法及び３：１より大きい（例えば、約４：１～約１０：１）アスペクト比を有するフィーチャ、及び高いアスペクト比を（少なくとも約３：１）又は低いアスペクト比（約３：１未満）を有するフィーチャを充填するのに特に有用である。これらのフィーチャはいずれも、完全且つ実質的に欠陥がない状態で銅によって充填される必要がある。
本発明の困難な充填特性を有する半導体集積回路基板の銅スーパーフィリングのための組成物は、一般に、抑制剤化合物及び銅イオン源を含む。これらの組成物は、また、任意ではあるが好ましくは、１以上のレベラー、１以上の促進剤、及び／又は塩化物を含んでもよい。前記添加剤は、高銅金属／低酸電解めっき浴、低銅金属／高酸電解めっき浴、及び中酸／高銅金属電解めっき浴に用途がある。本明細書に記載の組成物は、また、限定ではなく一例として、ハロゲン化物、グレインリファイナ、四級アミン、及びポリスルフィド化合物などの当技術分野に知られた他の添加剤を含むことができる。本明細書に記載の抑制剤、レベラー、及び促進剤を含む組成物は、小径／高アスペクト比のフィーチャを充填するために使用することができる。
本発明の銅めっき組成物に用いるのに好ましい抑制剤は、カチオン種に共有結合したポリエーテル基を含む。カチオン性ポリエーテル抑制剤は、窒素原子を含むことが好ましい。窒素原子を含む例示的なカチオン種は、一級、二級、三級、及び四級アミンを含む。「カチオン性」とは、ポリエーテル抑制剤が溶液中に正電荷を含む又は含み得ることを意味する。一級、二級、及び三級アミンは弱塩基性であり、酸を含む溶液に添加するとプロトン化されて正に帯電する。四級アミンは４個の窒素置換基を含み、四級化窒素は溶液のｐＨにかかわらず正電荷を有する。一級、二級、三級、及び四級アミンは、置換又は非置換のアルキルアミン、置換又は非置換のシクロアルキルアミン、置換又は非置換の芳香族アミン、置換又は非置換のヘテロアリールアミン、置換又は非置換のアルキルエーテルアミン、及び置換又は非置換の芳香族アルキルアミンであることができる。
新規電着組成物及びプロセス方法で使用される抑制剤は、一般に、例えば、アルコキシル化ジエチレントリアミン又はアルコキシル化トリエチレンテトラミンなどのアルコキシル化オリゴ（アルキレンイミン）を含み、ポリ（オキシアルキレン）ポリエーテル基がカチオン性窒素に共有結合し、好ましくはアルキレンオキシドと、その残基が抑制剤のコアアミン構造を構成するオリゴ（アルキレンイミン）基質との反応によって調製される。基質アミンは、好ましくは、少なくとも３個のアミン官能基、より好ましくは少なくとも４個のアミン官能基、典型的には最大７個のアミン官能基を含む。より具体的には、抑制剤を形成するためにアルコキシル化されている基質アミンは、以下の構造に対応し得る。
式中、ｘは０～４の整数、ｙは０～４の整数、ｘ＋ｙは２～６の整数、Ｒ１はアルキレン基を含み、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、及びＲ６の少なくとも１つは、プロピレンオキシドとエチレンオキシドのブロックコポリマーを含むポリエーテル置換基を含む。少なくとも１つのポリエーテル置換基におけるエチレンオキシド（ＥＯ）繰り返し単位のプロピレンオキシド（ＰＯ）繰り返し単位に対する比は、２：８～７：３、例えば、０．２５：１～１．４：１であり、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、及びＲ６の残りはそれぞれ、独立して、水素、低級アルキル、アミノアルキル、ヒドロキシアルキル、及びポリエーテル置換基からなる群から選択され、前記ポリエーテル置換基は、プロピレンオキシド（ＰＯ）繰り返し単位、エチレンオキシド（ＥＯ）繰り返し単位、又はＰＯ及びＥＯ繰り返し単位の組合せを含み、前記抑制剤化合物の数平均分子量は、約６，０００～約１２，０００である。
１つの実施形態においては、前記抑制剤は、以下の構造に対応し得る。
式中、ｘは０～４の整数、ｙは０～４の整数、ｘ＋ｙは２～６の整数、Ｒ１１は、アルキレンであり、好ましくは、Ｒ１２、Ｒ１３、Ｒ１４、Ｒ１５、及びＲ１６の少なくとも２個、より好ましくは少なくとも３個が水素であり、Ｒ１２、Ｒ１３、Ｒ１４、Ｒ１５、及びＲ１６の残りは、独立して、水素、アルキル、アミノアルキル、又はヒドロキシアルキルである。好ましくは、オリゴ（アルキレンイミン）基質中のＲ１２、Ｒ１３、Ｒ１４、Ｒ１５、及びＲ１６はそれぞれ水素である。アミン基質をプロピレンオキシド（ＰＯ）及びエチレンオキシド（ＥＯ）でアルコキシル化することにより、本明細書に記載の新規電着プロセスで使用される抑制剤のポリエーテル置換基が得られる。特に好ましいアミン基質としては、ジエチレントリアミン、トリエチレンテトラミン、及びテトラエチレンペンタミン（即ち、ｘ＋ｙが２、３、又は４の値を有する）が挙げられる。多くの用途にとって、トリエチレンテトラミンが特に好ましい。
エチレンオキシドモノマーとプロピレンオキシドモノマーとの共重合によって製造されるポリエーテル鎖において、ＰＯのＥＯに対するモル比は、２：８～７：３であることが一般に好ましく、より好ましくは、約０．２５：１～約１．４：１である。比較的低いＰＯ／ＥＯ比は、抑制剤の溶解度を高め、曇点を上昇させ、電着プロセスの過程での銅堆積物の均一性を高める。特に、ＥＯ単位の存在は、めっき溶液へのウエハの進入中に形成される銅堆積物中の渦模様などの欠陥の形成を最小限にするのを助ける。比較的高いＥＯ含量はまた、コアアミンとしての従来のアルコキシル化エチレンジアミンと比較して、アルコキシル化ジエチレントリアミン又はトリエチレンテトラミンの使用によって大幅に上昇する分極強度を緩和するのに役立つ。特定の理論に拘束されるものではないが、ポリアミンコア構造によって提供されるカソードの負極性に対する親和性の向上は、ポリエーテル置換基中のより高い相対ＥＯ含量を可能とし、これにより、水性媒体中の溶解度も向上させると考えられる。しかし、ＥＯ含量は高過ぎないことが好ましい。これは、抑制剤のより多くのアミンコア構造の使用によってもたらされる分極強度の所望の上昇を、過度に損なわせることがあるからである。抑制剤の分極効果を調節することが望ましい用途では、０．２５：１～１．１：１の範囲、例えば、１：３～１．０：１の範囲又は３：７～６：５の範囲のＰＯ／ＥＯ比が好ましいことがある。若干強い分極が好ましい場合、好適なＰＯ／ＥＯ比は、４：６～６：４、又は１．０：１～１．４：１の範囲である。
大部分の実施形態、特にｘ＋ｙの値が２、即ち、コアアミンがジエチレントリアミンである実施形態においては、抑制剤の数平均分子量は、好ましくは約６，０００～約２０，０００、より好ましくは約６，０００～約１２，０００、最も好ましくは約６，５００～約１０，０００である。しかし、特定の好ましい実施形態では、分子量は約１，０００～約３，０００、より好ましくは約１，５００～約２，０００であり、ＰＯ／ＥＯ比は高い、例えば、約１：１～約９：１、より好ましくは約６：４～約８：１、更により好ましくは約６：４～約５：１である。この実施形態の例示的なものは、約１，７００の分子量及び約８：２のＰＯ／ＥＯモル比を有する。別の例示的なものは、以下の構造に対応する。
これは、１，７００の分子量と３．１：１のＰＯ／ＥＯ比を有する。
ポリエーテルは、ランダム、交互、又はブロック構造でＥＯ繰り返し単位及びＰＯ繰り返し単位を含むことができる。ランダム構造では、ＥＯ繰り返し単位及びＰＯ繰り返し単位が、ポリエーテル鎖に沿った識別可能な線状パターンを有さない。交互構造では、ＥＯ繰り返し単位及びＰＯ繰り返し単位は、ＥＯ－ＰＯ、ＰＯ－ＥＯ、及び他の交互パターンの繰り返し単位など、幾つかの決まったパターンにしたがって交互に配列する。ブロック構造では、ポリエーテル鎖の線状部分が、ＰＯ繰り返し単位のブロックに結合したＥＯ繰り返し単位のブロックを含む。ポリエーテル鎖は、ジブロックを含むことができる。即ち、鎖は、ＰＯ繰り返し単位の第２のブロックに結合したＥＯ繰り返し単位の第１のブロックを含むことができる。或いは、鎖は、ＥＯ繰り返し単位の第２のブロックに結合したＰＯ繰り返し単位の第１のブロックを含むことができる。より複雑なブロック構造では、ポリエーテル鎖は、トリブロック（ＥＯブロック－ＰＯブロック－ＥＯブロック又はＰＯブロック－ＥＯブロック－ＰＯブロック）、テトラブロック、ペンタブロック、又はより高級なブロック配置を含むことができる。ＰＯブロック－ＥＯブロック－ＰＯトリブロック構造が、電解液中でのポリエーテル抑制剤の発泡を低減するのに有効であることが見出されている。ポリエーテル鎖がブロックコポリマー構造である場合、特に抑制剤の分子量が６，０００～１２，０００である実施形態においては、繰り返し単位の各ブロックは、約１～約３０の繰り返し単位、より好ましくは約７～約１５の繰り返し単位を含む。抑制剤分子量が１２，０００～２０，０００の範囲であり、ＰＯ又はＥＯのいずれかが主である場合（例えば、比率が２：８又は７：３である場合）、主であるアルキレンオキシドを含むブロックの好ましい長さは、幾分、より長くてよい（例えば、１５～２５繰り返し単位）。ＰＯブロック－ＥＯブロック－ＰＯブロックのトリブロック構造を含む好ましい実施形態では、窒素に結合した第１のＰＯブロック（末端内側ブロック）が１つのＰＯ単位を含む、或いは、最大約７個又は１５個ものＰＯ繰り返し単位を含み、ＰＯブロックに結合した第２のＥＯブロックが約７～約１５の繰り返し単位を含み、第２のＥＯブロックに結合した第３の（末端外側）ＰＯブロックが約５～約２０の繰り返し単位を含む。分子量が約１２，０００超である場合、外側のＰＯブロック及び中間のＥＯブロックは、幾分、より長くてもよく、例えば、それぞれ１５～２５の繰り返し単位を含む。
前記したように、ポリエーテルは、２つのブロックのみ、例えば、末端内側ＰＯブロックと末端外側ＥＯブロックを含むことができ、或いはトリブロック又は一連の４以上のブロックを含むことができる。溶解度を高め、比較的高い曇点をもたらし、抑制を調節するために、抑制剤のポリエーテル置換基は、例えば、少なくとも５個、より好ましくは少なくとも１０個のプロピレンオキシド（ＰＯ）繰り返し単位を含む相対的により内側のブロックに結合した、少なくとも５個、より好ましくは少なくとも１０個のエチレンオキシド（ＥＯ）繰り返し単位を含む末端外側ブロックを含むことができる。或いは、発泡を最小限に抑え、強力な抑制を確実にするために、ポリエーテルは、少なくとも５個、より好ましくは少なくとも１０個のエチレンオキシド（ＥＯ）繰り返し単位を含む相対的により内側のブロックに結合した、少なくとも５個、より好ましくは少なくとも１０個のプロピレンオキシド（ＰＯ）繰り返し単位を含む末端外側ブロックを含むことができる。
任意に、ＰＯ／ＥＯポリエーテルは、置換又は非置換の、アルキル基、アリール基、アラルキル、又はヘテロアリール基によってキャップされていてもよい。その製造の容易さ及び低コストから、好ましいキャッピング部分は、メチル基である。
窒素に共有結合したポリエーテル基を含む抑制剤化合物は、酸性溶液中において正電荷を含み、繰り返し単位ＥＯ及びＰＯを含む。正電荷、ＥＯ繰り返し単位、及びＰＯ繰り返し単位のそれぞれの官能性が、本発明の銅めっき組成物における抑制剤としてのポリエーテルの機能に影響を与え、向上させる各種化学的及び物理的性質に寄与すると考えられる。特定の理論に拘束されるものではないが、カチオン性種の正電荷は、電解めっき操作中にカソードとして機能する相互接続フィーチャに堆積した銅への抑制剤化合物の引き付けを高めると考えられる。本発明の抑制剤において、ＰＯ繰り返し単位は、より活性の高い繰り返し単位であると考えられる。即ち、ＰＯ繰り返し単位は、抑制剤機能を有し、銅堆積物の質に影響を与える。特定の理論に拘束されるものではないが、相対的に疎水性であるＰＯ繰り返し単位が、銅シード層及び電解堆積した銅の上に分極膜（極性膜；ａ ｐｏｌａｒｉｚｉｎｇ ｆｉｌｍ）を形成すると考えられる。
銅シード層は、ＣＶＤ、ＰＶＤ、又は当技術分野で知られた他の方法によって、相互接続フィーチャ内のバリア層の上に堆積させることができる。銅シード層は、電解めっき操作中に相互接続をスーパーフィリングする銅の更なる低減のためのカソードとして作用する。銅シード層は薄くてもよい（即ち、約３ｎｍ未満、例えば、１～３ｎｍなど）。しかし、フィーチャの底部又は側壁上の銅の厚みは、ＰＶＤプロセスの堆積速度が不均一であるため、フィーチャの上部及びパターン化されていない領域上よりも、通常、遥かに薄い。
幾つかの極端な状況では、底部又は側壁上の銅被覆は、シード層が不連続になるほど薄くなり得る。したがって、幾つかの例では、基板は、その上に約７００オングストローム未満の厚みの銅シード層を有する表面部分を含み、幾つかの例では、シード層は不連続である。
別の場合には、フィーチャの上部のシード層の被覆は、他のフィーチャ領域よりも厚く、これは、「シードオーバーハング」と称されることが多い。一般に、シード層の被覆の均一性は、フィーチャサイズの縮小とアスペクト比の増加に伴って著しく低下する。しかし、本発明の発明者らは、薄い又はオーバーハングしているシード層であっても、本発明は、成功裏に、従来技術よりも良好に行われることを見出した。
窒素含有カチオン種に共有結合した僅かに疎水性のＰＯ繰り返し単位を有する抑制剤化合物は、銅シード層上に抑制性膜を形成することができる。薄い銅シード被覆の場合、この極性有機膜（ｐｏｌａｒｉｚｉｎｇ ｏｒｇａｎｉｃ ｆｉｌｍ）は、相互接続フィーチャ全体、即ち、ビア又はトレンチの底部及び側壁に、より均一に電流を分布させることができる。均一な電流分布が、側壁の成長に対してより速いボトムアップ成長を促進すると考えられており、底部及び側壁のボイド形成を低減又は排除することができる。
本明細書に記載の強力な抑制力のある抑制剤は、また、相互接続フィーチャの上部のシードオーバーハング領域での銅の成長を抑制することに望ましくて、早期のピンチオフからの内部空隙の形成を低減させる。
本発明の発明者らは、本発明のカチオン種に共有結合したポリエーテル基を含む抑制剤化合物が、薄い又は厚い銅シード層上の銅堆積を抑制し、核形成密度を高めるのに有効であることを見出した。対照的に、比較的疎水性であるＰＯ繰り返し単位のみを含むポリエーテルは、適切な抑制剤として作用するのに必要な溶解性がなく、許容できないほど高い欠陥性をもたらす。即ち、ＰＯは優れた抑制剤であるが、ＰＯ繰り返し単位のみからなるポリマーは、分極膜を形成するのに十分高い濃度で銅シード層上に吸着することができるほど銅めっき溶液中に入るのに十分に可溶性ではないことがある。したがって、ポリエーテル基は、その親水性、ひいてはその溶解性を高めるためにＥＯ繰り返し単位を含むことが好ましい。
カチオン種が窒素原子を含む実施形態においては、各窒素原子は、１、２、又は３個のＰＯ／ＥＯポリエーテルに共有結合することができる。好ましくは、窒素原子は、２つのＰＯ／ＥＯポリエーテルに共有結合している。カチオン種が第一級、第二級、又は第三級アミンである実施形態においては、窒素原子をアルキル化して窒素原子を四級化し、それを正に荷電させることができる。好ましくは、アルキル基は、メチル、エチル、ｎ－プロピル、イソプロピルなどの、１～８個の炭素を有する短鎖炭化水素基である。好ましくはアルキル基はメチル基である。したがって、窒素原子は、抑制剤が、例えば、メチル化アルキルアミンに共有結合した２つのＰＯ／ＥＯポリエーテルを含む場合、正電荷を有する四級アミンを形成することができる。
新規なプロセスで使用される電着組成物に含まれる好ましいクラスの抑制剤は、以下の構造に対応する。
式中、ｘは０～４の整数、ｙは０～４の整数、ｘ＋ｙは２～６の整数、Ｒ１はアルキレン基を含み、Ｒ２、Ｒ３、Ｒ４、Ｒ５、及びＲ６の少なくとも１つは、プロピレンオキシドとエチレンオキシドのブロックコポリマーを含むポリエーテル置換基を含み、Ｒ２、Ｒ３、Ｒ４、Ｒ５、及びＲ６の残りはそれぞれ、水素、低級アルキル、アミノアルキル、ヒドロキシアルキル、及びポリエーテル置換基からなる群から選択され、前記ポリエーテル置換基は、プロピレンオキシド（ＰＯ）繰り返し単位、エチレンオキシド（ＥＯ）繰り返し単位、又はＰＯ及びＥＯ繰り返し単位の組合せを含む。少なくとも１つのポリエーテル置換基、好ましくは全てのポリエーテル置換基、及び分子全体におけるプロピレンオキシド繰り返し単位（ＰＯ）のエチレンオキシド（ＥＯ）繰り返し単位に対する比は、一般に、２：８～７：３であり、より好ましくは４：６～６：４である。特定の好ましい実施形態では、ＰＯ／ＥＯ比は比較的低い、即ち、３：７～６：５、又は０．２５：１～１．４：１、又は０．２５：１～１．１：１である。特に、構造Ｉのｘ＋ｙが３の値を有する種においては、最適に向上した分極（極性；ｐｏｌａｒｉｚａｔｉｏｎ）は、１．１：１～１．４：１のＰＯ／ＥＯ比で実現することができる。前記した特定の低分子量の実施形態においては、ＰＯ／ＥＯ比は、好ましくは１：１～９：１、より好ましくは６：４～８：１、最も好ましくは６：４～５：１である。１つの特に好ましい種は、１，７００の分子量及び約８：２のＰＯ／ＥＯ比を有する。別の特に好ましい種においては、ｘ及びｙはいずれも０であり、ＰＯ／ＥＯ比は約２：１～約１：１．３であり、その種は約４，５００～６，０００の分子量を有する。
好ましくは、Ｒ２、Ｒ３、Ｒ４、Ｒ５、及びＲ６の少なくとも２つ、より好ましくは少なくとも３つは、プロピレンオキシド（ＰＯ）とエチレン（ＥＯ）とのブロックコポリマーを含むポリエーテルを含み、最も好ましくはＲ２、Ｒ３、Ｒ４、Ｒ５、及びＲ６はそれぞれ、ＰＯ／ＥＯブロックコポリマーを含む。各場合において、ＰＯ／ＥＯ比は、好ましくは約２：８～約７：３、より好ましくは約４：６～約６：４、又は前記した他のより微調整された比のいずれかである。
前記した抑制剤化合物は、約１０ｍｇ／Ｌ～約１０００ｍｇ／Ｌ、好ましくは約５０ｍｇ／Ｌ～約５００ｍｇ／Ｌ、より好ましくは約７５～約３００ｍｇ／Ｌの全浴濃度で存在することができる。これらの濃度範囲内でＣｕめっき組成物に弱カチオン性ポリエーテル抑制剤を添加すれば、早期ピンチオフ、底部ボイド形成、又は側壁ボイド形成を減少させるという追加の利点と共に、集積回路デバイスのフィーチャを満たすのに十分である。
特に好ましい抑制剤は以下の構造に対応する。
（式中、ａは、１０～１４の平均値を有し、ｂは、１２～１６の平均値を有し、ＰＯ単位のＥＯ単位に対するモル比は１：１～１．３：１であり、分子量は、６，５００～７，５００である。）；
（式中、ｃは、１２～１６の平均値を有し、ｄは、１０～１４の平均値を有し、ＰＯ単位のＥＯ単位に対するモル比は１：１～１．３：１であり、分子量は、６，５００～７，５００である。）；
（式中、ｅは、１４～１６の平均値を有し、ｆは、６～９の平均値を有し、ＰＯ単位のＥＯ単位に対するモル比は０．５：１～０．７：１であり、分子量は、６，５００～７，５００である。）；
（式中、ｇは、１８～２４の平均値を有し、ｈは、９～１２の平均値を有し、ＰＯ単位のＥＯ単位に対するモル比は０．４：１～０．７：１であり、分子量は、９，０００～１１，０００である。）；
（式中、ｉは、６～９の平均値を有し、ｊは、１４～１６の平均値を有し、ＰＯ単位のＥＯ単位に対するモル比は０．５：１～０．７：１であり、分子量は、６，５００～７，５００である。）
下記構造に対応する抑制剤を使用して、比較的ボイドのない堆積物も提供されている。
（式中、ｋは、１５～２０の平均値を有し、ｌは、３～７の平均値を有し、ＰＯ単位のＥＯ単位に対するモル比は０．２５：１～０．４：１であり、分子量は９，０００～１１，０００である）；
（式中、ｍは、１０～２４の平均値を有し、ｎは、８～１２の平均値を有し、ＰＯ単位のＥＯ単位に対するモル比は０．８：１～１．０：１であり、分子量は、６，５００～７，５００である。）
構造ＶＩＩ～ＸＩＩＩの抑制剤のうち、特に好ましい抑制剤は、構造１１～１７にそれぞれ対応する。
前記のように、抑制剤のアルコキシル化アミン基は場合により四級化されていてもよい。四級化アミン実施形態を調製するためには、アミン部位をまずアルコキシル化して前記したＰＯ／ＥＯ関係及びパターンを有するポリエーテル置換基を提供し、その後、アルコキシル化アミンを脂肪族又は芳香族ハロゲン化物又は硫酸塩などの四級化剤と反応させて、アミン部位の１以上を四級化する。一般に、短いアルキレン基によってのみ分離されるアミン部位（例えば、Ｒ１がエチレン又はプロピレンである場合）は、反応において少なくとも一方は四級化される。したがって、例えば、ｘ＋ｙ＝３又はｘ＋ｙ＝４の場合、四級化抑制剤は、典型的には、以下の構造に対応し得る。
式中、Ｒ２、Ｒ３、Ｒ４、Ｒ５、及びＲ６の少なくとも１つは、プロピレンオキシドとエチレンオキシドのブロックコポリマーを含むポリエーテル置換基を含み、プロピレンオキシド（ＰＯ）繰り返し単位のエチレンオキシド（ＰＯ）繰り返し単位に対する比が、０．２５：１～１．４：１であり、Ｒ２、Ｒ３、Ｒ４、Ｒ５、及びＲ６の残りはそれぞれ、水素、低級アルキル、アミノアルキル、ヒドロキシアルキル、及びポリエーテル置換基からなる群から選択され、前記ポリエーテル置換基は、プロピレンオキシド（ＰＯ）繰り返し単位、エチレンオキシド（ＥＯ）繰り返し単位、又はＰＯ及びＥＯ繰り返し単位の組合せを含み、Ｒ７及びＲ８のそれぞれは、アルキル、アリール、アラルキル、アルケニル、及びプロトンからなる群から選択され、Ｒ７及びＲ８の少なくとも１つは、プロトン以外であり、Ｒ９は、アルキル、アリール、アラルキル、及びアルケニルからなる群から選択され、前記抑制剤化合物の数平均分子量は、約６，０００～約１２，０００である。
アルコキシル化オリゴ（アルキレンイミン）抑制剤を本明細書の他の箇所に記載の促進剤と組み合わせて含有する電解めっき浴は、５００ｎｍ未満、又は２００ｎｍ未満、又は１００ｎｍ未満、又は５０ｎｍ未満のエントリ寸法を有するビア及びトレンチのボトムアップスーパーフィリングが可能であることが見出された。構造ＩＩの抑制剤を含む新規のめっき組成物の使用は、２５ｎｍ未満、又は２０ｎｍ未満、又は１５ｎｍ未満、又は更には１０ｎｍ未満のエントリ寸法を有するフィーチャのスーパーフィリングに効果的であることが分かった。
本明細書に記載の組成物は、また、任意ではあるが好ましくは、銅の高アスペクト比フィーチャへのスーパーフィリングを実質的に妨げることなくレベリング効果を高めることができるレベラーを含む。適切なレベラーの例は、例えば、その主題の全体が参照により本明細書中に援用される米国特許公開第２００５／００４５４８８号（Ｐａｎｅｃｃａｓｉｏら）に見出すことができる。この種のレベラーは、実質的にスーパーフィリングを妨害せず、銅浴を、水平方向における成長速度より大幅に大きい（より大きな相互接続の従来のスーパーフィリングよりも遥かにそうである）垂直方向の成長速度をもたらす促進剤と抑制剤の添加剤の組合せで配合できることが分かった。レベラーは、例えば、約０．０１ｍｇ／Ｌ～約２５ｍｇ／Ｌ、より好ましくは約０．１～約１５ｍｇ／Ｌ、より好ましくは約１．０～約６．０ｍｇ／Ｌの濃度で含有される。
特に好ましいレベラーは、ジピリジルポリマーを含む。様々な実施形態においては、レベラーは、下記構造に対応する。
式中、ｎは３～１５、好ましくは５～１０、例えば９～１０（レベラーＩ）又は７～８（レベラーＩＩ）の値を有する。他の実施形態では、レベラーは、ジピリジル化合物とジグリシジルエーテルとの反応生成物、例えば、以下の反応生成物を含む。
これは、例えば、水性媒体中、９０℃で３時間の反応時間で調製される。
更なる代替の実施形態においては、レベラーは、以下の反応生成物を含む。
この反応は、９．３バールの圧力及び２分間の滞留時間で１６０℃の温度でフローリアクタを通る水性媒体中で行われる。当業者は、硫酸塩は例示であること、ジグリシジルエーテルが任意の相溶性アニオン（例えば、塩化物又は臭化物）のジピリジル塩と反応してジピリジルポリマーレベラーを生成することができることを理解しよう。更なる代替によれば、レベラーは、ジピリジル化合物と、ポリアルキレンオキシド又はオリゴアルキレンオキシドのジグリシジルエーテル（例えば、以下）との反応生成物を含み得る。
これは、例えば、９．３バールの圧力及び１６０℃の温度でフローリアクタを通るエチレングリコール媒体中での反応により調製することができる。
促進剤に関して、促進剤は、例えば、その主題の全体が参照により本明細書中に援用される米国特許第６，７７６，８９３（Ｔｏｏら）に記載の浴可溶性有機二価硫黄化合物であることができる。
好ましい一実施形態においては、促進剤は、式（１０）に対応する。
Ｒ１－（Ｓ）ｎＲＸＯ３Ｍ （１０）
ここで、
Ｍは、原子価を満たすのに必要な水素、アルカリ金属、又はアンモニウムであり；
Ｘは、Ｓ又はＰであり；
Ｒは、炭素数１～８のアルキレン又は環状アルキレン基、炭素数６～１２の芳香族炭化水素又は脂肪族芳香族炭化水素であり；
ｎは、１～６であり；
Ｒ１は、ＭＯ３ＸＲであり、ここで、Ｍ、Ｘ、及びＲは上で定義した通りである。
レベラーが、ジピリジルポリマーである場合、ポリエーテル置換基は、ブロック以外の、例えばランダムなＰＯ／ＥＯ配列を有することができるが、ブロックコポリマー構造が依然として好ましい。
別の好ましい実施形態では、促進剤は、以下の式（１１）で表される１－プロパンスルホン酸、３，３’－ジチオビス、二ナトリウム塩である。
促進剤は、典型的には、約０．５～約１０００ｍｇ／Ｌ、より典型的には約２～約１００ｍｇ／Ｌ、例えば、約５０～９０ｍｇ／Ｌの濃度で含有される。
本発明の発明者らは、本明細書に記載された、記載の抑制剤を含有する電解質組成物が、より高濃度の促進剤の使用を可能にし、多くの用途において、従来プロセスよりも高濃度の促進剤と組み合わせて使用されなければならないことを見出した。これは、例えば、以下の実施例７に記載されるように、スーパーフィリングの速度の向上を可能にする。
任意に、その主題の全体が参照により本明細書中に援用される米国特許公開第２００３／０１６８３４３号（Ｃｏｍｍａｎｄｅｒら）に開示されているような塩化ベンジルとヒドロキシエチルポリエチレンイミンとの反応生成物を含む更なるレベリング化合物を浴に含有させることができる。
本明細書に記載の促進剤、抑制剤、及びレベラーの組成物は、様々な組合せ及び様々な濃度で使用して、非常に少ない又は全くないボイド発生率など、低欠陥という所望の結果を得ることができる。したがって、浴中の促進剤、抑制剤、及びレベラーの組合せは、実質的にボイドを有しない堆積物を生成することが望ましく、これは、堆積物に含まれるボイドが、５μｍ２当たり７５個未満、より好ましくは１μｍ２当たり５０個未満、更により好ましくは１μｍ２当たり１０個未満であることを意味する。
促進剤、抑制剤、及びレベラーの濃度及び種類は、所望の結果を生じるように最適化することができる。例えば、前記抑制剤のいずれかを７５～２２５ｍｇ／Ｌ、ジピリジルレベラーを０．１～５０ｍｇ／Ｌ、及びＳＰＳ促進剤を２～１００ｍｇ／Ｌ含有するめっき浴を使用して良好な結果が得られた。また、前記した抑制剤であって、数平均分子量が約１，０００～約２０，０００である抑制剤を７５～２２５ｍｇ／Ｌ、０．１～２５ｍｇ、ジピリジルレベラーを１．０～７５ｍｇ／Ｌ、及び有機二価硫黄化合物を含む促進剤を５０～１００ｍｇ／Ｌ含有するめっき浴を使用しても良好な結果が得られた。
銅電解めっき浴の成分は、めっきされる基板及び所望の銅堆積物の種類に応じて広範に変わり得る。本明細書に記載の電解浴は、酸性浴及びアルカリ性浴を含む。様々な銅電解めっき浴が、「Ｍｏｄｅｒｎ Ｅｌｅｃｔｒｏｐｌａｔｉｎｇ」（Ｆ．Ａ．Ｌｏｗｅｎｈｅｉｍ編、Ｊｏｈｎ Ｒｅｉｌｙ＆Ｓｏｎｓ、Ｉｎｃ．、１８３～２０３頁（１９７４））に記載されている。例示的な銅電解めっき浴としては、フルオロホウ酸銅、ピロリン酸銅、シアン化銅、ホスホン酸銅、及びメタンスルホン酸などの他の銅金属錯体が挙げられる。最も典型的な銅電解めっき浴は、酸性溶液中に硫酸銅を含む。
銅及び酸の濃度は、例えば、銅が約２～約７０ｇ／Ｌ、酸が約２～約２２５ｇ／Ｌのように広範に変わり得る。これに関して、構造Ｉの抑制剤は、高酸／低銅系、低酸／高銅系、及び中酸／高銅系などの全ての酸／銅濃度範囲での使用に適している。
高酸／低銅系では、銅イオン濃度は、４ｇ／Ｌから３０ｇ／Ｌのオーダーであることができ、酸濃度は、約１００ｇ／Ｌ超～最大約２２５ｇ／Ｌの量であり得る。１つの高酸／低銅系では、銅イオン濃度は、約１７ｇ／Ｌであり、Ｈ２ＳＯ４濃度は、約１８０ｇ／Ｌである。
低酸／高銅系では、銅イオン濃度は、約３０ｇ／Ｌ超のオーダー、約４０ｇ／Ｌ超、更には約６０ｇ／Ｌ超のオーダーの銅であることができる（なお、５０ｇ／Ｌの銅は、２００ｇ／ＬのＣｕＳＯ４・５Ｈ２Ｏ（硫酸銅・５水和物）に対応する）。これらの系における酸濃度は、約５０ｇ／Ｌ未満、約４０ｇ／Ｌ未満、更には約３０ｇ／Ｌ未満のＨ２ＳＯ４であり、約２ｇ／Ｌまでであり得る。１つの例示的な低酸／高銅系では、銅濃度は、約４０ｇ／Ｌ、Ｈ２ＳＯ４濃度は、約１０ｇ／Ｌである。
中酸／高銅系では、銅イオン濃度は、約３０ｇ／Ｌのオーダーから約６０ｇ／Ｌのオーダーであることができ、酸濃度は、約５０ｇ／Ｌ超から最大約１００ｇ／Ｌの量の硫酸であり得る。１つの中酸／高銅系では、銅イオン濃度は、約５０ｇ／Ｌであり、Ｈ２ＳＯ４濃度は、約８０ｇ／Ｌである。
塩化物イオンも、また、浴中で最大２００ｍｇ／Ｌ、好ましくは最大１００ｍｇ／Ｌ、より好ましくは約１０～９０ｍｇ／Ｌのレベルで使用することができる。塩化物イオンは、促進剤、抑制剤、及びレベラーを含む他の浴添加剤の機能を高めるために、これらの濃度範囲で添加される。１つの好ましい低銅／低酸電着浴は、約５ｇ／Ｌの銅イオン、約１０ｇ／Ｌの硫酸、及び約５０ｐｐｍの塩化物イオンを含有する。
銅めっき金属に所望の表面仕上げを提供するために、典型的には、多種多様な添加剤を浴に使用することができる。通常、１超の添加剤が、所望の機能をもたらす各添加剤と共に使用される。少なくとも２つの添加剤は、相互接続フィーチャのボトムアップ充填を開始し、金属めっきされた物理的（例えば、輝度）、構造的、及び電気的特性（例えば、導電性及び信頼性）を改善するために、一般に使用される。具体的な添加剤（通常、有機添加剤）が、結晶粒の微細化、樹状成長の抑制、及び被覆力と均一電着性の向上に使用される。電解めっきに使用される様々な添加剤は、上で引用した「Ｍｏｄｅｒｎ Ｅｌｅｃｔｒｏｐｌａｔｉｎｇ」などの多くの文献に議論されている。特に望ましい添加剤系は、芳香族又は脂肪族第四級アミン、ポリスルフィド化合物、及びポリエーテルの混合物を使用する。他の添加剤としては、セレン、テルル、及び硫黄の化合物などの成分が挙げられる。
半導体基板をめっきするためのめっき装置は、例えば、その主題の全体が参照により本明細書中に援用される米国特許第６，０２４，８５６号（Ｈａｙｄｕら）に記載されているように当該技術分野においてよく知られている。めっき装置は、典型的には、銅電解溶液を保持し、プラスチック又は電解めっき溶液に対して不活性な他の材料などの適切な材料で形成されている電解めっきタンクを含む。タンクは、特に、ウエハめっき用に円筒形であることができる。カソードは、タンクの上部に水平に配置され、トレンチやビアなどの開口部を有するシリコンウエハなどの任意の種類の基板とすることができる。ウエハ基板は、典型的には、まず、銅拡散を抑制するために、窒化チタン、タンタル、窒化タンタル、又はルテニウムであり得るバリア層で被覆され、次いで、銅のスーパーフィリングの開始のための、典型的には銅又は他の金属基板のシード層である種導電層で被覆される。銅シード層は、例えば、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）などによって形成することができる。アノードは、円形（即ち、ウエハめっき用）であってもよく、タンクの下部に水平に配置されてアノードとカソードとの間に空間を形成してもよい。１つの実施形態では、アノードは、例えば、銅金属を含む可溶性アノードである。
本明細書に記載の浴添加剤を含む電解組成物は、また、膜技術との組合せにおいても有用である。したがって、１つの好ましい実施形態においては、アノードは、アノード表面上での有機浴添加剤の酸化を最小限に抑えるために、膜によって有機浴添加剤から隔離されていてもよい。
カソード基板とアノードとは、それぞれ配線により、整流器（電源）に電気的に接続されている。直流又はパルス電流用のカソード基板は、正味の負電荷を有するので、溶液中の銅イオンはカソード基板で還元されてカソード表面にめっきされた銅金属を形成する。アノードで酸化反応が起こる。カソード及びアノードは、タンク内に水平又は垂直に配置することができる。
電流は、サブミクロンフィーチャにおける種導電層、典型的には銅シード層と電気的に連通している負端子を有する電源から供給される。電源の正端子は、前記電解溶液と接触しているアノードと電気的に連通している。
本発明の電解めっきシステムの動作中、整流器に電圧が印加されると、銅金属がカソード基板の表面にめっきされる。パルス電流、直流電流、反転周期電流、又は他の適切な電流構成を用いることができる。電解溶液の温度は、加熱器／冷却器を使用して維持することができ、それによって電解溶液が保持タンクから除去され、加熱器／冷却器を通って流れ、次いで、保持タンクにリサイクルされる
薄い銅シード被覆の場合には、相互接続フィーチャの下部に供給される電流はより少なく、底部又は側壁のボイド及び緩慢なボトムアップ成長をもたらし得る。シードオーバーハングを有するフィーチャの場合、ボトムアップ成長が表面に達する前に、電解銅の成長によってフィーチャ上部で早期のピンチオフを有することがある。従来の抑制剤は、銅電解堆積による相互接続フィーチャのピンチオフを防止するのに十分なほど早いボトムアップスーパーフィリングを促進するのに十分な電流を相互接続フィーチャの底部に送ることができず、特に薄い銅シード層でシードされたフィーチャの場合、内部ボイドの生成につながる。また、従来の抑制剤は、早期のピンチオフを防ぐためにシードオーバーハング領域上の銅成長を抑制するのに十分に強力な抑制力を有していない場合もある。
特定の理論に拘束されるものではないが、本発明の抑制剤化合物は、銅シード層上に分極膜（極性膜；ａ ｐｏｌａｒｉｚｉｎｇ ｆｉｌｍ）を形成することによって、内部ボイドの生成を抑制し、ボトムアップスーパーフィリング堆積速度を、本発明の抑制剤化合物を含まない典型的な電解めっき溶液に対して最大２倍まで上げるように機能すると考えられる。また、本明細書に記載の抑制剤化合物は、大部分の従来の抑制剤よりも強い抑制力（より高い分極性（極性；ｐｏｌａｒｉｚｉｎｇ））を有し、それにより相互接続フィーチャの底部及び側壁に堆積された銅シード層上により均一に電流を送ることができ、底部と側壁のボイドを低減又は排除することにつながる。均一な電流分布は、ボトムアップ・スーパーフィリングが迅速に生じ、フィーチャの側面及び上部における堆積が、堆積物のピンチオフと、内部ボイドの形成を引き起こさない程度に、フィーチャ底部での銅成長を他の領域における堆積に対して高める。本発明の抑制剤化合物は、薄い又はオーバーハングした銅シード層上の迅速なボトムアップスーパーフィリングに有効である。例えば、抑制剤化合物は、約１オングストローム～約１００オングストロームの厚みを有する相互接続フィーチャの底部及び側壁に薄い銅シード層をシードした相互接続フィーチャをスーパーフィリングするのに有効であることが分かった。
本発明の抑制剤化合物を本明細書に記載の方法で電解銅めっき溶液に添加することの利点は、これらの化合物を含まない浴から形成される堆積物と比較して内部ボイドの発生が減少することである。内部ボイドは、フィーチャ側壁及びフィーチャの上部入口に堆積する銅から生成し、ピンチオフを引き起こして、フィーチャの深さへのアクセスが閉じられる。この欠陥は、小さいフィーチャ（例えば、約１００ｎｍ未満）及び／又は高いアスペクト比（深さ：幅）、例えば、約４：１を超えるアスペクト比を有するフィーチャで特に観察される。フィーチャに残存するそれらのボイドは、銅の相互接続の電気的接続性を妨げることがある。本明細書に記載の抑制剤化合物は、前記した迅速なスーパーフィリング機構及び強力な抑制力によって内部ボイドの発生率を低減すると考えられる。
任意に、本発明のめっきシステムは、その主題の全体が参照により本明細書中に援用される米国特許第６，０２４，８５６号（Ｈａｙｄｕら）に記載されているように、所定の動作パラメータ（条件）が満たさるときにシステムから電解溶液の一部を除去することによって制御することができる。その後、新しい電解溶液を同時に又は除去後に実質的に同量で系に添加する。新しい電解溶液は、電解めっき浴及びシステムを維持するのに必要な全ての材料を含む単一の液体であることが好ましい。追加／除去システムは、一定のめっき特性などの向上しためっき効果を有する定常状態の一定のめっきシステムを維持する。このシステム及び方法では、めっき浴は、浴成分が実質的に定常状態値である定常状態に達する。
例えば、電流濃度、印加電圧、電流密度、電解溶液温度などの電解条件は、従来の電解銅めっき方法と本質的に同一である。例えば、浴温度は、約２０～２７℃のようなほぼ室温に維持してもよいが、約４０℃又はそれ以上の高温であってもよい。電流密度は、典型的には、最大約１００ｍＡ／ｃｍ２、典型的には約２ｍＡ／ｃｍ２～約６０ｍＡ／ｃｍ２である。約１：１のアノード対カソード比を用いることが好ましいが、これはまた、約１：４～４：１まで広範に変わり得る。このプロセスは、また、電解めっきタンク中での混合を使用し、この混合は、撹拌により提供される、又は好ましくは、タンクを通る循環電解溶液の循環流によって提供される。電解めっきタンクを通る流れは、約１分間未満、より典型的には３０秒間未満、例えば、１０～２０秒間のタンク内電解溶液の典型的滞留時間を提供する。
５０ｎｍ未満のエントリ寸法を有するフィーチャを充填するための特に好ましい電着スケジュールでは、電流密度は、少なくとも３．５ｍＡ／ｃｍ２、より好ましくは少なくとも５ｍＡ／ｃｍ２に維持される。電着サイクル中に電流を上げることができる。例えば、電着を、３～８秒間、少なくとも５ｍＡ／ｃｍ２の電流密度で開始し、続いて１０～３０秒間、少なくとも７ｍＡ／ｃｍ２に維持し、その後、少なくとも５０秒間、少なくとも１５ｍＡ／ｃｍ２に維持することができる。１つの代替例では、電流密度は、第１の期間、３～１０ｍＡ／ｃｍ２に維持し、電着が終了する第２の期間、８～２０ｍＡ／ｃｍ２に維持する。
以下の実施例は、本発明の実施を更に説明する。
実施例
硫酸銅（５ｇ／ＬのＣｕ＋＋イオン）、硫酸（１０ｇ／Ｌ）、及び塩化物イオン（５０ｍｇ／Ｌ）を含む電着メークアップ溶液を調製した。下記構造：
に対応するジピリジルポリマーレベラーを、１．４ｍｇ／Ｌの濃度でメークアップ溶液に添加した。
ジピリジルポリマーレベラーを含むメークアップ溶液から、ＳＰＳ促進剤を６１ｍｇ／Ｌ又は８２ｍｇ／Ｌの濃度で、４つの別々の抑制剤のいずれかを１００ｍｇ／Ｌ又は２００ｍｇ／Ｌの濃度で添加することによって、一連の実験電着浴を調製した。
抑制剤１３は、７，１００の数平均分子量を有し、各アミン部位が、ＰＯ：ＥＯモル比０．５７のプロピレンオキシド（ＰＯ）とエチレンオキシド（ＥＯ）の繰り返し単位のブロックコポリマーで置換されたトリエチレンテトラミンを含有した。
抑制剤１７も、７，１００の数平均分子量を有し、各アミン部位が、ＰＯ：ＥＯモル比０．９３のプロピレンオキシド（ＰＯ）とエチレンオキシド（ＥＯ）のブロックコポリマーで置換されたトリエチレンテトラミンを含有した。
抑制剤１４は、９，９７０の数平均分子量を有し、各アミン部位が、ＰＯ：ＥＯモル比０．５７のプロピレンオキシド（ＰＯ）とエチレンオキシド（ＥＯ）のブロックコポリマーで置換されたトリエチレンテトラミンを含有した。
抑制剤１８は、１４，９４４の数平均分子量を有し、各アミン部位が、ＰＯ：ＥＯモル比０．５１：１のプロピレンオキシド（ＰＯ）とエチレンオキシド（ＥＯ）のブロックコポリマーで置換されたトリエチレンテトラミンを含有した。
抑制剤１６は、７，１００の数平均分子量を有し、各アミン部位が、ＰＯ：ＥＯモル比０．３２のプロピレンオキシド（ＰＯ）とエチレンオキシド（ＥＯ）のブロックコポリマーで置換されたトリエチレンテトラミンを含有した。
これらのメッキ溶液を使用して、２５回の別々の電着試験を行い、市販のシリコンウエハのサブミクロンのキャビティをスーパーフィリングした。各ウエハは、孤立ビアチェーン領域及びより高密度のビアチェーン領域を含み、キャビティは、８～１４ｎｍのエントリ寸法及び１０：１～１５：１のアスペクト比を有した。試験のうち１０回は、高初期電流密度（４．５秒間２．８ｍＡ／ｃｍ２、その後２２秒間１０ｍＡ／ｃｍ２、７８秒間２０ｍＡ／ｃｍ２）で行い、残りの１５回の試験は、低初期電流密度（６秒間１．６ｍＡ／ｃｍ２、その後２０秒間１０ｍＡ／ｃｍ２、７８秒間２０ｍＡ／ｃｍ２）で行った。
各試験で形成された堆積物中の中心ボイド、側壁ボイド、及び欠落金属の発生率について観察を行った。ボイドの発生率は、ウエハの孤立ビアチェーン領域（ＩＳＯ）及びより高密度のビアチェーン領域の両方の上面検査により決定した。電着浴の組成、電流密度、及びボイドの観察結果を表１に示す。高密度領域のボイド数を図１にグラフ表示し、ＩＳＯ領域のボイド数を図２にグラフ表示し、高密度及びＩＳＯでのボイド数の合計を図３にグラフ表示する。
図４及び図５は、記載された組成及び条件の組合せにおける、この実施例の全ての試験について、高密度及びＩＳＯ領域における平均結果をそれぞれ示す
図６は、この実施例の試験についての高密度領域での中心部対縁部におけるボイドの発生率をグラフ表示する。図７は、縁部と中心部のボイドの差を示す。
表１に報告され、図１～７、特に図４及び図５に示されたデータは、１．４ｍｇ／Ｌの一定のレベラー濃度における抑制剤選択、抑制剤濃度、及び促進剤濃度の組合せ効果を反映する。
実施例２
実施例１に記載のメークアップ溶液から、抑制剤１３を２００ｍｇ／Ｌの濃度で、ＳＰＳ促進剤を８２ｍｇ／Ｌの濃度で、５つの別々のレベラーのいずれかを各種割合で添加することによって、一連の電着浴を調製した。レベラーの構造及びレベラーＩＩＩ、ＩＶ、及びＶの合成条件を以下に示す。
市販のシリコンウエハにおけるサブミクロンキャビティをスーパーフィリングする１１回の別々の電着試験を行った。各ウエハは、孤立ビアチェーン領域（ＩＳＯ）及びより高密度のビアチェーン領域を含んでいた。キャビティは、８～１４ｎｍのエントリ寸法及び１０：１～１５：１のアスペクト比を有していた。
促進剤濃度、抑制剤濃度、レベラー選択、及びレベラー濃度の各組合せから形成された銅堆積物中の中心ボイド、側壁ボイド、及び欠落金属の発生率について観察を行った。ボイドの発生率は、ここでも、ウエハの孤立ビアチェーン領域（ＩＳＯ）及びより高密度のビアチェーン領域の両方の上面検査により決定した。電着浴の組成、電流密度、及びボイドの観察を表２に示す。高密度領域のボイド数を図８にグラフ表示し、ＩＳＯ領域のボイド数を図９にグラフ表示し、高密度及びＩＳＯでのボイド数の合計を図１０にグラフ表示する。
図１１は、この実施例の試験についての高密度領域の中心部及び縁部におけるボイドの発生率をグラフ表示する。図１２は、縁部と中心部のボイドの差を示す。
本発明又はその好ましい実施形態の要素を導入するとき、冠詞「ａ」、「ａｎ」、「ｔｈｅ」、及び「ｓａｉｄ」は、その要素が１以上あることを意味することが意図される。例えば、前述の説明及び後続の特許請求の範囲が「ａｎ」相互接続と言及することは、１以上のそのような相互接続があることを意味する。「含む（ｃｏｍｐｒｉｓｉｎｇ）」、「包含する（ｉｎｃｌｕｄｉｎｇ）」、及び「有する（ｈａｖｉｎｇ）」という用語は、包括的であることを意図し、列挙する要素以外の追加の要素が存在していてもよいことを意味する。
本明細書で使用される「約」という用語は、パラメータ、量、期間などの測定可能な値を指し、そのようなばらつきが本明細書に記載される発明を実施するのに適切である限り、具体的に記載された値の及び値から＋／－１５％以下のばらつき、好ましくは＋／－１０％以下のばらつき、より好ましくは＋／－５％以下のばらつき、更により好ましくは＋／－１％以下のばらつき、更により好ましくは＋／－０．１％以下のばらつきを含むことを意味する。更に、修飾語「約」が言及する値自体が本明細書に具体的に開示されることも理解されるべきである。
本明細書で使用される「直前」又は「直後」を含む「直ぐ」という用語は、１日以内、より好ましくは数時間以内、より好ましくは１時間以内、更により好ましくは数分以内の期間を指す。
本発明の範囲から逸脱することなしに様々な変更を上記記載において行うことができるので、上記記載に含まれ、添付図面に示されている全ての対象は例示的であり、限定する意味はないと解釈するものとすることを意図する。本発明の範囲は、添付の特許請求の範囲によって定義され、本発明の範囲から逸脱することなしに上記実施形態を変更してもよい。
米国特許第７，３０３，９９２号（Ｐａｎｅｃｃａｓｉｏ） ＵＳ２０１２／００１８３１０ ＵＳ２０１２／００２４７１１ ＵＳ２０１２／００２７９４８

Claims (33)

  1. 底部、側壁、及び上部開口部を有するサブミクロンサイズのフィーチャを含む電気的相互接続フィーチャを含む半導体集積回路デバイス基板上に、銅堆積物を電気めっきするためのプロセスであって、
    前記底部、前記側壁、及び前記上部開口部を有するサブミクロンサイズのフィーチャを含む半導体集積回路デバイス基板を電解めっき組成物に浸漬する工程であって、前記サブミクロンサイズのフィーチャが、少なくとも３：１のアスペクト比を有するような寸法を有する高アスペクト比のフィーチャを含み、前記電解めっき組成物が、前記基板上及び前記電気的相互接続フィーチャ内に銅を電解堆積させるのに十分な量の銅イオン源と、少なくとも３個のアミン部位を含むオリゴ（アルキレンイミン）の窒素に結合したポリエーテルを含む抑制剤とを含み、前記ポリエーテルが、プロピレンオキシド（ＰＯ）繰り返し単位及びエチレンオキシド（ＥＯ）繰り返し単位を含むブロックコポリマー置換基を含み、
    前記電解めっき組成物に電流を供給して前記基板上にＣｕを堆積させ、水平方向における成長速度よりも大きい垂直方向における成長速度で高速ボトムアップ堆積（ｒａｐｉｄ ｂｏｔｔｏｍ－ｕｐ ｄｅｐｏｓｉｔｉｏｎ）によって前記サブミクロンサイズのフィーチャをスーパーフィリングする工程を含み、
    前記オリゴ（アルキレンイミン）が、下記の構造に対応し、
    前記抑制剤の数平均分子量が、１，０００～２０，０００であることを特徴とするプロセス。
    （式中、ｘは０～４の整数、ｙは０～４の整数、ｘ＋ｙは２～６の整数、Ｒ１はアルキレン基を含み、Ｒ２、Ｒ３、Ｒ４、Ｒ５、及びＲ６の少なくとも１つは、プロピレンオキシドとエチレンオキシドのブロックコポリマーを含むポリエーテル置換基を含み、Ｒ２、Ｒ３、Ｒ４、Ｒ５、及びＲ６の残りはそれぞれ、水素、低級アルキル、アミノアルキル、ヒドロキシアルキル、及びポリエーテル置換基からなる群から選択され、前記ポリエーテル置換基は、プロピレンオキシド（ＰＯ）繰り返し単位、エチレンオキシド（ＥＯ）繰り返し単位、又はＰＯ及びＥＯ繰り返し単位の組合せを含む。）
  2. 前記ポリエーテルにおけるプロピレンオキシド（ＰＯ）繰り返し単位のエチレンオキシド（ＰＯ）繰り返し単位に対する比が、０．２５：１～１．４：１であり、前記抑制剤の数平均分子量が、６，０００～１２，０００である請求項１に記載のプロセス。
  3. 前記ポリエーテルにおけるプロピレンオキシド（ＰＯ）繰り返し単位のエチレンオキシド（ＰＯ）繰り返し単位に対する比が、２：８～７：３である請求項１に記載のプロセス。
  4. 前記ポリエーテルにおけるプロピレンオキシド（ＰＯ）繰り返し単位のエチレンオキシド（ＰＯ）繰り返し単位に対する比が、１：１～９：１であり、前記抑制剤の数平均分子量が、１，０００～３，０００である請求項１に記載のプロセス。
  5. 前記オリゴ（アルキレンイミン）が、少なくとも４個のアミン部位を含む請求項１から４のいずれかに記載のプロセス。
  6. Ｒ２、Ｒ３、Ｒ４、Ｒ５、及びＲ６少なくとも２つが、プロピレンオキシドとエチレンオキシドのブロックコポリマーを含むポリエーテル置換基を含み、前記抑制剤におけるプロピレンオキシド（ＰＯ）繰り返し単位のエチレンオキシド（ＰＯ）繰り返し単位に対する比が、０．２５：１～１．４：１、２：８～７：３、３：７～６：５、１：３～１．０：１、又は４：６～６：４である請求項２に記載のプロセス。
  7. Ｒ２、Ｒ３、Ｒ４、Ｒ５、及びＲ６のそれぞれが、プロピレンオキシドとエチレンオキシドのブロックコポリマーを含むポリエーテル置換基を含み、
    各ポリエーテル置換基におけるプロピレンオキシド（ＰＯ）繰り返し単位のエチレンオキシド繰り返し単位に対する比が、０．２５：１～１．４：１、２：８～７：３、３：７～６：５、１：３～１．０：１、又は４：６～６：４である、請求項１に記載のプロセス。
  8. 前記電解めっき組成物における前記抑制剤の濃度が、５０～２００ｍｇ／Ｌである請求項１に記載のプロセス。
  9. 前記電解めっき組成物が、促進剤を更に含む請求項１に記載のプロセス。
  10. ｘ＋ｙが２であり、少なくとも１つのポリエーテル置換基におけるＰＯ／ＥＯの比が１．０：１～１．４：１である請求項１に記載のプロセス。
  11. ｘ＋ｙが３であり、各ポリエーテル置換基におけるＰＯ／ＥＯ繰り返し単位の比が０．２５：１～１．１：１である請求項１に記載のプロセス。
  12. 各ポリエーテル置換基が、窒素に直接結合した末端内側ポリプロピレンオキシドブロック又はプロピレンオキシド単位を含む請求項１に記載のプロセス。
  13. 前記抑制剤の前記ポリエーテル置換基のそれぞれが、少なくとも５個のプロピレンオキシド（ＰＯ）繰り返し単位を含む相対的により内側のブロックに結合した少なくとも５個のエチレンオキシド（ＥＯ）繰り返し単位を含む末端外側ブロックを含む請求項１に記載のプロセス。
  14. 前記抑制剤の前記ポリエーテル置換基のそれぞれが、少なくとも１０個のエチレンオキシド（ＥＯ）繰り返し単位を含む相対的により内側のブロックに結合した少なくとも５個のプロピレンオキシド（ＰＯ）繰り返し単位を含む末端外側ブロックを含む請求項１に記載のプロセス。
  15. 各ポリエーテル置換基が、トリブロックＰＯ－ＥＯ－ＰＯコポリマーを含む請求項１に記載のプロセス。
  16. Ｒ １ が、２～６個の炭素原子を含む請求項１に記載のプロセス。
  17. 前記半導体集積回路デバイス基板が、５００ｎｍ未満、又は２００ｎｍ未満、又は１００ｎｍ未満、又は５０ｎｍ未満、又は２５ｎｍ未満、又は２０ｎｍ未満、又は１５ｎｍ未満、又は１０ｎｍ未満、又は５～２０ｎｍのエントリ寸法を有するフィーチャを含むサブミクロンサイズの電気的相互接続フィーチャを含む請求項１に記載のプロセス。
  18. 前記フィーチャ内の種導電層（ｓｅｍｉｎａｌ ｃｏｎｄｕｃｔｉｖｅ ｌａｙｅｒ）と電気的に連通している負端子と、前記電解めっき組成物と接触しているアノードと電気的に連通している正端子とを有する電源から電流が供給され、前記種導電層が、前記フィーチャの底部及び側壁に銅シード層を含む請求項１に記載のプロセス。
  19. 前記電解めっき組成物が、レベラーを更に含む請求項１に記載のプロセス。
  20. 前記レベラーが、下記を含む請求項１９に記載のプロセス。
    （式中、ｎは、５～１５である。）
  21. 前記レベラーが、下記を含む請求項２０に記載のプロセス。
    （式中、ｎは、７又は８又は９又は１０である。）
  22. 前記レベラーが、ジピリジル化合物とポリアルキレンオキシド又はオリゴアルキレンオキシドのジグリシジルエーテルとの反応生成物である請求項１９に記載のプロセス。
  23. 前記レベラーが、下記反応生成物を含む請求項２２に記載のプロセス。
    、又は
    、又は
  24. 前記フィーチャのエントリ寸法が５０ｎｍ未満であり、前記フィーチャを充填する間の電流密度が少なくとも３．５ｍＡ／ｃｍ ２ 又は少なくとも５ｍＡ／ｃｍ ２ である請求項１に記載のプロセス。
  25. 前記電流密度が、（ａ）３～８秒間の第１の期間、少なくとも５ｍＡ／ｃｍ ２ で維持され、続いて、１０～３０秒間の第２の期間、少なくとも７ｍＡ／ｃｍ ２ で維持され、その後、少なくとも５０秒間の更なる期間、少なくとも１５ｍＡ／ｃｍ ２ で維持される、又は（ｂ）第１の期間中、３～１０ｍＡｃｍ ２ で維持され、第２の期間中、８～２０ｍＡ／ｃｍ ２ の電流密度で終了する請求項２４に記載のプロセス。
  26. 前記抑制剤が、下記からなる群から選択される請求項１に記載のプロセス。
    （式中、ａは、１０～１４の平均値を有し、ｂは、１２～１６の平均値を有し、ＰＯ単位のＥＯ単位に対するモル比は１：１～１．３：１であり、数平均分子量は、６，５００～７，５００である。）；
    （式中、ｃは、１２～１６の平均値を有し、ｄは、１０～１４の平均値を有し、ＰＯ単位のＥＯ単位に対するモル比は１：１～１．３：１であり、数平均分子量は、６，５００～７，５００である。）；
    （式中、ｅは、１４～１６の平均値を有し、ｆは、６～９の平均値を有し、ＰＯ単位のＥＯ単位に対するモル比は０．５：１～０．７：１であり、数平均分子量は、６，５００～７，５００である。）；
    （式中、ｇは、１８～２４の平均値を有し、ｈは、９～１２の平均値を有し、ＰＯ単位のＥＯ単位に対するモル比は０．４：１～０．７：１であり、数平均分子量は、９，０００～１１，０００である。）；
    （式中、ｉは、６～９の平均値を有し、ｊは、１４～１６の平均値を有し、ＰＯ単位のＥＯ単位に対するモル比は０．５：１～０．７：１であり、数平均分子量は、６，５００～７，５００である。）
  27. 前記電解めっき組成物が、３５～１００ｍｇ／Ｌの濃度の３，３’－ジチオビス（１－プロパンスルホン酸ナトリウム）、及び５０～２５０ｍｇ／Ｌの濃度の前記抑制剤を含む請求項１に記載のプロセス。
  28. 前記抑制剤が、下記からなる群から選択される請求項２７に記載のプロセス。
    （式中、ｇは、１８～２４の平均値を有し、ｈは、９～１２の平均値を有し、ＰＯ単位のＥＯ単位に対するモル比は０．４：１～０．７：１であり、数平均分子量は、６，５００～７，５００である。）；
    （式中、ｋは、１５～２０の平均値を有し、ｌは、３～７の平均値を有し、ＰＯ単位のＥＯ単位に対するモル比は０．２５：１～０．４：１であり、数平均分子量は９，０００～１１，０００である）；
    （式中、ｍは、１０～２４の平均値を有し、ｎは、８～１２の平均値を有し、ＰＯ単位のＥＯ単位に対するモル比は０．８：１～１．０：１であり、数平均分子量は、６，５００～７，５００である。）
  29. 前記電解めっき組成物が、５５～７０ｍｇ／Ｌの３，３’－ジチオビス（１－プロパンスルホン酸ナトリウム）及び５０～１５０ｍ／Ｌの構造Ｘの抑制剤を含む請求項２８に記載のプロセス。
  30. 前記電解めっき組成物が、６５～９５ｍｇ／Ｌの３，３’－ジチオビス（１－プロパンスルホン酸ナトリウム）及び１５０～３００ｍ／Ｌの構造Ｘの抑制剤を含む請求項２８に記載のプロセス。
  31. 前記抑制剤の数平均分子量が、１，５００～２，０００である請求項４に記載のプロセス。
  32. 前記ブロックコポリマーにおけるプロピレンオキシド（ＰＯ）繰り返し単位のエチレンオキシド（ＥＯ）繰り返し単位に対する比が、６：４～８：１又は６：４～５：１である請求項４に記載のプロセス。
  33. 各ポリエーテル置換基が、窒素に直接結合した末端内側ポリプロピレンオキシドブロック又はプロピレンオキシド単位を含む請求項４に記載のプロセス。
JP2022036289A 2016-09-22 2022-03-09 マイクロエレクトロニクスにおける銅電着 Active JP7345586B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662398294P 2016-09-22 2016-09-22
US62/398,294 2016-09-22
JP2019537040A JP7039601B2 (ja) 2016-09-22 2017-09-21 マイクロエレクトロニクスにおける銅電着
PCT/US2017/052668 WO2018057707A1 (en) 2016-09-22 2017-09-21 Copper electrodeposition in microelectronics

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019537040A Division JP7039601B2 (ja) 2016-09-22 2017-09-21 マイクロエレクトロニクスにおける銅電着

Publications (2)

Publication Number Publication Date
JP2022095629A JP2022095629A (ja) 2022-06-28
JP7345586B2 true JP7345586B2 (ja) 2023-09-15

Family

ID=61690695

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019537040A Active JP7039601B2 (ja) 2016-09-22 2017-09-21 マイクロエレクトロニクスにおける銅電着
JP2022036289A Active JP7345586B2 (ja) 2016-09-22 2022-03-09 マイクロエレクトロニクスにおける銅電着

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019537040A Active JP7039601B2 (ja) 2016-09-22 2017-09-21 マイクロエレクトロニクスにおける銅電着

Country Status (7)

Country Link
US (2) US20190390356A1 (ja)
EP (1) EP3516096A4 (ja)
JP (2) JP7039601B2 (ja)
KR (2) KR102266305B1 (ja)
CN (2) CN109952390A (ja)
TW (1) TWI673394B (ja)
WO (1) WO2018057707A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI400365B (zh) 2004-11-12 2013-07-01 Enthone 微電子裝置上的銅電沈積
CN108441898B (zh) * 2018-04-18 2021-02-09 深圳海恩特科技有限公司 一种电镀溶液及方法
JP7087760B2 (ja) * 2018-07-18 2022-06-21 住友金属鉱山株式会社 銅張積層板
CN110424030B (zh) * 2019-08-30 2020-06-30 广州三孚新材料科技股份有限公司 无氰碱性电镀铜液及其制备和在挠性印刷线路板中的应用
CN111876799A (zh) * 2020-07-07 2020-11-03 广东硕成科技有限公司 一种适用于背板孔金属化组合物及其孔金属化方法
WO2022012932A1 (en) * 2020-07-13 2022-01-20 Basf Se Composition for copper electroplating on a cobalt seed

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008519908A (ja) 2004-11-12 2008-06-12 エントン インコーポレイテッド マイクロ電子機器における銅電気沈積方法
JP2012510179A (ja) 2008-11-26 2012-04-26 エントン インコーポレイテッド ジピリジル系レベリング剤によるマイクロエレクトロニクスにおける銅の電子沈積
JP2012522898A5 (ja) 2010-03-29 2013-05-09
JP2013091850A (ja) 2011-10-24 2013-05-16 Rohm & Haas Electronic Materials Llc めっき浴および方法
JP2017503929A (ja) 2013-11-25 2017-02-02 エンソン インコーポレイテッド 銅の電析

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6024856A (en) 1997-10-10 2000-02-15 Enthone-Omi, Inc. Copper metallization of silicon wafers using insoluble anodes
US20040045832A1 (en) * 1999-10-14 2004-03-11 Nicholas Martyak Electrolytic copper plating solutions
US6776893B1 (en) 2000-11-20 2004-08-17 Enthone Inc. Electroplating chemistry for the CU filling of submicron features of VLSI/ULSI interconnect
US7316772B2 (en) 2002-03-05 2008-01-08 Enthone Inc. Defect reduction in electrodeposited copper for semiconductor applications
US8002962B2 (en) 2002-03-05 2011-08-23 Enthone Inc. Copper electrodeposition in microelectronics
EP1741804B1 (en) * 2005-07-08 2016-04-27 Rohm and Haas Electronic Materials, L.L.C. Electrolytic copper plating method
WO2010115757A1 (en) 2009-04-07 2010-10-14 Basf Se Composition for metal plating comprising suppressing agent for void free submicron feature filling
MY158203A (en) 2009-04-07 2016-09-15 Basf Se Composition for metal plating comprising suppressing agent for void free submicron feature filling
JP5722872B2 (ja) 2009-04-07 2015-05-27 ビーエーエスエフ ソシエタス・ヨーロピアＢａｓｆ Ｓｅ サブミクロンの窪みの無ボイド充填用の抑制剤含有金属めっき組成物
JP5702360B2 (ja) * 2009-04-07 2015-04-15 ビーエーエスエフ ソシエタス・ヨーロピアＢａｓｆ Ｓｅ ボイドのないサブミクロンの機構を充填するための、抑制剤を含む金属メッキ用の組成物
US20110220512A1 (en) * 2010-03-15 2011-09-15 Rohm And Haas Electronic Materials Llc Plating bath and method
KR20140092626A (ko) * 2013-01-16 2014-07-24 삼성전자주식회사 구리 전해 도금액, 구리 도금 장치 및 이를 이용한 구리 범프 형성 방법
US20140238868A1 (en) * 2013-02-25 2014-08-28 Dow Global Technologies Llc Electroplating bath
TWI710671B (zh) * 2014-09-15 2020-11-21 美商麥德美樂思公司 微電子技術中銅沈積用之平整劑
CN104532309A (zh) * 2014-12-31 2015-04-22 上海新阳半导体材料股份有限公司 能控制tsv深孔镀铜结晶及生长方式的添加剂b及其用途
CN105002527B (zh) * 2015-07-31 2017-06-16 广东光华科技股份有限公司 整平剂溶液及其制备方法和应用

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008519908A (ja) 2004-11-12 2008-06-12 エントン インコーポレイテッド マイクロ電子機器における銅電気沈積方法
JP2012510179A (ja) 2008-11-26 2012-04-26 エントン インコーポレイテッド ジピリジル系レベリング剤によるマイクロエレクトロニクスにおける銅の電子沈積
JP2012522898A5 (ja) 2010-03-29 2013-05-09
JP2013091850A (ja) 2011-10-24 2013-05-16 Rohm & Haas Electronic Materials Llc めっき浴および方法
JP2017503929A (ja) 2013-11-25 2017-02-02 エンソン インコーポレイテッド 銅の電析

Also Published As

Publication number Publication date
CN109952390A (zh) 2019-06-28
US20240018678A1 (en) 2024-01-18
US20190390356A1 (en) 2019-12-26
KR102266305B1 (ko) 2021-06-18
CN117385426A (zh) 2024-01-12
JP2022095629A (ja) 2022-06-28
EP3516096A4 (en) 2020-10-21
JP7039601B2 (ja) 2022-03-22
JP2019536911A (ja) 2019-12-19
TWI673394B (zh) 2019-10-01
KR20210074409A (ko) 2021-06-21
KR102382665B1 (ko) 2022-04-08
TW201821648A (zh) 2018-06-16
KR20190056410A (ko) 2019-05-24
WO2018057707A1 (en) 2018-03-29
EP3516096A1 (en) 2019-07-31

Similar Documents

Publication Publication Date Title
USRE49202E1 (en) Copper electrodeposition in microelectronics
JP7345586B2 (ja) マイクロエレクトロニクスにおける銅電着
TWI507570B (zh) 使用以聯吡啶爲主之平整劑在微電子裝置中進行電沉積銅之方法
JP4116781B2 (ja) シ−ド修復及び電解めっき浴
KR20080100223A (ko) 마이크로 전자공학에서의 구리 전착
EP2963158A1 (en) Plating method
TW201619445A (zh) 銅之電沉積

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220309

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20220527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230905

R150 Certificate of patent or registration of utility model

Ref document number: 7345586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150