JP7341476B2 - 給水装置 - Google Patents

Description

本発明は、給水装置に関する。

従来、並列運転可能な複数のポンプを備える給水装置が知られている。かかる給水装置には、例えば１台のポンプが故障した場合であっても、残りのポンプを並列運転することで１００％の給水を実現するものがある。

並列運転可能な複数のポンプを備える給水装置では、運転するポンプの選択やポンプの起動／停止の制御の工夫により、ポンプ間で起動回数および運転時間を平準化させ部品交換や故障の頻度を低減することが可能である。

並列運転可能な複数のポンプを備える給水装置は、さらに、これらのポンプそれぞれの回転速度を制御する複数のインバータと、これらのインバータを制御する制御基板とを含む制御盤を備える。制御基板は、圧力センサおよび流量センサのセンシング信号に基づいて各インバータへのインバータ制御指令を発行し、当該インバータ制御指令をシリアル通信を用いて各インバータへ送信するプロセッサ、典型的にはＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、を搭載する。

ＣＰＵは、常に正常に動作するとは限らない。例えば、不正なアドレッシングによりＣＰＵが暴走すること、ＣＰＵ電源用コンデンサの容量抜けなどに起因して電源電圧が低下してＣＰＵの動作が停止すること、外来ノイズなどに起因してＣＰＵが通信プロトコルに準拠しない信号をインバータへ送信すること、などがあり得る。ＣＰＵのかかる異常時にはＣＰＵ－インバータ間のシリアル通信が停止し、最悪の場合には断水が生じるおそれがある。

かかる事態に備えて、メイン制御基板と同一機能を持つ、換言すれば全てのインバータを制御可能なサブ制御基板を追加した給水装置が知られている（例えば、特許文献１、特許文献２、特許文献３、特許文献４、および特許文献５参照）。かかる給水装置によれば、メイン制御基板に搭載されたＣＰＵに異常が生じた場合には、サブ制御基板（に搭載されたＣＰＵ）に全インバータの制御を肩代わりさせるバックアップ運転を行うことで、給水装置の運転を継続することができる。また、これらの給水装置において、メイン制御基板は交換可能に構成されているので、これに搭載されたＣＰＵに異常が生じた場合には、制御基板まるごと交換することが可能である。

また、特許文献６には、２つのＣＰＵを同一バス上に接続して相互監視することにより、ＣＰＵを２重化した、すなわちバックアップ用のＣＰＵを設けた、システムを形成することが開示されている。

特開２００５－３５１２６７号公報 特開２００９－１９７７９２号公報 特開２０１２－１８０８３４号公報 特開２０１３－１７４１２５号公報 特開２０１２－２２５３４９号公報 特開２００３－６７２１６号公報

特許文献１～５によれば、メインの制御基板の異常をサブの制御基板が監視することになる。すなわち、サブの制御基板が、常に正常に動作していて、メインの制御基板の異常を見逃したり誤検知したりしないことが前提である。しかしながら、特許文献１～５において、メインの制御基板の故障確率がサブの制御基板の故障確率よりも高いことがどのようにして保証されているのか否か明らかではない。故に、メインの制御基板よりも先に故障したサブの制御基板が、メインの制御基板の異常を誤検知して、バックアップ運転に移行するおそれもある。また、仮にバックアップ運転が適切になされていたとしても、メインの制御基板の異常は重大事故であって放置することはできないから、速やかに新品の制御基板への交換作業を行う必要がある。

特許文献６では、２つのＣＰＵが相互監視を行う。しかしながら、２つのＣＰＵのどちらが正常であるかは未知であるから、一方のＣＰＵの異常が検知された場合に、真に当該ＣＰＵが異常であるのか、それとも他方のＣＰＵが異常であるが故に誤検知をしたのかが明らかではない。従って、異常を検知したＣＰＵを信頼してバックアップ運転を行わせることが妥当しないこともあり得る。

本発明は、単一の基板に搭載された複数のプロセッサのうちの一のプロセッサが別のプロセッサの異常を検知してバックアップ運転が可能な給水装置を提供することを目的とする。

本発明の一態様によれば、給水装置は、少なくとも１台のポンプと、少なくとも１台のポンプそれぞれの回転速度を制御する少なくとも１台のインバータと、互いに序列の異なる複数の役割のいずれかが割り当てられた複数のプロセッサを備えるプロセッサ搭載基板とを備える。複数のプロセッサは、第１の役割の第１のプロセッサと、第１の役割よりも下位と定義される第２の役割の第２のプロセッサとを含む。第２のプロセッサは、第１の動作状態において第１のプロセッサへ動作確認要求を送信する。第１のプロセッサは、第２のプロセッサから動作確認要求を受信すると動作確認応答を返す。第２のプロセッサは、第１のプロセッサがインバータを制御している時に第１のプロセッサへ送信済みの動作確認要求に対応する動作確認応答を当該動作確認要求の送信から一定時間内に受信しない場合に、第１のプロセッサの電源を少なくとも１回ＯＦＦにしてから第２の動作状態に遷移し、インバータを制御する。

本発明の別の態様によれば、給水装置は、少なくとも１台のポンプと、少なくとも１台のポンプそれぞれの回転速度を制御する少なくとも１台のインバータと、互いに序列の異なる複数の役割のいずれかが割り当てられ、稼働時にパルス信号を継続的に出力する複数のプロセッサを備えるプロセッサ搭載基板とを備える。複数のプロセッサは、第１の役割の第１のプロセッサと、第１の役割よりも下位と定義される第２の役割の第２のプロセッサとを含む。第２のプロセッサは、第１の動作状態において第１のプロセッサによるパルス信号の出力を監視する。第２のプロセッサは、第１のプロセッサがインバータを制御している時に第１のプロセッサによるパルス信号の出力の停止を検知した場合に、第１のプロセッサの電源を少なくとも１回ＯＦＦにしてから第２の動作状態に遷移し、インバータを制御する。

本発明の別の態様によれば、給水装置は、少なくとも１台のポンプと、少なくとも１台のポンプそれぞれの回転速度を制御する少なくとも１台のインバータと、互いに序列の異なる複数の役割のいずれかが割り当てられた複数のプロセッサを備えるプロセッサ搭載基板とを備える。複数のプロセッサは、第１の役割の第１のプロセッサと、第１の役割よりも下位と定義される第２の役割の第２のプロセッサとを含む。第２のプロセッサは、第１の動作状態においてインバータを制御せず、第２の動作状態においてインバータを推定末端圧力が一定となるように制御する。第２のプロセッサは、第１のプロセッサがインバータを推定末端圧力が一定となるように制御している時に（ａ）稼働中のポンプの各々の流量が停止流量を超え、（ｂ）稼働中のポンプの流量の合計が給水装置の定格流量以下であって、かつ（ｃ）給水装置の吐出圧力が起動圧力以下の第１の圧力から定格流量時の設定圧力以上の第２の圧力までの範囲外にある状態が一定時間以上に亘って継続していることを条件に、第１のプロセッサの電源をＯＦＦにするとともに第２の動作状態に遷移する。

本発明によれば、単一の基板に搭載された複数のプロセッサのうちの一のプロセッサが別のプロセッサの異常を検知してバックアップ運転が可能な給水装置を提供することができる。

実施形態に係る給水装置を例示するブロック図。 図１の第２のＣＰＵの動作例を示すフローチャート。 図１の第１のＣＰＵの動作例を示すフローチャート。 図１の第２のＣＰＵの動作例を示すフローチャート。 図１の第２のＣＰＵの動作例を示すフローチャート。 図１の第１のＣＰＵの動作例を示すフローチャート。 図１の制御盤の構成を例示する図。 図７の変形例を示す図。 図８の変形例を示す図。 図９の変形例を示す図。

以下、図面を参照しながら実施形態の説明を述べる。なお、以降、説明済みの要素と同一または類似の要素には同一または類似の符号を付し、重複する説明については基本的に省略する。

（実施形態）
実施形態に係る給水装置は、例えば図１の給水装置であり得る。給水装置は、例えば、受水槽２０に接続され、建造物に設けられた蛇口やシャワーヘッド等の供給先に給水する。

図１に示されるように、この給水装置は、６台のポンプ１１，１２，１３，１４，１５，１６と、制御盤１００と、図示されない吸込配管および吐出配管とを含む。６台のポンプ１１～１６の一部または全部が、制御盤１００によって単独、交互または並列運転される。稼働中のポンプは、吸込配管を介して一次側、例えば受水槽２０、にある水を取り込み、吐出配管を介して二次側へ給水する。吸込配管は、例えば、受水槽２０から、各ポンプ１１～１６の吸込側を接続する。吐出配管は、ポンプ１１～１６の吐出し側とその二次側の給水先とを接続する。

吐出配管には、図示されない圧力センサが取り付けられており、この圧力センサは給水装置の吐出圧力を検出可能である。

制御盤１００は、各ポンプ１１～１６（のモータ）と電気的に接続され、当該ポンプを制御する。図７に例示されるように、制御盤１００は、６台のインバータ１１１，１１２，１１３，１１４，１１５，１１６と、６台の漏電しゃ断器１２１，１２２，１２３，１２４，１２５，１２６と、制御基板２００と、液晶表示器８０１と、操作／表示基板８０２とを含む。

ポンプ１１～１６およびインバータ１１１～１１６は一対一対応する。具体的には、インバータ１１１は、ポンプ１１の回転速度を制御する。インバータ１１２は、ポンプ１２の回転速度を制御する。インバータ１１３は、ポンプ１３の回転速度を制御する。インバータ１１４は、ポンプ１４の回転速度を制御する。インバータ１１５は、ポンプ１５の回転速度を制御する。インバータ１１６は、ポンプ１６の回転速度を制御する。なお、図１および図７の例では、ポンプおよびインバータの台数は６台であるが、ポンプおよびインバータの台数が１～５台または７台以上である場合にも、実施形態は適用可能である。

インバータ１１１～１１６は、シリアル通信用の通信線を介して制御基板２００の各プロセッサ、より正確には第１のＣＰＵ２０１、第２のＣＰＵ２０２、および第３のＣＰＵ２０３、と、液晶表示器８０１とに接続される。

インバータ１１１～１１６、第１のＣＰＵ２０１、第２のＣＰＵ２０２、第３のＣＰＵ２０３、および液晶表示器８０１の間のシリアル通信には、インバータメーカー標準プロトコル、またはＭＯＤＢＵＳ ＲＴＵ通信プロトコルが採用され得る。

インバータ１１１～１１６は、制御基板２００からインバータ制御指令を受け取る。インバータ１１１～１１６は、このインバータ制御指令に応じて動作する。例えば、インバータ１１１～１１６は、運転停止信号または運転開始信号に相当するインバータ制御指令に応じて運転を停止または開始し得る。また、インバータ１１１～１１６は、回転速度制御信号に相当するインバータ制御指令に応じて、その担当するモータ、すなわちポンプ１１～１６のモータ、の回転速度を制御し得る。また、インバータ１１１は、ポンプ１１用の漏電しゃ断器１２１に接続される。インバータ１１２は、ポンプ１２用の漏電しゃ断器１２２に接続される。インバータ１１３は、ポンプ１３用の漏電しゃ断器１２３に接続される。インバータ１１４は、ポンプ１４用の漏電しゃ断器１２４に接続される。インバータ１１５は、ポンプ１５用の漏電しゃ断器１２５に接続される。インバータ１１６は、ポンプ１６用の漏電しゃ断器１２６に接続される。

制御基板２００は、図７に例示されるように、第１のＣＰＵ２０１と、第２のＣＰＵ２０２と、第３のＣＰＵ２０３と、ディップスイッチ２１１，２１２，２１３と、電源２２１，２２２，２２３と、複数の圧力センサ入力部２３１と、複数の流量センサ入力部２３２と、複数のトリップ入力部２３３と、複数の水温センサ入力部２３４と、複数の漏水センサ入力部２３５と、導通検出回路２４１と、複数の電極入力部２４２と、複数組の運転／故障信号出力部（リレー）２５１と、流入電動弁出力部２５２と、ＡＣ電源入力２６１と、電源スイッチ２６２と、直流電源部２６３とを含む。

なお、制御基板２００は、３個のＣＰＵを搭載しているが、搭載するＣＰＵの数は２個、または４個以上であってもよい。いずれにせよ、制御基板２００が搭載する複数のＣＰＵは、互いに序列の異なる複数の役割のいずれかが割り当てられていることとする。図７の例では、第１のＣＰＵ２０１には最上位の第１の役割が割り当てられ、第２のＣＰＵ２０２には第２位の第２の役割が割り当てられ、第３のＣＰＵ２０３には第３位（＝最下位）の第３の役割が割り当てられている。

また、制御基板２００は、第１のＣＰＵ２０１、第２のＣＰＵ２０２および第３のＣＰＵ２０３の使用するＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）用の変換アダプタをさらに備えていてもよい。これにより、いずれかのＣＰＵの故障時に、制御基板２００そのものを交換することなく、故障したＣＰＵのみを交換することが容易となる。

第１のＣＰＵ２０１は、スイッチを介して電源２２１に接続される。第２のＣＰＵ２０２は、スイッチを介して電源２２２に接続される。第３のＣＰＵ２０３は、スイッチを介して電源２２３に接続される。ここで、これらのスイッチは、例えばｂ接点リレーであってよい。

電源２２１、電源２２２、および電源２２３は、それぞれ、５Ｖまたは３．３Ｖの直流電圧を発生する三端子レギュレータと、電解コンデンサとを含む。このように、ＣＰＵ毎に個別の電源を設けることで、外来サージなどにより全ての電源が同時に破壊される確率が極めて低くなる。また、ＣＰＵ毎に個別にクロック信号を発生する水晶発振子を設けてもよい。さらに、各ＣＰＵの入力ポートに接続され電極導通信号を光絶縁するフォトカプラ、圧力信号用の電圧バッファ回路、ＡＤ変換部の基準電圧供給回路、などもＣＰＵ毎に個別に設けられてよい。

また、例えば最下位の役割のＣＰＵ用の電源、すなわち図１および図７の例では電源２２３は、電池電源であってもよい。このように、ＣＰＵ個別の電源の一部を電池電源とすることで、当該ＣＰＵの電源部は直流電源ラインからの外来サージにより破壊されなくなるので、一層の信頼性を確保できる。この場合に、電池電源に接続されたＣＰＵは、自らが稼働系になるまではその１つ上の役割の動作確認（後述）のみを基本的に行い、低速のクロック信号（後述）を選択するようにしてもよい。これにより、消費電流を節約して電池交換の頻度を抑制することができる。

第１のＣＰＵ２０１の出力ポートは、第２のＣＰＵ２０２と電源２２２との間のスイッチをＯＮ／ＯＦＦにするためのｂ接点リレーＸ２のコイルと、第３のＣＰＵ２０３と電源２２３との間のスイッチをＯＮ／ＯＦＦにするためのｂ接点リレーＸ３のコイルとに接続されている。同様に、第２のＣＰＵ２０２の出力ポートは、第１のＣＰＵ２０１と電源２２１との間のスイッチをＯＮ／ＯＦＦにするためのｂ接点リレーＸ１のコイルと、第３のＣＰＵ２０３と電源２２３との間のスイッチをＯＮ／ＯＦＦにするためのｂ接点リレーＸ３のコイルとに接続されている。同様に、第３のＣＰＵ２０３の出力ポートは、第１のＣＰＵ２０１と電源２２１との間のスイッチをＯＮ／ＯＦＦにするためのｂ接点リレーＸ１のコイルと、第２のＣＰＵ２０２と電源２２２との間のスイッチをＯＮ／ＯＦＦにするためのｂ接点リレーＸ２のコイルとに接続されている。

要するに、第１のＣＰＵ２０１、第２のＣＰＵ２０２、および第３のＣＰＵ２０３は、それぞれ他のＣＰＵの電源を必要に応じてＯＮにしたりＯＦＦにしたりすることができる。

各種センサ入力部に入力される信号は、トランジスタによって分岐されて第１のＣＰＵ２０１、第２のＣＰＵ２０２、および第３のＣＰＵ２０３へ供給される。具体的には、第１のＣＰＵ２０１、第２のＣＰＵ２０２、および第３のＣＰＵ２０３は、後述されるメインおよびサブの２つの圧力センサからの圧力信号を圧力センサ入力部２３１を介して取得する。また、第１のＣＰＵ２０１、第２のＣＰＵ２０２、および第３のＣＰＵ２０３は、ポンプ１１～１６のそれぞれの流量センサからの流量信号および漏電しゃ断器１２１～１２６からの漏電トリップ信号を流量センサ入力部２３２およびトリップ入力部２３３を介して取得する。さらに、第１のＣＰＵ２０１、第２のＣＰＵ２０２、および第３のＣＰＵ２０３は、ポンプ１１～１６のそれぞれの温度センサ（水温センサ）および漏水センサからの温度信号および漏水信号を水温センサ入力部２３４および漏水センサ入力部２３５を介して取得する。

そして、第１のＣＰＵ２０１、第２のＣＰＵ２０２、および第３のＣＰＵ２０３のうちインバータ制御中のＣＰＵ、すなわち異常検知されていないＣＰＵのうち最上位の役割のＣＰＵ（以降、単に最上位の役割のＣＰＵと称する）は、各種センサからのセンシング信号に基づいて、インバータ１１１～１１６を制御する。これにより、かかるＣＰＵは、インバータ１１１～１１６を介して、ポンプ１１～１６のモータの回転速度を制御する。

なお、吐出配管には、メインとなる第１の圧力センサに加えてサブとなる第２の圧力センサが取り付けられてもよい。そして、サブとなる第２の圧力センサの圧力信号が正常範囲外、例えば後述する起動圧力から設定圧力までの範囲外であってメインの圧力センサの出力が正常値、例えば後述する起動圧力から設定圧力までの範囲内である場合に、メインとなる第１の圧力センサが故障しているおそれがあるので、最上位の役割のＣＰＵは、サブとなる第２の圧力センサの圧力信号に基づいてインバータ１１１～１１６の制御を継続してもよい。

すなわち、最上位のＣＰＵは故障している第１の圧力センサの圧力信号に基づいて、インバータを介してポンプのモータの回転速度を制御しているため、第１の圧力センサが出力する圧力信号は起動圧力から設定圧力までの正常範囲内となるが、正常な第２の圧力センサが出力する圧力信号は、正常範囲外として検出されるのである。

また、両方の圧力センサの出力電圧または電流が異常値である場合には、最上位の役割のＣＰＵの圧力信号用の入力回路が故障しているおそれがあるので、異常検知されていないＣＰＵのうち第２位の役割のＣＰＵ（以降、単に第２位の役割のＣＰＵと称する）が最上位の役割のＣＰＵの異常を報知してその電源をＯＦＦにするとともに後述するバックアップモードに遷移してもよい。ここで、圧力センサの出力電圧の正常範囲が１～５［Ｖ］の場合に、その異常値は例えば０．５［Ｖ］以下、または５［Ｖ］超と定義できる。このように圧力センサを冗長化することで、圧力センサの故障のみに起因するバックアップモードへの不必要な遷移およびＣＰＵまたは制御基板２００の不必要な交換、ならびに誤った圧力値に基づくインバータ１１１～１１６の不適切な制御を予防できる。

電極入力部２４２は、給水装置の一次側に接続された受水槽２０の複数の異なる水位、例えば、流入電動弁開閉水位、渇水、ＯＮ、減水、および満水、に対応する位置に取り付けられた複数の水位検出電極にそれぞれ接続される。

制御基板２００に搭載された導通検出回路２４１は、電極入力部２４２を介して、アース電極と、これら複数の水位検出電極のそれぞれとの間に（交流）電圧を印加する。導通検出回路２４１は、電圧印加時における各水位検出電極とアース電極との導通状態を検出し、検出結果に対応する受水槽２０の水位を示す受水槽水位信号、例えば受水槽２０が渇水状態にあることを示す渇水信号、を生成する。制御基板２００は、受水槽水位信号を第１のＣＰＵ２０１、第２のＣＰＵ２０２および第３のＣＰＵ２０３へ分岐して出力する。これにより、制御基板２００に搭載されるＣＰＵの数に関わらず、水位検出電極の接続本数をＣＰＵの数が１個の場合と同数に抑えられるので、ＣＰＵの数を増やして給水装置の冗長性を高めたとしても配線作業の効率は悪化しない。

なお、導通検出回路２４１は、パルス状の直流電圧、例えば５００ｍｓ毎に１０ｍｓ幅の１２Ｖ直流パルス電圧を印加してもよい。かかる電圧を印加することで、電極間で水の電気分解が発生して電極が腐食するのを防ぐことができる。

なお、給水装置の一次側に、単一の受水槽２０の代わりに、互いに連結された第１の受水槽および第２の受水槽が接続されている場合には、これら受水槽の複数の異なる水位、例えば、流入電動弁開閉水位、渇水、ＯＮ、減水、および満水、に対応する位置には、複数ペアの水位検出電極にそれぞれ接続され得る。そして、導通検出回路２４１および複数の電極入力部２４２は以下に説明するように変形され得る。

まず、複数の電極入力部２４２は、これら複数ペアの水位検出電極にそれぞれ接続される。すなわち、ある電極入力部２４２は、第１の受水槽のある水位、例えば渇水、に対応する位置に取り付けられた電極と、第２の受水槽の同水位に対応する位置に取り付けられた電極とに接続される。

そして、導通検出回路２４１は、（ａ）第１の受水槽の使用時には、電極入力部２４２を介して、アース電極と、これら複数対の水位検出電極のうち第１の受水槽に取り付けられた複数の水位検出電極のそれぞれとの間に（交流）電圧を印加する。導通検出回路２４１は、電圧印加時における各水位検出電極とアース電極との導通状態を検出し、検出結果に対応する第１の受水槽の水位を示す受水槽水位信号、例えば第１の受水槽が渇水状態にあることを示す渇水信号、を生成する。他方、導通検出回路２４１は、（ｂ）第２の受水槽の使用時には、電極入力部２４２を介して、アース電極と、これら複数対の水位検出電極のうち第２の受水槽に取り付けられた複数の水位検出電極のそれぞれとの間に（交流）電圧を印加する。導通検出回路２４１は、電圧印加時における各水位検出電極とアース電極との導通状態を検出し、検出結果に対応する第２の受水槽の水位を示す受水槽水位信号、例えば第２の受水槽が渇水状態にあることを示す渇水信号、を生成する。

このように、第１の受水槽の導通検出と第２の受水槽の導通検出とを時分割で行うことで、第１のＣＰＵ２０１、第２のＣＰＵ２０２、および第３のＣＰＵ２０３の入力ポート数および電極入力部２４２の数を給水装置の一次側に単一の受水槽２０が接続される場合と同数に抑えることができる。

最上位の役割のＣＰＵは、ポンプ１１～１６の運転／故障信号を生成し、運転／故障信号出力部２５１を介して出力する。また、最上位の役割のＣＰＵは、受水槽水位信号に基づいて、流入電動弁出力部２５２を介して流入電動弁の開閉を制御する。

少なくとも第２のＣＰＵ２０２および第３のＣＰＵ２０３は、通常モードおよびバックアップモードを含む複数の動作状態を有する。

第２のＣＰＵ２０２、および第３のＣＰＵ２０３は、通常モード時には、インバータ１１１～１１６を制御しない。ここで、第２のＣＰＵ２０２、および第３のＣＰＵ２０３が通常モードである時には、より上位の役割のＣＰＵ、例えば第１のＣＰＵ２０１がこれらのインバータ１１１～１１６を制御することになる。第１のＣＰＵ２０１、第２のＣＰＵ２０２および第３のＣＰＵ２０３のいずれがインバータ１１１～１１６を制御中であるかを報知するために操作／表示基板８０２に設けられた該当するＣＰＵの運転を表示するＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を点灯させてもよい。

他方、第２のＣＰＵ２０２および第３のＣＰＵ２０３は、それぞれそのバックアップモード時に、各種センサからのセンシング信号に基づいて、インバータ１１１～１１６を制御する。これにより、第２のＣＰＵ２０２、および第３のＣＰＵ２０３は、インバータ１１１～１１６を介して、ポンプ１１～１６のモータの回転速度を制御する。

なお、第２のＣＰＵ２０２は、通常モードからバックアップモードに遷移する場合に、第１のＣＰＵ２０１の異常を報知してもよい。同様に、第３のＣＰＵ２０３は、通常モードからバックアップモードに遷移する場合に、第２のＣＰＵ２０２の異常を報知してもよい。より一般化すれば、非最上位の役割が割り当てられているＣＰＵは、通常モードからバックアップモードに遷移する場合に、最上位の役割のＣＰＵの異常を報知してもよい。例えば、第２のＣＰＵ２０２、または第３のＣＰＵ２０３は、例えば操作／表示基板８０２に設けられたＬＥＤまたはデジタル表示部に異常を示す表示を行ったり、外部警報を出力したりしてもよい。

また、第２のＣＰＵ２０２は、通常モードからバックアップモードに遷移する場合に、電源２２１をＯＦＦ、より具体的にはリレーＸ１をＯＮにすることで電源２２１と第１のＣＰＵ２０１との間のスイッチをＯＦＦにする。これにより、第１のＣＰＵ２０１のシリアル通信信号はＬレベルとなるので、第２のＣＰＵ２０２は、インバータ１１１～１１６との通信を開始できる。また、第２のＣＰＵ２０２は、操作／表示基板８０２に設けられた、第２のＣＰＵ２０２の運転を表示するＬＥＤを消灯から点灯に変更してもよい。

同様に、第３のＣＰＵ２０３は、通常モードからバックアップモードに遷移する場合に、電源２２２をＯＦＦ、より具体的にはリレーＸ２をＯＮにすることで電源２２２と第２のＣＰＵ２０２との間のスイッチをＯＦＦにする。これにより、第２のＣＰＵ２０２のシリアル通信信号はＬレベルとなるので、第３のＣＰＵ２０３は、インバータ１１１～１１６との通信を開始できる。また、第３のＣＰＵ２０３は、操作／表示基板８０２に設けられた、第３のＣＰＵ２０３の運転を表示するＬＥＤを消灯から点灯に変更してもよい。

より一般化すれば、非最上位の役割が割り当てられているＣＰＵは、通常モードからバックアップモードに遷移する場合に、異常を検知された（上位の）ＣＰＵと対応する電源との間のスイッチをＯＦＦにする。これにより、異常を検知されたＣＰＵのシリアル通信信号はＬレベルとなるので、この非最上位の役割のＣＰＵは、インバータ１１１～１１６との通信を開始できる。また、この非最上位の役割のＣＰＵは、操作／表示基板８０２に設けられた、当該ＣＰＵの運転を表示するＬＥＤを消灯から点灯に変更してもよい。

液晶表示器８０１は、インバータ１１１～１１６、第１のＣＰＵ２０１、第２のＣＰＵ２０２、および第３のＣＰＵ２０３と、シリアル通信用の通信線を介して接続される。第１のＣＰＵ２０１、第２のＣＰＵ２０２、または第３のＣＰＵ２０３は、現在圧力、給水装置の設定パラメータ（例えば、設定圧力）、ポンプ１１～１６の運転データ、インバータ１１１～１１６の内部データ（例えば、電流、運転周波数、制御回路コンデンサ寿命、冷却ファン寿命、消費電力、など）、などの種々のデータを液晶表示器８０１にデジタル表示させることができる。

また、第１のＣＰＵ２０１、第２のＣＰＵ２０２、または第３のＣＰＵ２０３は、液晶表示器８０１に、インバータ１１１～１１６の消費電力の合計をデジタル表示させてもよい。この場合に、第１のＣＰＵ２０１、第２のＣＰＵ２０２、または第３のＣＰＵ２０３は、インバータ１１１～１１６から取得したこれらの消費電力からインバータ１１１～１１６の消費電力の合計を演算（合算）することができる。

さらに、第１のＣＰＵ２０１、第２のＣＰＵ２０２、または第３のＣＰＵ２０３は、液晶表示器８０１に、給水装置の総合効率をデジタル表示させてもよい。この場合に、第１のＣＰＵ２０１、第２のＣＰＵ２０２、または第３のＣＰＵ２０３は、圧力信号に対応する給水装置の吐出圧力および流量信号に対応するポンプ１１～１６の流量に基づいて給水装置の理論動力を演算し、インバータ１１１～１１６から取得したこれらの消費電力からインバータ１１１～１１６の消費電力の合計を演算し、理論動力をインバータ１１１～１１６の消費電力の合計によって除算して総合効率を得ることができる。

液晶表示器８０１がこれら種々のデータを表示することで、作業者は給水装置の運転状況を詳細に把握し、設定圧力の調整および／または最大並列運転台数などを行ってさらなる省エネルギー化を図ることができる。

操作／表示基板８０２は、第１のＣＰＵ２０１、第２のＣＰＵ２０２、および第３のＣＰＵ２０３、ならびにポンプ１１～１６の運転／故障を表示するＬＥＤ、ポンプ１１～１６の自動／停止／手動スイッチ、圧力設定を行うボタン、などを含み得る。

最上位の役割のＣＰＵは、圧力信号に基づいて、ポンプの運転中に例えば推定末端圧力一定制御または目標圧力一定制御を行い得る。また、かかるＣＰＵは、ポンプの運転中にモータを所望の回転速度に制御することができ、必要に応じてモータの回転速度を増減させる。ここで、最上位の役割のＣＰＵ、すなわち第１のＣＰＵ２０１が最初にインバータを制御するが、最上位の役割のＣＰＵの異常が検知される度により下位の役割のＣＰＵ、すなわち、第２のＣＰＵ２０２、第３のＣＰＵ２０３、とインバータを制御するＣＰＵが役割の序列に従って切り替わる。

また、最上位の役割のＣＰＵは、ポンプ１１～１６の二次側の配管に取り付けられ当該配管に流れる水の流量を検出可能な流量センサからの流量信号に基づいて、稼働中のポンプの二次側の流量が小水量であることを検知すると当該ポンプを停止させ得る。そして、かかるＣＰＵは、圧力信号に基づいて給水装置の二次側の圧力が予め定められた起動圧力以下に低下したことを検知すると、いずれかのポンプを起動する。

第１のＣＰＵ２０１、第２のＣＰＵ２０２、および第３のＣＰＵ２０３は、それぞれ制御基板に搭載されたメモリに保存されたソフトウェアを実行することで、入出力制御、通信制御、ポンプ制御などを行う。

ところで、第１のＣＰＵ２０１、第２のＣＰＵ２０２、および第３のＣＰＵ２０３が実行するソフトウェアは同一であってもよい。そして、第１のＣＰＵ２０１は、その電源がＯＮにされソフトウェアの実行を開始した後に、第１のＣＰＵ２０１に接続されたディップスイッチ２１１の状態、または第１のＣＰＵ２０１に設定された通信用局番に基づいて、当該第１のＣＰＵ２０１がどの役割を割り当てられているかを確認してもよい。同様に、第２のＣＰＵ２０２は、その電源がＯＮにされソフトウェアの実行を開始した後に、第２のＣＰＵ２０２に接続されたディップスイッチ２１２の状態、または第２のＣＰＵ２０２に設定された通信用局番に基づいて、当該第２のＣＰＵ２０２がどの役割を割り当てられているかを確認してもよい。同様に、第３のＣＰＵ２０３は、その電源がＯＮにされソフトウェアの実行を開始した後に、第３のＣＰＵ２０３に接続されたディップスイッチ２１３の状態、または第３のＣＰＵ２０３に設定された通信用局番に基づいて、当該第３のＣＰＵ２０３がどの役割を割り当てられているかを確認してもよい。

一例として、第１の役割のＣＰＵ、第２の役割のＣＰＵ、および第３の役割のＣＰＵに接続されるディップスイッチの状態を、それぞれ（ＯＦＦ－ＯＦＦ）、（ＯＦＦ－ＯＮ）、および（ＯＮ－ＯＦＦ）と定義してもよい。或いは、第１の役割のＣＰＵ、第２の役割のＣＰＵ、および第３の役割のＣＰＵに設定される通信用局番を、それぞれ「０」、「１」、および「２」と定義してもよい。この場合に、液晶表示器８０１、およびポンプ１１～１６に設定される通信用局番は、それぞれ「３」、および「４」～「９」などとしてもよい。

このように、第１のＣＰＵ２０１、第２のＣＰＵ２０２、および第３のＣＰＵ２０３に同一のソフトウェアを実行させることで、ＣＰＵ別にソフトウェアを作成した場合に比べて生産性を向上させることができる。

制御基板２００に搭載されたメモリは、給水装置の設定パラメータおよびポンプ１１～１６の運転データを保存可能である。また、このメモリは、第１のＣＰＵ２０１、第２のＣＰＵ２０２および第３のＣＰＵ給水装置が読み書き可能な共有メモリであってもよい。ここで、設定パラメータは、停止流量、ポンプ１台あたりの定格流量、最大並列運転台数、運転可能ポンプ台数、給水装置の定格流量時の設定圧力、停止流量時の推定末端圧力、および起動圧力のうちの一部または全部を含み得る。また、運転データは、運転号機、積算起動回数、積算運転時間、および故障履歴（例えば、漏電、揚水不能、など）のうちの一部または全部を含み得る。

例えば、制御盤１００の製造時に、運転可能ポンプ台数、最大並列運転台数、設定圧力、および推定末端圧力の設定値が共有メモリに保存され得る。そして、この制御盤１００を含んだ給水装置の製造時に、設定圧力、および推定末端圧力の最新設定値が共有メモリに保存され得る。また、給水装置の使用現場での試運転時に仕様変更があった場合には、設定圧力、および推定末端圧力の最新設定値が共有メモリに保存され得る。さらに、給水装置の稼働中には、運転号機、積算起動回数、積算運転時間、および故障履歴が共有メモリに保存され得る。

要するに、最上位の役割のＣＰＵは、設定パラメータおよび運転データに関する追加、変更または削除が生じた時に、共有メモリにその書き込みを行う。故に、第２のＣＰＵ２０２、または第３のＣＰＵ２０３がバックアップモードに遷移する場合には、共有メモリから設定パラメータおよび運転号機の最新値を共有メモリから読み出してインバータ１１１～１１６の制御を迅速に再開することができる。

なお、設定パラメータのうち運転可能ポンプ台数、および最大並列運転台数などの製品出荷後に変更されることのない機種固有のパラメータは共有メモリに保存せずともよく、例えばディップスイッチの状態により設定しておくことも可能である。

制御基板２００に搭載された複数のＣＰＵの各々は、（１）ＣＰＵ間の通信の異常に基づく他のＣＰＵの異常検知を行うことができる。また、異常検知されていないＣＰＵのうち第２位の役割のＣＰＵは、（２）流量信号および圧力信号から判定される、最上位の役割のＣＰＵによるインバータ制御の異常に基づく当該ＣＰＵの異常検知を行うことができる。これら（１）および（２）の異常検知は一方のみが行われてもよいし、両方が行われてもよい。

上記（１）に関して、異常検知されていないＣＰＵのうち非最上位の役割のＣＰＵ（以降、単に非最上位の役割のＣＰＵと称する）（下位ＣＰＵ）と、異常検知されていないＣＰＵのうち下位ＣＰＵの１つ上位の役割のＣＰＵ（上位ＣＰＵ）との間で定期的に信号をやり取りし、信号のやり取りが停止したことをトリガとして通信相手のＣＰＵの異常を検知することができる。

具体的には、下位ＣＰＵは、通常モード時には、所定周期で、例えば１秒おきに上位ＣＰＵへ動作確認要求を通信線を介して送信し、上位ＣＰＵは、下位ＣＰＵから動作確認要求を受信すると動作確認応答を通信線を介して返すこととする。この前提の下で、下位ＣＰＵは、送信済みの動作確認要求に対応する動作確認応答を、当該動作確認要求の送信から一定時間、例えば１秒以内に受信しない場合に、上位ＣＰＵの異常を検知し得る。

例えば、第２のＣＰＵ２０２が下位ＣＰＵであって、第１のＣＰＵ２０１が上位ＣＰＵであるとすると、当該第２のＣＰＵ２０２は、図２に示されるように動作可能である。図２の動作例では、まず、第２のＣＰＵ２０２は、第１のＣＰＵ２０１へ動作確認要求を通信線を介して送信する（ステップＳ３０１）。

そして、第２のＣＰＵ２０２は、一定時間、例えば１秒第１のＣＰＵ２０１からの動作確認応答を待ち受ける（ステップＳ３０２およびステップＳ３０３）。一定時間内に動作確認応答を受信すれば処理はステップＳ３０４へ進み、動作確認応答を受信しないまま一定時間が経過（タイムアウト）すれば、処理はステップＳ３０５へ進む。ステップＳ３０４において、第２のＣＰＵ２０２は次の動作確認要求の送信タイミングまで待機し、処理はステップＳ３０１に戻る。

ステップＳ３０５において、第２のＣＰＵ２０２は、第１のＣＰＵ２０１の異常を報知する。また、ステップＳ３０６において、第２のＣＰＵ２０２は、第１のＣＰＵ２０１の電源をＯＦＦにする。さらに、ステップＳ３０７において、第２のＣＰＵ２０２は、通常モードからバックアップモードに遷移する。ステップＳ３０５乃至ステップＳ３０７の処理は、図２とは異なる順序で実行されてもよいし、並列に実行されてもよい。

なお、図２の動作例では、下位ＣＰＵとしての第２のＣＰＵ２０２は、上位ＣＰＵとしての第１のＣＰＵ２０１の異常検知時に直ちに当該上位ＣＰＵの電源をＯＦＦにするとともにバックアップモードに遷移している。しかしながら、図２の動作例は、以下に説明するように、下位ＣＰＵが、上位ＣＰＵの異常検知時に上位ＣＰＵの電源を一旦リセットし、その後に異常が再検知されたことを条件として、当該上位ＣＰＵの異常を報知するとともにバックアップモードに遷移するように変形されてもよい。

すなわち、動作確認応答を受信しないまま一定時間が経過（タイムアウト）した場合に、ステップＳ３０５に即座には遷移せず、下位ＣＰＵは、上位ＣＰＵの電源をＯＦＦにする。それから、一定時間、例えば３秒経過後に、下位ＣＰＵは、上位ＣＰＵの電源を再度ＯＮにする。続いて、下位ＣＰＵは、上位ＣＰＵへ動作確認要求を通信線を介して再送信する。そして、下位ＣＰＵは、一定時間、例えば１秒上位ＣＰＵからの動作確認応答を待ち受ける。一定時間内に動作確認応答を受信すれば処理はステップＳ３０４へ進み、動作確認応答を受信しないまま一定時間が経過（タイムアウト）すれば、処理はようやくステップＳ３０５へ進む。かかる変形例によれば、図２の動作例に比べて余分に時間がかかるものの、上位ＣＰＵが幸運にも電源リセットにより正常動作に復帰できた場合には、下位ＣＰＵに不要なバックアップ運転をさせなくて済むし、上位ＣＰＵを異常検知されていないＣＰＵとして引き続き扱うことが可能となる。

他方、上位ＣＰＵは、動作確認応答の送信から一定時間、例えば１０秒以内に下位ＣＰＵから新たな動作確認要求を受信しない場合に、下位ＣＰＵの異常を報知してもよい。例えば、上位ＣＰＵは、操作／表示基板８０２に設けられたＬＥＤまたはデジタル表示部に異常を示す表示を行ったり、外部警報を出力したりしてもよい。これにより、下位ＣＰＵがインバータ１１１～１１６を制御する機能を喪失したこと、換言すればバックアップモードへの遷移が不可能であること、を早期に報知することが可能となる。

例えば、第１のＣＰＵ２０１が上位ＣＰＵであって、第２のＣＰＵ２０２が下位ＣＰＵであるとすると、当該第１のＣＰＵ２０１は、図３に示されるように動作可能である。

まず、第１のＣＰＵ２０１は、一定時間、例えば１０秒第２のＣＰＵ２０２からの動作確認要求を待ち受ける（ステップＳ４０１およびステップＳ４０２）。一定時間内に動作確認要求を受信すれば処理はステップＳ４０３へ進み、動作確認要求を受信しないまま一定時間が経過（タイムアウト）すれば、処理はステップＳ４０４へ進む。ステップＳ４０３において、第１のＣＰＵ２０１は第２のＣＰＵ２０２へ動作確認応答を通信線を介して送信し、処理はステップＳ４０１に戻る。

ステップＳ４０４において、第１のＣＰＵ２０１は、第２のＣＰＵ２０２の異常を報知する。また、ステップＳ４０５において、第１のＣＰＵ２０１は、第２のＣＰＵ２０２の電源をＯＦＦにする。ステップＳ４０４およびステップＳ４０５の処理は、図３とは異なる順序で実行されてもよいし、並列に実行されてもよい。

なお、図３の動作例では、上位ＣＰＵとしての第１のＣＰＵ２０１は、下位ＣＰＵとしての第２のＣＰＵ２０２の異常検知時に直ちに当該下位ＣＰＵの電源をＯＦＦにするとともにバックアップモードに遷移している。しかしながら、図３の動作例は、以下に説明するように、上位ＣＰＵが、下位ＣＰＵの異常検知時に下位ＣＰＵの電源を一旦リセットし、その後に異常が再検知されたことを条件として、当該下位ＣＰＵの異常を報知するように変形されてもよい。

すなわち、動作確認要求を受信しないまま一定時間が経過（タイムアウト）した場合に、ステップＳ４０４に即座には遷移せず、上位ＣＰＵは、下位ＣＰＵの電源をＯＦＦにする。それから、一定時間、例えば３秒経過後に、上位ＣＰＵは、下位ＣＰＵの電源を再度ＯＮにする。そして、上位ＣＰＵは、一定時間、例えば１０秒下位ＣＰＵからの動作確認要求を待ち受ける。一定時間内に動作確認要求を受信すれば処理はステップＳ４０３へ進み、動作確認要求を受信しないまま一定時間が経過（タイムアウト）すれば、処理はようやくステップＳ４０４へ進む。かかる変形例によれば、図３の動作例に比べて余分に時間がかかるものの、下位ＣＰＵが幸運にも電源リセットにより正常動作に復帰できた場合には、下位ＣＰＵを異常検知されていないＣＰＵとして引き続き扱うことが可能となる。

図２および図３の動作例は、「第１のＣＰＵ２０１」および「第２のＣＰＵ２０２」をそれぞれ「上位ＣＰＵ」および「下位ＣＰＵ」として読み替えることで一般化が可能である。ただし、上位ＣＰＵが最上位の役割のＣＰＵに該当しない場合には、図２のステップＳ３０７は省略される。いずれにせよ、この上位ＣＰＵは、異常検知されていないＣＰＵには該当しなくなるので、下位ＣＰＵおよびさらなる下位の役割のＣＰＵはそれぞれその１つ上位の役割のＣＰＵの役割を代行することになる。例えば、第３のＣＰＵ２０３が第２のＣＰＵ２０２の異常を検知した場合には、その上位ＣＰＵは第１のＣＰＵ２０１に切り替わるので、動作確認要求の宛先を第２のＣＰＵ２０２から第１のＣＰＵ２０１へ変更することになる。また、最上位の役割のＣＰＵ、例えば第１のＣＰＵ２０１、は同様の技法により異常検知されていないＣＰＵのうち最下位の役割のＣＰＵ（以降、単に最下位の役割のＣＰＵと称する）、例えば第３のＣＰＵ２０３、の動作確認をすることができる。すなわち便宜的に、最上位の役割のＣＰＵを「下位ＣＰＵ」、および最下位の役割のＣＰＵを「上位ＣＰＵ」として扱うことも可能である。

要するに、第１のＣＰＵ２０１、第２のＣＰＵ２０２、および第３のＣＰＵ２０３は、互いに他のＣＰＵの動作確認を行っており、異常を検知した場合には該当のＣＰＵの電源をＯＦＦにする。第１のＣＰＵ２０１が故障すれば、第２のＣＰＵ２０２が稼働系、第３のＣＰＵ２０３が待機系となる。第２のＣＰＵ２０２が故障すれば、第１のＣＰＵ２０１が稼働系、第３のＣＰＵ２０３が待機系となる。第３のＣＰＵ２０３が故障すれば、第１のＣＰＵ２０１が稼働系、第２のＣＰＵ２０２が待機系のままとなる。

このように、制御基板２００が３個のＣＰＵを搭載していれば、どのＣＰＵが故障したとしても、１個のＣＰＵが待機系として残存するので依然として従来の２重化された制御基板を備える給水装置と同程度の冗長性を保つことができる。また、１個のＣＰＵが故障した段階では制御基板２００の交換は不要であるので、給水装置の安全性を犠牲とすることなく保守点検作業を省力化することができる。

最上位の役割のＣＰＵは、インバータの制御に加えて、制御基板２００の外部に対する種々の入出力処理、例えば、各種センサ信号の入力処理、運転／故障信号のリレー出力処理、液晶表示器８０１のデジタル表示、操作／表示基板８０２に設けられたＬＥＤの制御、操作／表示基板８０２に設けられたスイッチおよびボタンからの操作入力処理、などを行う。他方、その他の（下位の）ＣＰＵは、通常モードにおいて、動作確認に関わる処理は行うものの、インバータの制御および制御基板２００の外部に対する入出力を行わない。これにより、最上位の役割のＣＰＵに比べて、その他のＣＰＵの消費電流を小さくして期待寿命を最上位の役割のＣＰＵよりも長くすることができる。故に、下位ＣＰＵによる上位ＣＰＵの異常の検知に対する信頼性を向上させられる。

非最上位の役割のＣＰＵ、例えば第２のＣＰＵ２０２および第３のＣＰＵ２０３は、その内部においてクロック信号を分周し、デフォルトのクロック信号および低速のクロック信号を選択可能としてもよい。そして、非最上位の役割のＣＰＵは、通常モードの間は低速のクロック信号を選択して消費電流をさらに低減し、バックアップモードに遷移してからデフォルトのクロック信号を選択するようにしてもよい。

第２位の役割のＣＰＵは、通常モードにおいて、最上位の役割のＣＰＵの動作確認を行うとともに、最上位の役割のＣＰＵ、すなわちインバータを制御中のＣＰＵから、インバータ１１１～１１６の内部データおよびポンプ１１～１６の運転データを取得してもよい。或いは、第２位の役割のＣＰＵは、インバータ１１１～１１６からこれらの内部データおよびポンプ１１～１６の運転データを取得してもよい。これにより、第２位の役割のＣＰＵがバックアップモードに遷移する場合には、インバータ１１１～１１６の最新の内部データおよびポンプ１１～１６の最新の運転データを把握できるので、インバータ１１１～１１６の制御を迅速に再開することができる。

或いは、異常検知されていないＣＰＵのうち第３位またはより低い基準順位以下の役割のＣＰＵ、例えば第３のＣＰＵ２０３は、所定の通電開始条件が満足するまで通電ＯＦＦ状態に設定されてもよい。なお、通電ＯＦＦ状態のＣＰＵは、他のＣＰＵの動作確認は行えないし、他のＣＰＵからの動作確認の対象ともならない。通電開始条件は、例えばその１つ上位の役割のＣＰＵの異常が報知されることと、当該ＣＰＵがバックアップモードに遷移したこととを含み得る。通電開始条件の第１の例に関して、第１のＣＰＵ２０１は、第２のＣＰＵ２０２の異常を検知した場合に、第２のＣＰＵ２０２の異常を報知してその電源をＯＦＦにするとともに、第３のＣＰＵ２０３の電源をＯＮにする。この場合に、第１のＣＰＵ２０１が稼働系、第３のＣＰＵ２０３が新たな待機系となる。通電開始条件の第２の例に関して、第２のＣＰＵ２０２は、第１のＣＰＵ２０１の異常を検知した場合に、第１のＣＰＵ２０１の異常を報知してその電源をＯＦＦし、バックアップモードに遷移するとともに、第３のＣＰＵ２０３の電源をＯＮにする。この場合に、第２のＣＰＵ２０２が新たな稼働系、第３のＣＰＵ２０３が新たな待機系となる。このように、異常検知されていないＣＰＵのうち基準順位以下の役割のＣＰＵを通電ＯＦＦ状態に設定することで、かかるＣＰＵは新たな待機系として動作を開始するまで無通電の部品となるので、待機系としての使用時の信頼性を高めることができる。

また、異常の報知は、段階的に行われてよい。具体的には、異常検知されていないＣＰＵが２個以上残存している場合には、少なくとも１個のＣＰＵが待機系として残存するので依然として従来の２重化された制御基板を備える給水装置と同程度の冗長性を保つことができる。そこで、各ＣＰＵは、他のＣＰＵの異常を検知した時に異常検知されていないＣＰＵが２個以上残存している場合には、当該ＣＰＵの異常の報知を例えば操作／表示基板８０２における異常表示、例えばＬＥＤの点滅、消灯など、に留めてもよい。このような致命的でないレベルのＣＰＵの異常は、例えば定期的な保守点検時に作業員が確認し、ＣＰＵの交換を行えば十分である。

他方、異常検知されていないＣＰＵが１個しか残存してない場合には、給水装置は冗長性を喪失しているので、制御基板２００の交換を速やかに行う必要がある。そこで、各ＣＰＵは、他のＣＰＵの異常を検知された時に異常検知されていないＣＰＵが１個、すなわち自ＣＰＵのみしか残存していない場合には、制御基板２００の交換を促すための外部警報を出力してもよい。なお、外部警報を受けて給水装置の設置現場に駆けつけた作業員は、インバータ１１１～１１６の単独運転を行って手動で運転周波数を調整してもよい。

最上位の役割のＣＰＵは、インバータ１１１～１１６の制御時に、インバータ１１１～１１６の各々との間の通信の異常を検知し、かつ当該ＣＰＵが正常に通信可能なインバータの台数が設定された最大並列運転台数を下回った場合に、第２位の役割のＣＰＵから受信した動作確認要求に対する動作確認応答の返信を停止してもよい。この結果、第２位の役割のＣＰＵは、第１のＣＰＵ２０１の異常を検知してバックアップモードに遷移することになる。なお、最上位の役割のＣＰＵは、インバータ１１１～１１６の制御時に、インバータ１１１～１１６の各々との間の通信の異常を検知した場合であっても、当該ＣＰＵが正常に通信可能なインバータの台数が最大並列運転台数を下回らない限りは、単にインバータ通信異常警報を出力すればよく、動作確認応答の返信を停止する必要はない。また、インバータ１１１～１１６の一部または全部の故障により最上位の役割のＣＰＵが正常に通信可能なインバータの台数が最大並列運転台数を下回った場合にも、動作確認応答の返信を停止する必要はない。正常なインバータの台数が最大並列運転台数を下回っている場合には、インバータを修理／交換しない限りは、いずれのＣＰＵがインバータ制御を行ったとしても、１００％の給水を保証することはできない。

次に、上記（２）流量信号および圧力信号から判定される、最上位の役割のＣＰＵによるインバータ制御の異常、に基づく当該ＣＰＵの異常の検知について説明する。第２位の役割のＣＰＵは、通常モード時に、取得した圧力信号および流量信号に基づいて、最上位の役割のＣＰＵによるインバータ制御が正常になされているか否かを判定し、最上位の役割のＣＰＵによるインバータ制御が正常になされていないと判定した場合に最上位の役割のＣＰＵの異常を検知し得る。

具体的には、制御基板２００に搭載された各ＣＰＵが推定末端圧力一定制御を行うことを前提とすると、第２位の役割のＣＰＵは、通常モード時に（ａ）稼働中のポンプの各々の流量が停止流量を超え、（ｂ）稼働中のポンプの流量の合計が給水装置の定格流量以下であって、かつ（ｃ）給水装置の吐出圧力が起動圧力以下の第１の圧力から定格流量時の設定圧力以上の第２の圧力までの範囲外にある状態が一定時間以上に亘って継続している場合に、バックアップモードに遷移し得る。

以下、制御基板２００に搭載された各ＣＰＵが推定末端圧力一定制御を行う場合の具体例を説明する。給水装置には、設定パラメータとして、停止流量Ｑ_０（例えば１０［Ｌ／ｍｉｎ］）、ポンプ１台あたりの定格流量Ｑ_１（例えば０．３８［ｍ^３／ｍｉｎ］）、最大並列運転台数Ｎ、運転可能ポンプ台数Ｍ、給水装置の定格流量Ｎ・Ｑ_１時の設定圧力Ｐ_Ｈ、停止流量Ｑ_０時の推定末端圧力Ｐ_Ｌ、起動圧力Ｐ_ＯＮなどが定められる。なお、これらのパラメータは、人間による手動設定可能であってもよい。

最大並列運転台数Ｎは、運転可能ポンプ台数Ｍから予備台数Ｌを差し引いた値に等しい。例えば、運転可能ポンプ台数が６台、かつ予備台数が３台であれば、最大並列運転台数は３台である。

また、推定末端圧力Ｐ_Ｌは、設定圧力Ｐ_Ｈ、に、係数ｋ_１（＜１）を乗じることで自動設定されてよい。すなわち、Ｐ_Ｌ＝ｋ_１・Ｐ_Ｈと算出され得る。これにより、給水装置の出荷時におけるパラメータの設定負担を軽減できる。具体的には、配管損失を末端揚程の約１０％程度と見積もるとすれば、係数ｋ_１＝０．９に定められる。例えば、設定圧力Ｐ_Ｈを２５０［ｍ］とすれば、推定末端圧力Ｐ_Ｌは２２５［ｍ］に自動設定可能である。また、起動圧力Ｐ_ＯＮは、推定末端圧力Ｐ_Ｌから一定差圧分、例えば４［ｍ］、低く設定され得る。故に、推定末端圧力Ｐ_Ｌ＝２２５［ｍ］、一定差圧＝４［ｍ］とすれば、起動圧力Ｐ_ＯＮは、２２１［ｍ］に自動設定可能である。

最上位の役割のＣＰＵは、稼働中のポンプにそれぞれ対応する流量信号を取得し、当該流量信号に対応する瞬時流量Ｑを算出する。さらに、このＣＰＵは、稼働中の各ポンプの瞬時流量Ｑを合計して給水装置全体の流量、すなわち給水量ΣＱを算出するとともに、推定末端圧力を一定に制御するために必要な目標圧力Ｐを算出する。ここで、このＣＰＵは、ポンプの並列運転時に運転効率を高めるために、先発ポンプおよび追従ポンプ以外の運転ポンプを最高周波数で定速運転するとともに、吐出圧力が目標圧力Ｐに近づくように先発ポンプおよび追従ポンプを変速同期運転してもよい。このＣＰＵは、給水装置の停止中に、その二次側の圧力が起動圧力Ｐ_ＯＮ、例えば２２１［ｍ］まで低下した場合に、先発ポンプを起動する。

第２位の役割のＣＰＵは、通常モード時に、稼働中のポンプにそれぞれ対応する流量信号を取得し、当該流量信号に対応する（瞬時）流量Ｑを算出する。そして、このＣＰＵは、（ａ）稼働中のポンプそれぞれの流量Ｑが停止流量Ｑ_０、例えば１０［Ｌ／ｍｉｎ］超であるか否かを判定する。また、このＣＰＵは、（ｂ）稼働中の各ポンプの流量Ｑの合計ΣＱが、給水装置の定格流量Ｎ・Ｑ_１、例えば２・０．３８＝０．７６［ｍ^３／ｍｉｎ］以下であるか否かを判定する。

条件（ａ）の判定を行うことにより、稼働中のポンプが揚水不能となったことに起因して給水装置が性能低下を引き起こしてその吐出圧力が条件（ｃ）において後述する範囲の下限を下回り続けたとしても、第２位の役割のＣＰＵが第１位の役割のＣＰＵの異常を誤検知することがない。

条件（ｂ）の判定を行うことにより、想定外の開放運転が発生して給水装置の吐出圧力が条件（ｃ）において後述する範囲の下限を下回り続けたとしても、第２位の役割のＣＰＵが第１位の役割のＣＰＵの異常を誤検知することがない。

なお、ポンプ１１～１６の故障は、該当するポンプの故障履歴に反映される。故に、第２位の役割のＣＰＵは、ポンプ１１～１６における故障台数Ｘを算出できる。仮に、運転可能ポンプ台数Ｍ－故障台数Ｘが、最大並列運転台数Ｎよりも小さい場合には、Ｎの代わりにＮ’＝Ｍ－Ｘを用いて、すなわち給水装置の定格流量をＮ・Ｑ_１からＮ’・Ｑ_１に置き換えて判定を行ってよい。これにより、条件（ｂ）をポンプの故障実態に合致するように修正することができる。

さらに、第２位の役割のＣＰＵは、通常モード時に、圧力センサから圧力信号を取得し、給水装置の吐出圧力を算出する。そして、このＣＰＵは、（ｃ）給水装置の吐出圧力が、吐出圧力が起動圧力Ｐ_ＯＮ以下である第１の圧力Ｐ_１から設定圧力Ｐ_Ｈ以上である第２の圧力Ｐ_２までの範囲Ｐ_１～Ｐ_２の範囲外にある状態が一定時間、例えば３秒、以上に亘って継続しているか否かを判定する。ここで、Ｐ_１とＰ_ＯＮとの差、およびＰ_２とＰ_Ｈとの差は、それぞれ任意に設定可能なマージンであるが、このマージンは０であってもよい。例えば、Ｐ_ＯＮ＝２２１［ｍ］、Ｐ_１＝２１０［ｍ］、Ｐ_Ｈ＝２５０［ｍ］、Ｐ_２＝２６０［ｍ］のように定めることができる。マージンを小さくすることで、ノイズによる悪影響を受けやすくなるものの、最上位の役割のＣＰＵの異常検知の感度を高めることができる。

第２位の役割のＣＰＵは、上記条件（ａ）～（ｃ）のいずれも真である場合に、最上位の役割のＣＰＵによるインバータ制御が何らかの要因で乱れているとして、最上位の役割のＣＰＵの異常を検知して、バックアップモードに遷移してもよい。これにより、例えば最上位の役割のＣＰＵおよび通信線は正常であり上記（１）による異常検知はなされていないが、例えば圧力信号用の入力回路などの他の周辺回路の故障などにより最上位の役割のＣＰＵがインバータ１１１～１１６を正常に制御していない場合であっても、第２位の役割のＣＰＵが最上位の役割のＣＰＵの異常を検知してバックアップモードに遷移してインバータ１１１～１１６の制御を開始できる。

例えば、第１のＣＰＵ２０１が最上位の役割のＣＰＵであって、第２のＣＰＵ２０２が第２位の役割のＣＰＵであったとすると、第２のＣＰＵ２０２は、図４に示されるように動作可能である。なお、図４の動作例は、「第１のＣＰＵ２０１」および「第２のＣＰＵ２０２」をそれぞれ「最上位の役割のＣＰＵ」および「第２位の役割のＣＰＵ」として読み替えることで一般化が可能である。

まず、第２のＣＰＵ２０２は、圧力センサ入力部２３１および流量センサ入力部２３２を介して圧力信号およびポンプ１１～１６の流量信号を取得する（ステップＳ５０１）。

第２のＣＰＵ２０２は、ステップＳ５０１において取得した流量信号に基づいて算出される稼働中の各ポンプの流量が停止流量Ｑ_０を超えているか否かを判定する（ステップＳ５０２）。また、第２のＣＰＵ２０２は、ステップＳ５０１において取得した流量信号に基づいて算出される稼働中の各ポンプの流量の合計が定格流量Ｎ・Ｑ_１以下であるか否かを判定する（ステップＳ５０３）。さらに、第２のＣＰＵ２０２は、ステップＳ５０１において取得した圧力信号に基づいて算出される給水装置の吐出圧力が所定範囲Ｐ_１～Ｐ_２外にある状態が一定時間以上継続しているか否かを判定する（ステップＳ５０４）。

ステップＳ５０２乃至ステップＳ５０４の判定結果の全てが真である場合に、処理はステップＳ５０５へ進む。他方、ステップＳ５０２乃至ステップＳ５０４の判定結果の少なくとも１つが偽である場合に、新たなセンシング信号に基づく判定を行うために処理はステップＳ５０１に戻る。なお、ステップＳ５０２乃至ステップＳ５０４の処理は、図４とは異なる順序で実行されてもよいし、並列に実行されてもよい。

ステップＳ５０５において、第２のＣＰＵ２０２は、第１のＣＰＵ２０１の異常を報知する。また、ステップＳ５０６において、第１のＣＰＵ２０１の電源をＯＦＦにする。さらに、ステップＳ５０７において、第２のＣＰＵ２０２は、通常モードからバックアップモードに遷移する。ステップＳ５０５乃至ステップＳ５０７の処理は、図４とは異なる順序で実行されてもよいし、並列に実行されてもよい。

以上説明したように、実施形態に係る給水装置は、序列の異なる複数の役割が割り当てられた複数のプロセッサ（典型的にはＣＰＵ）を搭載した制御基板を備えている。これらのプロセッサは、プロセッサ間の通信の異常および／または異常検知されていないプロセッサのうち最上位の役割のプロセッサによるインバータ制御の異常に基づいて、最上位の役割のＣＰＵの異常を検知すると、異常検知されていないプロセッサのうち第２位の役割のプロセッサがインバータを制御するバックアップモードに遷移する。故に、この実施形態によれば、単一の基板に搭載された複数のプロセッサのうちの一のプロセッサが別のプロセッサの異常を検知してバックアップ運転が可能な給水装置を提供することができる。

（変形例１）
前述の実施形態では、インバータ１１１～１１６、第１のＣＰＵ２０１、第２のＣＰＵ２０２、第３のＣＰＵ２０３、および液晶表示器８０１はシリアル通信用の通信線を介して接続され、シリアル通信が可能に構成されていた。しかしながら、第１のＣＰＵ２０１、第２のＣＰＵ２０２、および第３のＣＰＵ２０３は、シリアル通信を行わず、運転／停止指令、および直流電圧出力による速度指令をインバータ１１１～１１６へ出力するとともにインバータ１１１～１１６から故障信号を取得するようにしてもよい。

かかる変形例１の構成を前提とすると、前述の（１）ＣＰＵ間の通信の異常に基づく他のＣＰＵの異常検知は、以下に説明するように、（３）ＣＰＵが稼働時に継続的に出力するように定められたパルス信号の出力の異常に基づく他のＣＰＵの異常検知、に置き換えることができる。なお、前述の（２）の異常検知と（３）の異常検知との両方が行われてもよい。

すなわち、変形例１において、第１のＣＰＵ２０１、第２のＣＰＵ２０２、および第３のＣＰＵ２０３は、それぞれその通電時にパルス信号を継続的に出力する。反面、ＣＰＵに何らかの異常が生じていた場合に、当該ＣＰＵからパルス信号が正常に出力されない可能性がある。そこで、下位ＣＰＵは、通常モードにおいて上位ＣＰＵのパルス信号の出力を監視し、当該パルス信号の出力が停止したことをトリガとして、上位ＣＰＵの異常を検知する。

具体的には、上位ＣＰＵは、その稼働中に、所定周期かつ所定幅のパルス信号を出力し続ける。そして、下位ＣＰＵは、通常モード時には上位ＣＰＵからのパルス信号の出力を監視する。この前提の下で、下位ＣＰＵは、上位ＣＰＵによるパルス信号の出力が一定時間、例えば１秒以上停止した場合に、上位ＣＰＵの異常を検知し得る。特に、第２位の役割のＣＰＵが最上位の役割のＣＰＵの異常を検知した場合には、当該第２位の役割のＣＰＵはバックアップ運転モードに遷移する。

例えば、第２のＣＰＵ２０２が下位ＣＰＵであって、第１のＣＰＵ２０１が上位ＣＰＵであるとすると、当該第２のＣＰＵ２０２は、図５に示されるように動作可能である。図５の動作例では、まず、第２のＣＰＵ２０２は、第１のＣＰＵ２０１によるパルス信号の出力が停止したか否かを繰り返し監視する（ステップＳ６０１）。

そして、第２のＣＰＵ２０２は、第１のＣＰＵ２０１によるパルス信号の出力が停止したことを検知すると、一定時間、例えば１秒、第１のＣＰＵ２０１によるパルス信号の出力の再開を待ち受ける（ステップＳ６０２およびステップＳ６０３）。一定時間内に第１のＣＰＵ２０１によるパルス信号の出力が再開すれば処理はステップＳ６０１に戻り、第１のＣＰＵ２０１によるパルス信号の出力が再開しないまま一定時間が経過（タイムアウト）すれば、処理はステップＳ６０４へ進む。

ステップＳ６０４において、第２のＣＰＵ２０２は、第１のＣＰＵ２０１の異常を報知する。また、ステップＳ６０５において、第２のＣＰＵ２０２は、第１のＣＰＵ２０１の電源をＯＦＦにする。さらに、ステップＳ６０６において、第２のＣＰＵ２０２は、通常モードからバックアップモードに遷移する。ステップＳ６０４乃至ステップＳ６０６の処理は、図５とは異なる順序で実行されてもよいし、並列に実行されてもよい。

なお、図５の動作例では、下位ＣＰＵとしての第２のＣＰＵ２０２は、上位ＣＰＵとしての第１のＣＰＵ２０１の異常検知時に直ちに当該上位ＣＰＵの電源をＯＦＦにするとともにバックアップモードに遷移している。しかしながら、図５の動作例は、以下に説明するように、下位ＣＰＵが、上位ＣＰＵの異常検知時に上位ＣＰＵの電源を一旦リセットし、その後に異常が再検知されたことを条件として、当該上位ＣＰＵの異常を報知するとともにバックアップモードに遷移するように変形されてもよい。

すなわち、上位ＣＰＵによるパルス信号の出力が再開しないまま一定時間が経過（タイムアウト）した場合に、ステップＳ６０４に即座には遷移せず、下位ＣＰＵは、上位ＣＰＵの電源をＯＦＦにする。そして、一定時間、例えば３秒、経過後に、下位ＣＰＵは、上位ＣＰＵの電源を再度ＯＮにする。そして、下位ＣＰＵは、一定時間、例えば１秒、上位ＣＰＵによるパルス信号の出力の再開を待ち受ける。一定時間内に上位ＣＰＵによるパルス信号の出力が再開すれば処理はステップＳ６０１に戻り、上位ＣＰＵによるパルス信号の出力が再開しないまま一定時間が経過（タイムアウト）すれば、処理はようやくステップＳ６０４へ進む。かかる変形例によれば、図５の動作例に比べて余分に時間がかかるものの、上位ＣＰＵが幸運にも電源リセットにより正常動作に復帰できた場合には、下位ＣＰＵに不要なバックアップ運転をさせなくて済むし、上位ＣＰＵを異常検知されていないＣＰＵとして引き続き扱うことが可能となる。

図５の動作例は、「第１のＣＰＵ２０１」および「第２のＣＰＵ２０２」をそれぞれ「上位ＣＰＵ」および「下位ＣＰＵ」として読み替えることで一般化が可能である。ただし、上位ＣＰＵが最上位の役割のＣＰＵに該当しない場合には、図５のステップＳ６０６は省略される。いずれにせよ、この上位ＣＰＵは、異常検知されていないＣＰＵには該当しなくなるので、下位ＣＰＵおよびさらなる下位の役割のＣＰＵはそれぞれその１つ上位の役割のＣＰＵの役割を代行することになる。例えば、第３のＣＰＵ２０３が第２のＣＰＵ２０２の異常を検知した場合には、その上位ＣＰＵは第１のＣＰＵ２０１に切り替わるので、動作確認要求の宛先を第２のＣＰＵ２０２から第１のＣＰＵ２０１へ変更することになる。

また、最上位の役割のＣＰＵは同様の技法により最下位の役割のＣＰＵの動作確認をすることができる。すなわち便宜的に、最上位の役割のＣＰＵを「下位ＣＰＵ」、および最下位の役割のＣＰＵを「上位ＣＰＵ」として扱うことも可能である。例えば、第１のＣＰＵ２０１が下位ＣＰＵであって、第３のＣＰＵ２０３が上位ＣＰＵであるとすると、当該第１のＣＰＵ２０１は、図６に示されるように動作可能である。図６の動作例では、まず、第１のＣＰＵ２０１は、第３のＣＰＵ２０３によるパルス信号の出力が停止したか否かを繰り返し監視する（ステップＳ７０１）。

そして、第１のＣＰＵ２０１は、第３のＣＰＵ２０３によるパルス信号の出力が停止したことを検知すると、一定時間、例えば１秒、第３のＣＰＵ２０３によるパルス信号の出力の再開を待ち受ける（ステップＳ７０２およびステップＳ７０３）。一定時間内に第３のＣＰＵ２０３によるパルス信号の出力が再開すれば処理はステップＳ７０１に戻り、第３のＣＰＵ２０３によるパルス信号の出力が再開しないまま一定時間が経過（タイムアウト）すれば、処理はステップＳ７０４へ進む。

ステップＳ７０４において、第１のＣＰＵ２０１は、第３のＣＰＵ２０３の異常を報知する。また、ステップＳ７０５において、第１のＣＰＵ２０１は、第３のＣＰＵ２０１の電源をＯＦＦにする。ステップＳ７０４およびステップＳ７０５の処理は、図６とは異なる順序で実行されてもよいし、並列に実行されてもよい。

要するに、変形例１においても、第１のＣＰＵ２０１、第２のＣＰＵ２０２、および第３のＣＰＵ２０３は、互いに他のＣＰＵの動作確認を行っており、異常を検知した場合には該当のＣＰＵの電源をＯＦＦにする。第１のＣＰＵ２０１が故障すれば、第２のＣＰＵ２０２が稼働系、第３のＣＰＵ２０３が待機系となる。第２のＣＰＵ２０２が故障すれば、第１のＣＰＵ２０１が稼働系、第３のＣＰＵ２０３が待機系となる。第３のＣＰＵ２０３が故障すれば、第１のＣＰＵ２０１が稼働系、第２のＣＰＵ２０２が待機系のままとなる。

このように、制御基板２００が３個のＣＰＵを搭載していれば、どのＣＰＵが故障したとしても、１個のＣＰＵが待機系として残存するので依然として従来の２重化された制御基板を備える給水装置と同程度の冗長性を保つことができる。また、１個のＣＰＵが故障した段階では制御基板２００の交換は不要であるので、給水装置の安全性を犠牲とすることなく保守点検作業を省力化することができる。

最上位の役割のＣＰＵは、インバータの制御に加えて、制御基板２００の外部に対する種々の入出力処理、例えば、各種センサ信号の入力処理、運転／故障信号のリレー出力処理、液晶表示器８０１のデジタル表示、操作／表示基板８０２に設けられたＬＥＤの制御、操作／表示基板８０２に設けられたスイッチおよびボタンからの操作入力処理、などを行う。他方、その他の（下位の）ＣＰＵは、通常モードにおいて、その１つ上の役割のＣＰＵのパルス信号の出力監視に関わる処理は行うものの、インバータの制御および制御基板２００の外部に対する入出力を行わない。これにより、最上位の役割のＣＰＵに比べて、その他のＣＰＵの消費電流を小さくして期待寿命を最上位の役割のＣＰＵよりも長くすることができる。故に、下位ＣＰＵによる上位ＣＰＵの異常の検知に対する信頼性を向上させられる。

非最上位の役割のＣＰＵ、例えば第２のＣＰＵ２０２および第３のＣＰＵ２０３は、その内部においてクロック信号を分周し、デフォルトのクロック信号および低速のクロック信号を選択可能としてもよい。そして、非最上位の役割のＣＰＵは、通常モードの間は低速のクロック信号を選択して消費電流をさらに低減し、バックアップモードに遷移してからデフォルトのクロック信号を選択するようにしてもよい。

また、異常の報知は、段階的に行われてよい。具体的には、異常検知されていないＣＰＵが２個以上残存している場合には、少なくとも１個のＣＰＵが待機系として残存するので依然として従来の２重化された制御基板を備える給水装置と同程度の冗長性を保つことができる。そこで、各ＣＰＵは、他のＣＰＵの異常を検知した時に異常検知されていないＣＰＵが２個以上残存している場合には、当該ＣＰＵの異常の報知を例えば操作／表示基板８０２における異常表示、例えばＬＥＤの点滅、消灯など、に留めてもよい。このような致命的でないＣＰＵの異常は、例えば定期的な保守点検時に作業員が確認し、ＣＰＵの交換を行えば十分である。

他方、異常検知されていないＣＰＵが１個しか残存してない場合には、給水装置は冗長性を喪失しているので、制御基板２００の交換を速やかに行う必要がある。そこで、各ＣＰＵは、他のＣＰＵの異常を検知された時に異常検知されていないＣＰＵが１個、すなわちこのＣＰＵのみしか残存していない場合には、制御基板２００の交換を促すための外部警報が出力されてよい。なお、外部警報を受けて給水装置の設置現場に駆けつけた作業員は、インバータ１１１～１１６の単独運転を行って手動で運転周波数を調整してもよい。

以上説明したように、変形例１に係る給水装置は、序列の異なる複数の役割が割り当てられた複数のプロセッサ（典型的にはＣＰＵ）を搭載した制御基板を備えている。これらのプロセッサは、プロセッサが稼働時に継続的に出力するように定められたパルス信号の出力の異常／または異常検知されていないプロセッサのうち最上位の役割のプロセッサによるインバータ制御の異常に基づいて、最上位の役割のＣＰＵの異常を検知すると、異常検知されていないプロセッサのうち第２位の役割のプロセッサがインバータを制御するバックアップモードに遷移する。故に、この変形例１によれば、単一の基板に搭載された複数のプロセッサのうちの一のプロセッサが別のプロセッサの異常を検知してバックアップ運転が可能な給水装置を提供することができる。

（変形例２）
図７に示した制御基板２００は、導通検出回路２４１と、複数の電極入力部２４２とを備えているが、これらは制御基板２００とは独立した基板、例えば８９の水位検出基板９１０に設けられてもよい。

水位検出基板９１０は、導通検出回路９１１と、複数の電極入力部９１２とを含む。水位検出基板９１０は、制御基板２００との間で信号の送受信が可能である。

電極入力部９１２は、給水装置の一次側に接続された受水槽２０の複数の異なる水位、例えば、渇水、ＯＮ、減水、および満水、に対応する位置に取り付けられた複数の水位検出電極にそれぞれ接続される。

導通検出回路９１１は、電極入力部９１２を介して、アース電極と、これら複数の水位検出電極のそれぞれとの間に（交流）電圧を印加する。導通検出回路９１１は、電圧印加時における各水位検出電極とアース電極との導通状態を検出し、検出結果に対応する受水槽２０の水位を示す受水槽水位信号、例えば受水槽２０が渇水状態にあることを示す渇水信号、を生成する。

導通検出回路９１１は、第１のＣＰＵ２０１、第２のＣＰＵ２０２、および第３のＣＰＵ２０３とは独立したＣＰＵを備えている。このＣＰＵは、受水槽水位信号に基づいて給水装置の運転を許可／禁止する運転制御指令を生成し、第１のＣＰＵ２０１、第２のＣＰＵ２０２、および第３のＣＰＵ２０３に与える。

なお、この変形例２では、ＯＮ状態において制御基板２００側に運転許可を指令するスイッチを常にＯＦＦにしている。故に、受水槽２０に伝播する雷サージなどにより導通検出回路９１１が破損し、誤った渇水警報を送出して給水装置が停止した場合であっても、かかるスイッチをＯＮにして誤った渇水警報を解除するとともに水位検出基板９１０を交換するだけで、給水装置を元通り復旧することができる。

なお、導通検出回路９１１は、パルス状の直流電圧、例えば５００ｍｓ毎に１０ｍｓ幅の１２Ｖ直流パルス電圧を印加してもよい。かかる電圧を印加することで、電極間で水の電気分解が発生して電極が腐食するのを防ぐことができる。

なお、給水装置の一次側に、単一の受水槽２０の代わりに、互いに連結された第１の受水槽および第２の受水槽が接続されている場合には、これら受水槽の複数の異なる水位、例えば、渇水、ＯＮ、減水、および満水、に対応する位置には、複数ペアの水位検出電極にそれぞれ接続され得る。そして、導通検出回路９１１および複数の電極入力部９１２は以下に説明するように変形され得る。

まず、複数の電極入力部９１２は、これら複数ペアの水位検出電極にそれぞれ接続される。すなわち、ある電極入力部９１２は、第１の受水槽のある水位、例えば渇水、に対応する位置に取り付けられた電極と、第２の受水槽の同水位に対応する位置に取り付けられた電極とに接続される。

そして、導通検出回路９１１は、（ａ）第１の受水槽の使用時には、電極入力部９１２を介して、アース電極と、これら複数対の水位検出電極のうち第１の受水槽に取り付けられた複数の水位検出電極のそれぞれとの間に（交流）電圧を印加する。導通検出回路９１１は、電圧印加時における各水位検出電極とアース電極との導通状態を検出し、検出結果に対応する第１の受水槽の水位を示す受水槽水位信号、例えば第１の受水槽が渇水状態にあることを示す渇水信号、を生成する。他方、導通検出回路９１１は、（ｂ）第２の受水槽の使用時には、電極入力部９１２を介して、アース電極と、これら複数対の水位検出電極のうち第２の受水槽に取り付けられた複数の水位検出電極のそれぞれとの間に（交流）電圧を印加する。導通検出回路９１１は、電圧印加時における各水位検出電極とアース電極との導通状態を検出し、検出結果に対応する第２の受水槽の水位を示す受水槽水位信号、例えば第２の受水槽が渇水状態にあることを示す渇水信号、を生成する。

このように、第１の受水槽の導通検出と第２の受水槽の導通検出とを時分割で行うことで、電極入力部９１２の数を給水装置の一次側に単一の受水槽２０が接続される場合と同数に抑えることができる。

図７に示した操作／表示基板８０２は、６台のポンプ１１～１６の各々の運転／故障を表示する６個のＬＥＤ、ならびに６台のポンプ１１～１６の各々に対応する６個の自動／停止／手動スイッチを備える。しかしながら、これらのＬＥＤおよび自動／停止／手動スイッチを、１枚の基板に集約する必要はない。具体的には、図８に示すように、ポンプ１１～１３の各々に対応する３個のＬＥＤおよび３個の自動／停止／手動スイッチは、操作／表示基板９０１に設けられ、残りのポンプ１４～１６の各々に対応する３個のＬＥＤおよび３個の自動／停止／手動スイッチは、増設される操作／表示基板９０２に設けられてもよい。操作／表示基板９０２は、第１のＣＰＵ２０１、第２のＣＰＵ２０２、および第３のＣＰＵ２０３の入出力部に接続される。

このように、給水装置に搭載されるポンプの台数に関わらず、操作／表示基板９０１に設けられるＬＥＤおよび自動／停止／手動スイッチの数をそれぞれ、販売台数の多い給水装置に搭載されるポンプの台数、例えば３個、に規格化することで、ポンプ台数の異なる給水装置間で同一の操作／表示基板９０１を使い回すことが可能となる。これは、操作／表示基板９０１のコンパクト化およびコスト削減につながる。

同様に、図７に示した制御基板２００は、６台のポンプ１１～１６の各々に対応する６個の運転／故障信号出力部２５１を備える。しかしながら、これらの運転／故障信号出力部を、１枚の基板に集約する必要はない。具体的には、図８に示すように、ポンプ１１～１３の各々に対応する３組の運転／故障信号出力部２５１は、制御基板２００に設けられ、残りのポンプ１４～１６の各々に対応する３組の運転／故障信号出力部２５１は、増設される外部信号出力基板９０３に設けられてもよい。外部信号出力基板９０３は、第１のＣＰＵ２０１、第２のＣＰＵ２０２、および第３のＣＰＵ２０３の入出力部に接続される。

同様に、図７に示した制御基板２００は、６台のポンプ１１～１６の各々に対応する６個の流量センサ入力部２３２、６個のトリップ入力部２３３、６個の水温センサ入力部２３４、および６個の漏水センサ入力部２３５を備える。しかしながら、これらのセンサ入力部を、１枚の基板に集約する必要はない。具体的には、図８に示すように、ポンプ１１～１３の各々に対応する３個の流量センサ入力部２３２、３個のトリップ入力部２３３、３個の水温センサ入力部２３４、および３個の漏水センサ入力部２３５は、制御基板２００に設けられ、残りのポンプ１４～１６の各々に対応する３個の流量センサ入力部２３２、３個のトリップ入力部２３３、３個の水温センサ入力部２３４、および３個の漏水センサ入力部２３５は、増設される信号入力基板９０４に設けられてもよい。信号入力基板９０４は、第１のＣＰＵ２０１、第２のＣＰＵ２０２、および第３のＣＰＵ２０３の入出力部に接続される。

このように、給水装置に搭載されるポンプの台数に関わらず、制御基板２００に設けられる、ポンプの台数に依存する入出力部の数をそれぞれ、販売台数の多い給水装置に搭載されるポンプの台数、例えば３個、に規格化することで、ポンプ台数の異なる給水装置間で同一の制御基板２００を使い回すことが可能となる。これは、制御基板２００のコンパクト化およびコスト削減につながる。

なお、変形例２において、制御基板２００以外のいずれの基板も、単体でインバータ１１１～１１６を制御する機能は有していない。

ところで、前述の操作／表示基板９０１および操作／表示基板９０２は、タッチパネル方式の液晶表示器を利用して一枚の基板に纏めることも可能である。具体的には、このタッチパネルが、ポンプ１１～１６の自動／停止／手動切り替え、圧力設定、故障リセット、ブザー、などの操作入力を受け付けたり、ポンプ１１～１６の運転／故障／漏電、受水槽関連の情報（満水、減水、渇水）、測定された現在圧力、設定圧力、推定末端圧力、などの各種情報を表示したりしてもよい。なお、タッチパネルは上記操作入力および表示の全てを１画面で実現する必要はなく、ポンプの運転切替用の画面、圧力設定用の画面、ポンプ１１～１６の運転情報表示用の画面、受水槽関連の情報表示用の画面、圧力表示用の画面などを切り替えて表示してもよい。かかるさらなる変形により、２枚であった基板が１枚に纏まるので、視認性および操作性が向上する。

或いは、図８の制御盤１００から、インバータ１１４～１１６と、漏電しゃ断器１２４～１２６と、増設の操作／表示基板９０２、外部信号出力基板９０３、および信号入力基板９０４と、これらの基板と制御基板２００との間のコネクタとを除去し、ＣＰＵの搭載数を１個に絞って、当該ＣＰＵを他のＣＰＵの異常を検出しない独立運転モードで動作させることで、３台のポンプ１１～１３を制御可能な制御盤を廉価に製作することができる。

また、制御盤１００は、受水槽水位信号に基づく満水、減水、渇水などの受水槽関連の警報接点信号、受水槽の流入電動弁の開閉信号、およびポンプ１１～１６の各々の運転／故障接点信号を出力し、制御基板２００に、より具体的には第１のＣＰＵ２０１、第２のＣＰＵ２０２、および第３のＣＰＵ２０３それぞれの出力ポートに分岐して接続されたリレー出力基板を備えていてもよい。

また、かかるリレー出力基板を、制御盤１００の主電源端子台より接続されたコネクタと、電源スイッチと、必要であればヒューズとを解して、直流電源部に接続してもよい。これにより、制御基板２００は、ＡＣ電源をＯＦＦ／ＯＮして容易に交換可能となる。また、第１のＣＰＵ２０１、第２のＣＰＵ２０２、および第３のＣＰＵ２０３の各々、および各種センサ用の直流電源部を分離すれば、制御基板２００を小型化できるので、その交換作業はさらに容易となる。

（変形例３）
図８に示した変形例２に係る制御盤１００は、図９に例示するようにさらなる変形が可能である。図９に示す制御盤１００は、水位検出基板９１０に代えて水位検出基板１０００を備えており、受水槽操作／表示基板１００１をさらに備える。

水位検出基板１０００は、前述の導通検出回路９１１および電極入力部９１２に加えて、流入電動弁出力部１０１３をさらに備える。この流入電動弁出力部１０１３を介して、例えば導通検出回路９１１に備えられたＣＰＵは、受水槽水位信号に基づいて流入電動弁の開閉を制御する。他方、図９の制御基板２００は、流入電動弁出力部２５２を備えていない点で図８の制御基板２００とは異なる。

受水槽操作／表示基板１００１は、水位検出基板１０００に接続される。また、受水槽操作／表示基板１００１は、互いに連結された第１の受水槽および第２の受水槽の間の選択操作、流入電動弁の開閉操作などを受け付ける。さらに、受水槽操作／表示基板１００１は、満水、減水、渇水などの受水槽水位を表示する。

（変形例４）
図９に示した変形例３に係る制御盤１００は、図１０に例示するようにさらなる変形が可能である。図１０に示す制御盤１００は、制御基板２００に代えて制御基板１２００を備えており、操作／表示基板９０１に代えてＣＰＵ搭載操作／表示基板１１００を備える。

制御基板１２００は、第１のＣＰＵ２０１、第２のＣＰＵ２０２および第３のＣＰＵ２０３と、これらに付随する種々の部品、例えばディップスイッチ２１１，２１２，２１３、電源２２１，２２２，２２３など、を備えていない点で図９の制御基板２００とは異なる。

他方、ＣＰＵ搭載操作／表示基板１１００は、第１のＣＰＵ２０１、第２のＣＰＵ２０２および第３のＣＰＵ２０３と、これらに付随する種々の部品、例えばディップスイッチ２１１，２１２，２１３、電源２２１，２２２，２２３など、を備えている点で図９の操作／表示基板９０１とは異なる。

このように、インバータを制御するためのＣＰＵなどのプロセッサは、必ずしも制御基板に搭載される必要はなく、ＣＰＵ搭載操作／表示基板１１００などの別の基板に搭載されてよい。すなわち、前述の制御基板２００、このＣＰＵ搭載操作／表示基板１１００、およびＣＰＵないしプロセッサが搭載されるその他の基板を総称して、ＣＰＵ搭載基板ないしプロセッサ搭載基板と呼ぶことができる。

上述の実施形態は、本発明の概念の理解を助けるための具体例を示しているに過ぎず、本発明の範囲を限定することを意図されていない。実施形態は、本発明の要旨を逸脱しない範囲で、様々な構成要素の付加、削除または転換をすることができる。

上記各実施形態の処理の少なくとも一部は、例えば汎用のコンピュータに搭載されたＣＰＵおよび／またはＧＰＵ、マイコン、ＦＰＧＡ、またはＤＳＰ、などのプロセッサを基本ハードウェアとして用いることでも実現可能である。上記処理を実現するプログラムは、コンピュータで読み取り可能な記録媒体に格納して提供されてもよい。プログラムは、インストール可能な形式のファイルまたは実行可能な形式のファイルとして記録媒体に記憶される。記録媒体としては、磁気ディスク、光ディスク（ＣＤ－ＲＯＭ、ＣＤ－Ｒ、ＤＶＤ等）、光磁気ディスク（ＭＯ等）、半導体メモリなどである。記録媒体は、プログラムを記憶でき、かつ、コンピュータが読み取り可能であれば、何れであってもよい。また、上記処理を実現するプログラムを、インターネットなどのネットワークに接続されたコンピュータ（サーバ）上に格納し、ネットワーク経由でコンピュータ（クライアント）にダウンロードさせてもよい。

１１，１２，１３，１４，１５，１６・・・ポンプ、２０・・・受水槽、１００・・・制御盤、１１１，１１２，１１３，１１４，１１５，１１６・・・インバータ、１２１，１２２，１２３，１２４，１２５，１２６・・・漏電しゃ断器、２００，１２００・・・制御基板、２０１・・・第１のＣＰＵ、２０２・・・第２のＣＰＵ、２０３・・・第３のＣＰＵ、２１１，２１２，２１３・・・ディップスイッチ、２２１，２２２，２２３・・・電源、２３１・・・圧力センサ入力部、２３２・・・流量センサ入力部、２３３・・・トリップ入力部、２３４・・・水温センサ入力部、２３５・・・漏水センサ入力部、２４１，９１１・・・導通検出回路、２４２，９１２・・・電極入力部、２５１・・・運転／故障信号出力部、２５２，１０１３・・・流入電動弁出力部、２６１・・・ＡＣ電源入力、２６２・・・電源スイッチ、２６３・・・直流電源部、８０１・・・液晶表示器、８０２，９０１，９０２・・・操作／表示基板、９０３・・・外部信号出力基板、９０４・・・信号入力基板、９１０，１０００・・・水位検出基板、１００１・・・受水槽操作／表示基板、１１００・・・ＣＰＵ搭載操作／表示基板。

Claims (13)

1. 少なくとも１台のポンプと、
   前記少なくとも１台のポンプそれぞれの回転速度を制御する少なくとも１台のインバータと、
   互いに序列の異なる複数の役割のいずれかが割り当てられた複数のプロセッサを備えるプロセッサ搭載基板と
   を具備し、
   前記複数のプロセッサは、第１の役割の第１のプロセッサと、前記第１の役割よりも下位と定義される第２の役割の第２のプロセッサとを含み、
   前記第２のプロセッサは、第１の動作状態において前記第１のプロセッサへ動作確認要求を送信し、
   前記第１のプロセッサは、前記第２のプロセッサから前記動作確認要求を受信すると動作確認応答を返し、
   前記第２のプロセッサは、前記第１のプロセッサが前記インバータを制御している時に前記第１のプロセッサへ送信済みの前記動作確認要求に対応する動作確認応答を当該動作確認要求の送信から一定時間内に受信しない場合に、前記第１のプロセッサの電源を少なくとも１回ＯＦＦにしてから第２の動作状態に遷移し、前記インバータを制御する、
   給水装置。
2. 前記第２のプロセッサは、前記第１のプロセッサの電源をＯＦＦにしてから前記第１のプロセッサの電源を再度ＯＮにし、前記第１のプロセッサへ動作確認要求を再送信し、前記第１のプロセッサへ再送信した動作確認要求に対応する動作確認応答を当該動作確認要求の送信から一定時間内に受信しない場合に、前記第１のプロセッサの電源を再度ＯＦＦにするとともに前記第２の動作状態に遷移する、請求項１に記載の給水装置。
3. 前記第１の役割は、最上位の役割と定義され、
   前記第１のプロセッサは、前記インバータを制御するとともに異常検知されていないプロセッサのうち最下位の役割のプロセッサへ動作確認要求を送信し、
   前記最下位の役割のプロセッサは、前記第１のプロセッサから前記動作確認要求を受信すると動作確認応答を返し、
   前記第１のプロセッサは、送信済みの前記動作確認要求に対応する動作確認応答を当該動作確認要求の送信から一定時間内に受信しない場合に、前記最下位の役割のプロセッサの電源を少なくとも１回ＯＦＦにしてから当該プロセッサの異常を報知する、
   請求項１または請求項２に記載の給水装置。
4. 前記第１のプロセッサは、前記動作確認応答の送信から一定時間以内に前記第２のプロセッサから新たな動作確認要求を受信しない場合に、前記第２のプロセッサの電源を少なくとも１回ＯＦＦにしてから前記第２のプロセッサの異常を報知する請求項１乃至請求項３のいずれか１項に記載の給水装置。
5. 前記第１のプロセッサは、前記インバータを制御している時に、前記インバータとの間の通信の異常を検知し、かつ前記第１のプロセッサが正常に通信可能なインバータの台数が設定された最大並列運転台数を下回った場合に、前記第２のプロセッサから受信した動作確認要求に対する動作確認応答の返信を停止する、請求項１乃至請求項４のいずれか１項に記載の給水装置。
6. 前記複数のプロセッサは、前記第２の役割よりも下位と定義される第３の役割の第３のプロセッサをさらに含み、
   前記第３のプロセッサは、第１の動作状態において前記第２のプロセッサへ動作確認要求を送信し、
   前記第２のプロセッサは、前記第３のプロセッサから前記動作確認要求を受信すると動作確認応答を返し、
   前記第３のプロセッサは、前記第２のプロセッサが前記インバータを制御している時に前記第２のプロセッサへ送信済みの前記動作確認要求に対応する動作確認応答を当該動作確認要求の送信から一定時間内に受信しない場合に、前記第２のプロセッサの電源を少なくとも１回ＯＦＦにしてから第２の動作状態に遷移し、前記インバータを制御する、
   請求項１乃至請求項５のいずれか１項に記載の給水装置。
7. 前記第３のプロセッサは、前記第２のプロセッサの電源をＯＦＦにしてから前記第２のプロセッサの電源を再度ＯＮにし、前記第２のプロセッサへ動作確認要求を再送信し、前記第２のプロセッサへ再送信した動作確認要求に対応する動作確認応答を当該動作確認要求の送信から一定時間内に受信しない場合に、前記第２のプロセッサの電源を再度ＯＦＦにするとともに前記第２の動作状態に遷移する、請求項６に記載の給水装置。
8. 前記第３の役割は、最下位の役割と定義され
   異常検知されていないプロセッサのうち最上位の役割のプロセッサは、前記インバータを制御するとともに前記第３のプロセッサへ動作確認要求を送信し、
   前記第３のプロセッサは、前記最上位の役割のプロセッサから前記動作確認要求を受信すると動作確認応答を返し、
   前記最上位の役割のプロセッサは、前記第３のプロセッサへ送信済みの前記動作確認要求に対応する動作確認応答を当該動作確認要求の送信から一定時間内に受信しない場合に、前記第３のプロセッサの電源を少なくとも１回ＯＦＦにしてから前記第３のプロセッサの異常を報知する、
   請求項６または請求項７に記載の給水装置。
9. 前記第２のプロセッサの稼働中に前記第３のプロセッサの電源はＯＦＦ状態であり、
   前記第１のプロセッサは、前記動作確認応答の送信から一定時間以内に前記第２のプロセッサから新たな動作確認要求を受信しない場合に、前記第２のプロセッサの電源をＯＦＦにするとともに前記第３のプロセッサの電源をＯＮにし、
   前記第２のプロセッサは、前記第２の動作状態に遷移する場合に、前記第３のプロセッサの電源をＯＮにする、
   請求項６乃至請求項８のいずれか１項に記載の給水装置。
10. 少なくとも１台のポンプと、
    前記少なくとも１台のポンプそれぞれの回転速度を制御する少なくとも１台のインバータと、
    互いに序列の異なる複数の役割のいずれかが割り当てられ、稼働時にパルス信号を継続的に出力する複数のプロセッサを備えるプロセッサ搭載基板と
    を具備し、
    前記複数のプロセッサは、第１の役割の第１のプロセッサと、前記第１の役割よりも下位と定義される第２の役割の第２のプロセッサとを含み、
    前記第２のプロセッサは、第１の動作状態において前記第１のプロセッサによる前記パルス信号の出力を監視し、
    前記第２のプロセッサは、前記第１のプロセッサが前記インバータを制御している時に前記第１のプロセッサによる前記パルス信号の出力の停止を検知した場合に、前記第１のプロセッサの電源を少なくとも１回ＯＦＦにしてから第２の動作状態に遷移し、前記インバータを制御する、
    給水装置。
11. 少なくとも１台のポンプと、
    前記少なくとも１台のポンプそれぞれの回転速度を制御する少なくとも１台のインバータと、
    互いに序列の異なる複数の役割のいずれかが割り当てられた複数のプロセッサを備えるプロセッサ搭載基板と
    を具備する給水装置であって、
    前記複数のプロセッサは、第１の役割の第１のプロセッサと、前記第１の役割よりも下位と定義される第２の役割の第２のプロセッサとを含み、
    前記第２のプロセッサは、第１の動作状態において前記インバータを制御せず、
    前記第２のプロセッサは、前記第１のプロセッサが前記インバータを推定末端圧力が一定となるように制御している時に（ａ）稼働中のポンプの各々の流量が停止流量を超え、（ｂ）前記稼働中のポンプの流量の合計が前記給水装置の定格流量以下であって、かつ（ｃ）前記給水装置の吐出圧力が起動圧力以下の第１の圧力から定格流量時の設定圧力以上の第２の圧力までの範囲外にある状態が一定時間以上に亘って継続していることを条件に、前記第１のプロセッサの電源をＯＦＦにするとともに第２の動作状態に遷移し、前記インバータを推定末端圧力が一定となるように制御する、
    給水装置。
12. 表示基板をさらに具備し、
    前記複数のプロセッサの各々は、他のプロセッサの異常を検知した場合に当該プロセッサの異常を前記表示基板に表示し、
    前記複数のプロセッサの各々は、他のプロセッサの異常を検知し、かつ異常検知されていないプロセッサの数が１個である場合に外部警報を出力する、
    請求項３、請求項４、または請求項８に記載の給水装置。
13. 前記プロセッサ搭載基板は、前記第１のプロセッサおよび前記第２のプロセッサが読み書き可能であって前記給水装置の設定パラメータおよび前記ポンプの運転データを保存する共有メモリを備え、
    前記第１のプロセッサは、前記インバータの制御している時に、前記設定パラメータまたは前記運転データに関する追加、変更または削除が生じた場合に前記共有メモリに対して書き込みを行い、
    前記第２のプロセッサは、前記第２の動作状態において、前記設定パラメータまたは前記運転データに関する追加、変更または削除が生じた場合に前記共有メモリに対して書き込みを行い、
    前記第２のプロセッサは、前記第２の動作状態に遷移する場合に、前記共有メモリから前記設定パラメータを読み出す、
    請求項１乃至請求項１２のいずれか１項に記載の給水装置。