JP7332477B2 - 画素配列構造、表示基板、表示装置及びマスクプレート群 - Google Patents

画素配列構造、表示基板、表示装置及びマスクプレート群 Download PDF

Info

Publication number
JP7332477B2
JP7332477B2 JP2019549456A JP2019549456A JP7332477B2 JP 7332477 B2 JP7332477 B2 JP 7332477B2 JP 2019549456 A JP2019549456 A JP 2019549456A JP 2019549456 A JP2019549456 A JP 2019549456A JP 7332477 B2 JP7332477 B2 JP 7332477B2
Authority
JP
Japan
Prior art keywords
color
pixel
virtual rectangle
color sub
pixel block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019549456A
Other languages
English (en)
Other versions
JP2021513664A (ja
Inventor
ホンリ ワン
ルジャン ファンフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2021513664A publication Critical patent/JP2021513664A/ja
Application granted granted Critical
Publication of JP7332477B2 publication Critical patent/JP7332477B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

関連出願の相互参照
本願は、２０１８年２月９日に出願された中国特許出願第２０１８１０１３７０１２.７号の優先権を主張し、ここで上記中国特許出願の開示全体が本願の一部として援用される。
本開示の実施例は、画素配列構造、表示基板、表示装置及びマスクプレート群に関する。
表示技術の発展につれて、表示装置の解析度を高めることが期待されている。高解析度の表示装置は、高表示品質などのメリットを有するため、幅広く採用されている。通常、画素のサイズ及び画素間の間隔を減少することにより、表示装置の解析度を向上させる。しかし、画素のサイズ及び画素間の間隔の減小には、製造工程上の精度に対する要求が高くなっている。それにより、表示装置の製造工程が難しく、かつ、製造のコストが高くなってしまう。
一方、サブピクセルレンダリング（Ｓｕｐ－Ｐｉｘｅｌ Ｒｅｎｄｅｒｉｎｇ、ＳＰＲ）は、人の目による色違いのサブ画素への解析度の差異を利用して、赤・緑・青である三色のサブ画素により１つの画素を簡単に定義するとの従来のモードを変化させる。サブピクセルレンダリングでは、異なる画素同士が何らかの、位置解析度の敏感でない色のサブ画素を共用することにより、比較的少ないサブ画素を用いて、同画素解析度の表現効果をシミュレートして実現することで、表示装置の製造工程の難しさ及び製造のコストが低減される。
本開示の少なくとも１つの実施例は、複数の最小重複領域に分布される複数の第１色サブ画素ブロック、複数の第２色サブ画素ブロック及び複数の第３色サブ画素ブロックを含む画素配列構造であって、前記最小重複領域の各々は、矩形形状に形成されかつ第１仮想矩形を含み、１つの前記第１仮想矩形が１つの第１色サブ画素ブロックと、１つの第２色サブ画素ブロックと、１つの第３色サブ画素ブロックとを含んでおり、前記第１仮想矩形は、第１方向に延びる第１辺、及び第２方向に延びる第２辺を含み、前記第１辺の垂直二等分線の両側に前記第２色サブ画素ブロック及び前記第３色サブ画素ブロックが分布され、前記第２色サブ画素ブロック又は前記第３色サブ画素ブロックと、前記第１辺との間の距離がいずれも前記第１色サブ画素ブロックと前記第１辺との間の距離よりも小さく、前記第１色サブ画素ブロックの中心が前記第１辺の垂直二等分線上に位置しかつ前記第１辺との間の距離が前記第２辺の長さの１/２～３/４である画素配列構造を提供する。
例えば、本開示の一実施例に係る画素配列構造において、前記最小重複領域の各々は、第２仮想矩形、第３仮想矩形及び第４仮想矩形をさらに含み、前記第１仮想矩形、前記第２仮想矩形、前記第３仮想矩形及び前記第４仮想矩形が一辺を共有するように２×２のマトリクスを形成して前記最小重複領域を構成しており、前記第２仮想矩形は、前記第１仮想矩形と前記第１辺を共有するとともに、前記第１仮想矩形に対して前記第１辺に関して鏡像対称になり、前記第１仮想矩形は、その対角線に沿って前記対角線の長さだけ並進すると前記第３仮想矩形と重なり、前記第３仮想矩形は、前記第１方向に延びかつ前記第１辺と同一の直線上に位置する第３辺をさらに含んでおり、前記第４仮想矩形は、前記第３仮想矩形と前記第３辺を共有するとともに、前記第３仮想矩形に対して前記第３辺に関して鏡像対称になる。
例えば、本開示の一実施例に係る画素配列構造において、前記第２色サブ画素ブロックと前記第３色サブ画素ブロックとは、それぞれ前記第１辺の両端の近くにあり、かつ前記第１仮想矩形の中心から離れる縁辺が前記第１辺に位置する。
例えば、本開示の一実施例に係る画素配列構造において、前記第１色サブ画素ブロックは緑のサブ画素であり、前記第２色サブ画素ブロックは赤のサブ画素であり、前記第３色サブ画素ブロックは青のサブ画素である。
例えば、本開示の一実施例に係る画素配列構造において、前記第１色サブ画素ブロックの形状は、底角が直角である対称の五角形であって、前記第１辺の垂直二等分線に関して対称になり、前記第１辺に垂直な方向において頂点よりも底辺が前記第１辺から離れる五角形になる。
例えば、本開示の一実施例に係る画素配列構造において、前記第２色サブ画素ブロックと前記第３色サブ画素ブロックとの両方の形状は、底角が直角である対称の五角形であって、底辺が前記第１辺に平行し又は前記第１辺に位置し、かつこの底辺が前記第１辺に垂直な方向において頂点よりも前記第１辺に近い五角形になる。
例えば、本開示の一実施例に係る画素配列構造において、前記第２色サブ画素ブロックと前記第３色サブ画素ブロックとの両方の形状は、底角が直角である五角形であって、底辺が前記第１辺に平行し又は前記第１辺に位置し、かつこの底辺が前記第１辺に垂直な方向において頂点よりも前記第１辺に近くなるとともに、頂点を通過する第１斜辺及び第２斜辺を含む五角形になっており、前記第１斜辺は、前記第１色サブ画素ブロックに対向して設置され、前記第２斜辺よりも長さが大きい。
例えば、本開示の一実施例に係る画素配列構造において、第１色サブ画素ブロックの形状は、底角が直角である対称の五角形であって、前記第１辺の垂直二等分線に関して対称になり、底辺が前記第１辺に平行しかつ前記第１辺に垂直な方向において頂点よりも前記第１辺から離れるとともに、頂点を通過する等長の第３斜辺及び第４斜辺を含む五角形になっており、前記第１色サブ画素ブロックの第３斜辺は、前記第２色サブ画素ブロックの第１斜辺に対して平行に、第１距離である間隔で配置され、前記第１色サブ画素ブロックの第４斜辺は、前記第３色サブ画素ブロックの第１斜辺に対して平行に、第２距離である間隔で配置される。
例えば、本開示の一実施例に係る画素配列構造において、前記第１仮想矩形及び前記第２仮想矩形において、前記第２色サブ画素ブロックが前記第３色サブ画素ブロックよりも前記最小重複領域の中心に近く、前記第３仮想矩形及び前記第４仮想矩形において、前記第３色サブ画素ブロックが前記第２色サブ画素ブロックよりも前記最小重複領域の中心に近く、前記第１仮想矩形における前記第２色サブ画素ブロックと前記第４仮想矩形における前記第３色サブ画素ブロックとが隣接し、前記第２仮想矩形における前記第２色サブ画素ブロックと前記第３仮想矩形における前記第３色サブ画素ブロックとが隣接し、前記第１仮想矩形における前記第２色サブ画素ブロックの前記第２斜辺が、前記第４仮想矩形における前記第３色サブ画素ブロックの前記第２斜辺に対して平行に、第３距離である間隔で配置され、前記第２仮想矩形における前記第２色サブ画素ブロックの前記第２斜辺が、前記第３仮想矩形における前記第３色サブ画素ブロックの前記第２斜辺に対して平行に、第４距離である間隔で配置される。
例えば、本開示の一実施例に係る画素配列構造において、前記第１距離、前記第２距離、前記第３距離及び前記第４距離は、すべて同じである。
例えば、本開示の一実施例に係る画素配列構造において、前記第２色サブ画素ブロックと前記第３色サブ画素ブロックとの両方の形状は、底辺が前記第１辺に垂直であり、かつ直角辺と前記第１辺との距離が斜辺と前記第１辺との距離よりも小さい直角台形になる。
例えば、本開示の一実施例に係る画素配列構造において、前記第１色サブ画素ブロックの形状は、底角が直角である対称の五角形であって、前記第１辺の垂直二等分線に対して対称になり、底辺が前記第１辺に平行し又は前記第１辺に位置しかつ前記第１辺に垂直な方向において頂点よりも前記第１辺から離れるとともに、頂点を通過する等長の第３斜辺及び第４斜辺を含む五角形になっており、前記第１色サブ画素ブロックの第３斜辺が前記第２色サブ画素ブロックの斜辺に対して平行に、第５距離である間隔で配置され、前記第１色サブ画素ブロックの第４斜辺が前記第３色サブ画素ブロックの斜辺に対して平行に、第６距離である間隔で配置される。
例えば、本開示の一実施例に係る画素配列構造において、前記第１仮想矩形及び前記第２仮想矩形において、前記第３色サブ画素ブロックが前記第２色サブ画素ブロックよりも前記最小重複領域の中心に近く、前記第３仮想矩形及び前記第４仮想矩形において、前記第２色サブ画素ブロックが前記第３色サブ画素ブロックよりも前記最小重複領域の中心に近く、前記第１仮想矩形における前記第３色サブ画素ブロックと前記第４仮想矩形における前記第２色サブ画素ブロックとが隣接し、前記第２仮想矩形における前記第３色サブ画素ブロックと前記第３仮想矩形における前記第２色サブ画素ブロックとが隣接しており、前記第１仮想矩形における前記第３色サブ画素ブロックの鋭角部と、前記第４仮想矩形における前記第２色サブ画素ブロックの鋭角部との間隔は、第７距離であり、前記第２仮想矩形における前記第３色サブ画素ブロックの鋭角部と、前記第３仮想矩形における前記第２色サブ画素ブロックの鋭角部との間隔は、第８距離である。
例えば、本開示の一実施例に係る画素配列構造において、前記第５距離、前記第６距離、前記第７距離及び前記第８距離は、すべて同じである。
例えば、本開示の一実施例に係る画素配列構造において、同一の前記最小重複領域において、前記第１仮想矩形の第２色サブ画素ブロックと前記第２仮想矩形の第２色サブ画素ブロックとは、同一のサブ画素に統合され、前記第２方向に隣接する２つの前記最小重複領域においては、前記第２方向に沿って順に設置される第１最小重複領域と第２最小重複領域とが含まれ、前記第１最小重複領域における第４仮想矩形の第２色サブ画素ブロックと前記第２最小重複領域における前記第３仮想矩形の第２色サブ画素ブロックとが、同一のサブ画素に統合される。
例えば、本開示の一実施例に係る画素配列構造において、同一の前記最小重複領域において、前記第１仮想矩形の第３色サブ画素ブロックと前記第２仮想矩形の第３色サブ画素ブロックとは、同一のサブ画素に統合され、前記第２方向に隣接する２つの前記最小重複領域においては、前記第２方向に沿って順に設置される第１最小重複領域と第２最小重複領域とが含まれ、前記第１最小重複領域における第４仮想矩形の第３色サブ画素ブロックと前記第２最小重複領域における前記第３仮想矩形の第３色サブ画素ブロックとが、同一のサブ画素に統合される。
例えば、本開示の一実施例に係る画素配列構造において、同一の前記最小重複領域において、前記第３仮想矩形の第１色サブ画素ブロックと前記第４仮想矩形の第１色サブ画素ブロックとは、サブ画素パターニング工程において同一の単色のパターン領域を共用し、前記第２方向に隣接する２つの前記最小重複領域においては、前記第２方向に沿って順に設置される第１最小重複領域と第２最小重複領域とが含まれ、前記第１最小重複領域における第１仮想矩形の第１色サブ画素ブロックと前記第２最小重複領域における前記第２仮想矩形の第１色サブ画素ブロックとは、サブ画素パターニング工程において同一の単色パターン領域を共用する。
例えば、本開示の一実施例に係る画素配列構造において、前記第３仮想矩形と前記第４仮想矩形における前記第１色サブ画素ブロックの所在位置に、第４色サブ画素が設置される。
例えば、本開示の一実施例に係る画素配列構造において、前記第１色サブ画素ブロックは緑のサブ画素を含み、前記第４色サブ画素は黄のサブ画素を含む。
例えば、本開示の一実施例に係る画素配列構造において、前記第３仮想矩形と前記第４仮想矩形における前記第１色サブ画素ブロックの所在位置に、第４色サブ画素が設置されており、前記第１仮想矩形と前記第４仮想矩形における前記第１色サブ画素ブロックの所在位置に、第５色サブ画素が設置される。
例えば、本開示の一実施例に係る画素配列構造において、前記第１色サブ画素ブロックは緑のサブ画素を含み、前記第５色サブ画素は白のサブ画素を含む。
本開示の少なくとも１つの実施例は、ベース基板と、前記ベース基板上に設置される複数の画素と、を含む表示基板であって、前記複数の画素には、前述のいずれかの画素配列構造が用いられる表示基板をさらに提供する。
例えば、本開示の一実施例に係る表示基板において、前記最小重複領域の各々は、第２仮想矩形、第３仮想矩形及び第４仮想矩形をさらに含み、前記第１仮想矩形、前記第２仮想矩形、前記第３仮想矩形及び前記第４仮想矩形が、一辺を共有するように２×２のマトリクスを形成して前記最小重複領域を構成しており、前記第２仮想矩形は、前記第１仮想矩形と前記第１辺を共有するとともに、前記第１仮想矩形に対して前記第１辺に関して鏡像対称になり、前記第１仮想矩形は、その対角線に沿って前記対角線の長さだけ並進すると前記第３仮想矩形と重なり、前記第３仮想矩形は、前記第１方向に延び前記第１辺と同一の直線上に位置する第３辺をさらに含んでおり、前記第４仮想矩形は、前記第３仮想矩形と前記第３辺を共有するとともに、前記第４仮想矩形に対して前記第３辺に関して鏡像対称になり、前記第１色サブ画素ブロックは、第１色画素電極と、前記第１色画素電極上に設置される第１色発光層とを含み、前記第２色サブ画素ブロックは、第２色画素電極と、前記第２色画素電極上に設置される第２色発光層とを含み、前記第３色サブ画素ブロックは、第３色画素電極と、前記第３色画素電極上に設置される第３色発光層とを含み、前記第１色画素電極は、前記第１色発光層を発光駆動するように配置され、前記第２色画素電極は、前記第２色発光層を発光駆動するように配置され、前記第３色画素電極は、前記第３色発光層を発光駆動するように配置される。
例えば、本開示の一実施例に係る表示基板において、同一の前記最小重複領域において、前記第３仮想矩形の第１色サブ画素ブロックの第１色発光層と前記第４仮想矩形の第１色サブ画素ブロックの第１色発光層とは、同一の単色のパターン領域を共用することにより形成され、前記第２方向に隣接する２つの前記最小重複領域においては、前記第２方向に沿って順に設置される第１最小重複領域と第２最小重複領域とが含まれ、前記第１最小重複領域における第１仮想矩形の第１色サブ画素ブロックの第１色発光層と前記第２最小重複領域における前記第２仮想矩形の第１色サブ画素ブロックの第１色発光層とが、同一の単色のパターン領域を共用することにより形成される。
例えば、本開示の一実施例に係る表示基板において、同一の前記最小重複領域において、同一の単色のパターン領域を共用することにより形成された前記第３仮想矩形の前記第１色サブ画素ブロックの前記第１色発光層と前記第４仮想矩形の前記第１色サブ画素ブロックの前記第１色発光層の面積が、前記第３仮想矩形の前記第１色サブ画素ブロックの前記第１色画素電極の面積と前記第４仮想矩形の前記第１色サブ画素ブロックの前記第１色画素電極の面積の和よりも大きく、前記第２方向に隣接する２つの前記最小重複領域においては、前記第２方向に沿って順に設置される第１最小重複領域と第２最小重複領域とが含まれ、同一の単色のパターン領域を共用することにより形成された前記第１最小重複領域の前記第１仮想矩形の前記第１色サブ画素ブロックの前記第１色発光層と前記第２最小重複領域の前記第２仮想矩形の前記第１色サブ画素ブロックの前記第１色発光層の面積が、前記第１最小重複領域の前記第１仮想矩形の前記第１色サブ画素ブロックの前記第１色画素電極の面積と前記第２最小重複領域の前記第２仮想矩形の前記第１色サブ画素ブロックの前記第１色画素電極の面積の和よりも大きい。
例えば、本開示の一実施例に係る表示基板において、同一の前記最小重複領域において、前記第１仮想矩形の第２色サブ画素ブロックの第２色画素電極と前記第２仮想矩形の第２色サブ画素ブロックの第２色画素電極とは、同一の画素電極に統合され、前記第２方向に隣接する２つの前記最小重複領域においては、前記第２方向に沿って順に設置される第１最小重複領域と第２最小重複領域とが含まれ、前記第１最小重複領域における第４仮想矩形の第２色サブ画素ブロックの第２色画素電極と前記第２最小重複領域における前記第３仮想矩形の第２色サブ画素ブロックの第２色画素電極とが、同一の画素電極に統合される。
例えば、本開示の一実施例に係る表示基板において、同一の前記最小重複領域において、前記第１仮想矩形の第３色サブ画素ブロックの第３色画素電極と前記第２仮想矩形の第３色サブ画素ブロックの第３色画素電極とは、同一の画素電極に統合され、前記第２方向に隣接する２つの前記最小重複領域においては、前記第２方向に沿って順に設置される第１最小重複領域と第２最小重複領域とが含まれ、前記第１最小重複領域における第４仮想矩形の第３色サブ画素ブロックの第３色画素電極と前記第２最小重複領域における前記第３仮想矩形の第３色サブ画素ブロックの第３色画素電極とが、同一の画素電極に統合される。
例えば、本開示の一実施例に係る表示基板において、前記第１色サブ画素ブロックは第１色フィルタを含み、前記第２色サブ画素ブロックは第２色フィルタを含み、前記第３色サブ画素ブロックは第３色フィルタを含む。
本開示の少なくとも１つの実施例は、前述のいずれかの表示基板を含む表示装置をさらに提供する。
本開示の少なくとも１つの実施例は、請求項２３に記載の表示基板を製造するように配置されるマスクプレート群であって、前記第１色画素ブロックを形成するための第１開口を有する第１マスクプレートと、前記第２色画素ブロックを形成するための第２開口を有する第２マスクプレートと、前記第３色画素ブロックを形成するための第３開口を有する第３マスクプレートと、を含み、前記第３仮想矩形の第１色サブ画素ブロックの第１色発光層と、前記第４仮想矩形の第１色サブ画素ブロックの第１色発光層とは、同一の前記第１開口により形成されるように配置されるマスクプレート群を提供する。
以下、本開示の実施例に係る技術手段をより明確に説明するために、実施例の図面について簡単に説明する。以下に説明する図面は、本発明のいくつかの実施例のみに関し、本発明を限定するものではないことが明白であろう。
本開示の一実施例に係る画素配列構造の模式図である。 本開示の一実施例に係る他の画素配列構造の模式図である。 本開示の一実施例に係る他の画素配列構造の模式図である。 本開示の一実施例に係る他の画素配列構造の模式図である。 本開示の一実施例に係る他の画素配列構造の模式図である。 本開示の一実施例に係る他の画素配列構造の模式図である。 本開示の一実施例に係る表示基板の構造模式図である。 本開示の一実施例に係る表示基板の一部を示す平面模式図である。 本開示の一実施例に係る表示基板の図８におけるＡ-Ａ’方向に沿う断面模式図である。 本開示の一実施例に係る表示基板の図８におけるＡ-Ａ’方向に沿う断面模式図である。 本開示の一実施例に係る第１マスクプレートの模式図である。 本開示の一実施例に係る第２マスクプレートの模式図である。 本開示の一実施例に係る第３マスクプレートの模式図である。
以下、本開示の実施例の目的、技術手段及び利点をより明確にするために、本開示の実施例の技術手段について、本開示の実施例の図面を参照しながら明確で完全に説明する。説明される実施例は、本開示の全ての実施例ではなく、単に一部の実施例であることが明白であろう。当業者には、開示された本発明の実施例に基づき、容易に成し遂げることができた他の実施例の全ては本発明の精神から逸脱しない。
特に定義しない限り、本開示に使用された技術用語または科学用語は、当業者に理解される一般的な意味である。本発明に係る特許出願の明細書及び特許請求の範囲に使用される「第１」、「第２」のような用語は順序、数量または重要性を示すものではなく、異なる構成要素を区別するものにすぎない。「備える」、「含む」および類似する用語は、挙げられた要素に加えて、他の要素が共存してもよいことを意味する。「接続」や「連結」などのような用語は物理的または機械的接続に限定されなく、直接的や間接的にかかわらず電気的接続を含む。
本発明者らが検討したことにより、高い解析度を有する表示装置を製造するために、画素のサイズ及び画素間の間隔を減少させる必要があるが、画素のサイズ及び画素間の間隔の減少には製造工程上の精度に対する要求が高くなって、表示装置の製造工程の難しさ及び製造コストが増加してしまうことが明らかとなった。例えば、高い解析度を有するアクティブマトリクス有機発光ダイオード（ＡＭＯＬＥＤ）型表示装置を製造する際に、ファインメタルマスク（ＦＭＭ）技術による工程精度が制限されるため、解析度が高い（例えば、３００画素密度（ＰＰＩ）よりも大きい）アクティブマトリクス有機発光ダイオード（ＡＭＯＬＥＤ）型表示装置を製造するための製造工程が難しく、かつ製造コストが高い。
本開示の実施例は、画素配列構造、表示基板、表示装置及びマスクプレートを提供する。当該画素配列構造は、複数の最小重複領域に分布される複数の第１色サブ画素ブロック、複数の第２色サブ画素ブロッ、及び複数の第３色サブ画素ブロックを含む。最小重複領域の各々は、矩形形状に形成され第１仮想矩形を含む。１つの第１仮想矩形は、１つの第１色サブ画素ブロックと、１つの第２色サブ画素ブロックと、１つの第３色サブ画素ブロックとを含む。第１仮想矩形は、第１方向に延びる第１辺と、第２方向に延びる第２辺とを含んでおり、この第１辺の垂直二等分線の両側に、第２色サブ画素ブロック及び第３色サブ画素ブロックが分布される。第２色サブ画素ブロック又は第３色サブ画素ブロックと、第１辺との間の距離は、いずれも第１色サブ画素ブロックと第１辺との間の距離よりも小さくなる。第１色サブ画素ブロックは、その中心が第１辺の垂直二等分線上に位置するとともに、該中心と第１辺との間の距離が第２辺の長さの１/２～３/４である。これにより、当該画素配列構造は、敏感な色のサブ画素の間隔を調整することで、敏感な色のサブ画素の分布均一性を改善させることができるので、当該画素配列構造の視覚上の解析度を向上させ、さらにその表示品質を向上させることができる。
以下、本開示の実施例に係る画素配列構造、表示基板、表示装置及びマスクプレートについて、図面と併せて説明する。
本開示の少なくとも１つの実施例は、画素配列構造を提供する。図１は、本開示の一実施例に係る画素配列構造の模式図である。当該画素配列構造は、複数の最小重複領域１００に分布される複数の第１色サブ画素ブロック１１１、複数の第２色サブ画素ブロック１１２、及び複数の第３色サブ画素ブロック１１３を含む。図１は、１つの最小重複領域１００を示す。最小重複領域１００の各々は、図１に示されるように、第１仮想矩形１１０を含んでおり、１つの第１仮想矩形１１０は、１つの第１色サブ画素ブロック１１１と、１つの第２色サブ画素ブロック１１２と、１つの第３色サブ画素ブロック１１３とを含む。第１仮想矩形１１０は、第１方向に延びる第１辺１１０１と、第２方向に延びる第２辺１１０２とを含み、第１辺１１０１の垂直二等分線の両側に、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３が分布される。第２色サブ画素ブロック１１２又は第３色サブ画素ブロック１１３と第１辺１１０１との間の距離は、いずれも、第１色サブ画素ブロック１１１と第１辺１１０１との間の距離よりも小さくなる。第１色サブ画素ブロック１１１は、その中心が第１辺１１０１の垂直二等分線上に位置するとともに、該中心と第１辺１１０１との間の距離が第２辺１１０２の長さの１/２～３/４である。例えば、図１に示されるように、第２辺１１０２の長さをＬとすると、第１色サブ画素ブロック１１１の中心と第１辺１１０１との間の距離は、（１/２～３/４）Ｌである。なお、上記第１仮想矩形は、、実際的な構造ではなく、第１色サブ画素ブロックの位置をよりよく説明するためのものである。また、上記第１仮想矩形は、その仮想矩形の範囲が第１仮想矩形における第１色サブ画素ブロック、第２色サブ画素ブロック及び第３色サブ画素ブロックの発光領域よりも大きくなってもよい。上記した「中心」とは、サブ画素ブロック（例えば、第１色サブ画素ブロック、第２色サブ画素ブロック又は第３色サブ画素ブロック）の形状の幾何学的中心であり、上記した第２色サブ画素ブロック又は第３色サブ画素ブロックと第１辺との間の距離とは、第２色サブ画素ブロックの中心又は第３色サブ画素ブロックの中心と、第１辺との間の距離である。
本実施例に係る画素配列構造では、第１辺の垂直二等分線の両側に第２色サブ画素ブロック及び第３色サブ画素ブロックが分布され、かつ、第１色サブ画素ブロックの中心が、第１辺の垂直二等分線上に位置し第１辺との間の距離が第２辺の長さの１/２～３/４であるため、隣接の２つの第１色サブ画素ブロックの中心距離が第２辺の長さの１/２より大きい。それにより、隣接の２つの第１色サブ画素ブロックは、互いに近接することにより区別の難しさが増大して、目で見ると視覚的に一体となることを回避できるので、それによる粒状性を回避することができる。これにより、当該画素配列構造は、第１色サブ画素ブロックの分布均一性を改善させることができるので、視覚的な解析度を向上させ、ひいては表示品質を向上させることができる。
例えば、幾つかの例示では、上記最小重複領域は、並進して重複的に配列されることにより、１つの完全の画素配列構造を形成可能である。なお、最小重複領域内には、並進して重複的に配列されるサブユニットが含まれていない。
例えば、幾つかの例示では、第１色サブ画素ブロック１１１の中心は、第１辺１１０１の垂直二等分線上に位置するとともに、第１辺１１０１との間の距離が第２辺１１０２の長さの１/２～３/４である。
なお、画素配列構造を設計する際、サブ画素ブロック（例えば、第１色サブ画素ブロック、第２色サブ画素ブロック又は第３色サブ画素ブロック）は、通常、例えば六角形、五角形、台形又は他の規則的な形状に設計される。設計する際、サブ画素ブロックの中心は、上記規則的な形状の幾何学的中心であってもよい。しかし、実際の製造工程では、形成されたサブ画素ブロックの形状は、一般的に、上記設計された規則的な形状から多少ずれている。例えば、上記規則的な形状の各角が丸角になる可能性があるため、サブ画素ブロック（例えば、第１色サブ画素ブロック、第２色サブ画素ブロック又は第３色サブ画素ブロック）の形状は丸角パターンであってもよい。なお、実際に制造されたサブ画素ブロックの形状は、設計された形状に比して他の変化が生じる可能性がある。例えば、六角形に設計されたサブ画素ブロックの形状は、実際の制造において、略楕円形になる可能性がある。そのため、サブ画素ブロックの中心は、製造されたサブ画素ブロックの不規則的な形状の厳密的な幾何学的中心ではない場合がある。本開示の実施例では、サブ画素ブロックの中心は、サブ画素ブロックの形状の幾何学的中心から一定の偏移量が生じる。サブ画素ブロックの中心とは、サブ画素ブロックの幾何学的中心からサブ画素ブロックの縁辺の各点までの放射状の線分上の、当該幾何学的中心から当該放射状の線分の長さの１/３だけ離れて位置する特定な点によって囲まれる領域内の何れかの点である。当該サブ画素ブロックの中心の定義は、規則的な形状のサブ画素ブロック形状の中心に適用でき、不規則的な形状サブ画素ブロックの中心にも適用できる。
また、上記のように、様々な製造誤差により、実際に制造されたサブ画素ブロックの形状は、設計されたサブ画素ブロックの形状から多少ずれている可能性がある。そのため、本開示では、サブ画素ブロックの中心の位置、及びサブ画素ブロックの中心と他の対象の位置との間の関係について、一定の誤差があってもよい。例えば、サブ画素ブロックの中心の間を結ぶライン、又はサブ画素ブロックの中心を通過するラインは、対応の他の限定（例えば、延びる方向）を満たすと、上記放射状の線分上の特定な点によって囲まれた領域を通過すればよい。また、例えば、サブ画素ブロックの中心があるラインに位置することとは、このラインが上記放射状の線分の中心によって囲まれた領域を通過すれば良いことを意味する。
例えば、幾つかの例示では、第１色サブ画素ブロック１１１、第２色サブ画素ブロック１１２及び第３色サブ画素１１３は、それぞれ独立して１つのサブ画素として表示してもよい。第１仮想矩形１１０における、第１色サブ画素ブロック１１１、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３は、１つのカラー表示のための画素ユニットを構成可能である。もちろん、本開示の実施例は、これに限定されなく、第１色サブ画素ブロック１１１、第２色サブ画素ブロック１１２及び第３色サブ画素１１３が、それぞれ隣接の同色のサブ画素と併せて１つのサブ画素を構成して表示してもよい。
例えば、幾つかの例示では、第１色サブ画素ブロックは、敏感な色のサブ画素である。人の目による色への敏感度が異なるため、隣接の敏感な色のサブ画素の距離が近いと、それらの距離が近いことにより、２つの隣接の敏感な色のサブ画素を区別しにくくなり、人の目で見る場合、視覚的に一体となることが発生しやすい。これにより、当該画素配列構造は、敏感な色のサブ画素の分布均一性を改善できるので、視覚的な解析度を向上でき、ひいては表示品質を向上することができる。なお、当該画素配列構造は、赤・緑・青（ＲＧＢ）モードを採用する場合、上記敏感な色は緑である。
例えば、幾つかの例示では、第１色サブ画素ブロックが緑のサブ画素で、第２色サブ画素ブロックが赤のサブ画素で、第３色サブ画素ブロックが青のサブ画素であり、または、第１色サブ画素ブロックが緑のサブ画素で、第２色サブ画素ブロックが青のサブ画素で、第３色サブ画素ブロックが赤のサブ画素である。もちろん、本開示の実施例はこれを含むがこれに限定されていない。
例えば、幾つかの例示では、第１色サブ画素ブロック１１１の第１辺１１０１に近い縁辺と、第１辺１１０１との距離は、第２辺１１０２の長さの１/３～５/１２である。そのため、隣接の２つの第１色サブ画素ブロックの、最も近い２つの縁辺の間の距離は、第２辺の長さの１/６よりも大きい。
例えば、幾つかの例示では、第１色サブ画素ブロックの中心と第１辺との距離は、第２辺の長さの９/１６～１１/１６である。これにより、第１色サブ画素ブロックの分布均一性をより一層向上することができるので、視覚的な解析度を向上でき、ひいては表示品質をより一層向上することができる。
例えば、幾つかの例示では、第１色サブ画素ブロックの中心と第１辺との距離が第２辺長さの５/８である。これにより、第１色サブ画素ブロックの分布均一性をより一層向上することができるので、視覚的な解析度を向上でき、ひいては表示品質をより一層向上することができる。
例えば、幾つかの例示では、上記の仮想矩形は、正方形、すなわち、第１辺と第２辺の長さが同じであってもよい。
例えば、幾つかの例示では、図１に示されるように、各最小重複領域１００は、第２仮想矩形１２０と、第３仮想矩形１３０と、第４仮想矩形１４０とをさらに含む。第１仮想矩形１１０、第２仮想矩形１２０、第３仮想矩形１３０及び第４仮想矩形１４０は、一辺を共有するように２×２のマトリクスを形成することにより、最小重複領域１００を構成する。第２仮想矩形１２０は、第１仮想矩形と第１辺１１０１を共有し、かつ第１仮想矩形１１０に対して第１辺１１０１に関して鏡像対称になる。第１仮想矩形１１０は、その対角線に沿って１つの対角線の長さ分の距離で並進すると第３仮想矩形１３０に重なる。第３仮想矩形１３０は、第１方向に延びる第３辺１３０３を含んでおり、第４仮想矩形１４０は、第３仮想矩形１３０と第３辺１３０３を共有し、かつ第３仮想矩形１３０に対して第３辺１３０３に関して鏡像対称になる。なお、第１仮想矩形、第２仮想矩形、第３仮想矩形及び第４仮想矩形は、密接に配列されて、矩形状をなす最小重複領域を形成する。なお、上記した重複とは、第３仮想矩形における３つのサブ画素ブロックと、第１仮想矩形の対角線に沿って１つの対角線の長さ分の距離で並進した第１仮想矩形における３つのサブ画素ブロックとは、形状も位置も同じである。ここで、重複とは、画素ブロックの重複のみを意味し、他の構造は同じであってもよく、同じでなくてもよい。また、上記した重複とは、大体の位置、形状や寸法がほぼ同じであればよく、配線または穴あけに応じて、例えば異なる位置に穴を開けることにより形状が少し異なる場合もある。また、本開示に記載された重なることとは、仮想矩形において、対応するサブ画素、サブ画素ブロックもしくは他の部品の、面積の少なくとも７０％が重なり可能であればよく、本開示に記載された鏡像対称とは、鏡像の操作後、仮想矩形において、対応するサブ画素もしくはサブ画素ブロックの、面積の少なくとも７０％が重なり可能であればよい。
本実施例に係る画素配列構造において、第２仮想矩形と第１仮想矩形とが鏡像対称になり、第３仮想矩形の構造と第１仮想矩形の対角線に沿って並進した第１仮想矩形の構造が同じであり、第４仮想矩形と第３仮想矩形とが鏡像対称になり、第３仮想矩形における第１色サブ画素ブロックの中心と第３辺との距離が第２辺の長さの１/２～３/４であり、第４仮想矩形における第１色サブ画素ブロックの中心と第３辺との距離が第２辺の長さの１/２～３/４であるため、第３仮想矩形における第１色サブ画素ブロックの中心と第４仮想矩形における第１色サブ画素ブロックの中心との距離が第２辺の長さの１/２よりも大きいので、隣接の第１色サブ画素ブロックの距離が近いことにより、隣接の２つの第１色サブ画素ブロックが区別しにくくなり、人の目で見る場合、視覚的に一体となることを回避でき、ひいてはそれによる粒状性を回避することができる。当該画素配列構造は、第１色サブ画素ブロックの分布均一性を改善できるので、視覚的な解析度を向上でき、ひいては表示品質を向上することができる。
また、図１に示されるように、第１仮想矩形における第１色サブ画素ブロックの中心と第１辺との距離が第２辺の長さの１/２～３/４であり、第４仮想矩形における第１色サブ画素ブロックの中心と第３辺との距離が第２辺の長さの１/２～３/４であり、第１仮想矩形の第１色サブ画素ブロック及び第４仮想矩形の第１色サブ画素ブロックの傾きが低いため、同一行に属する画素ユニット（例えば、第１仮想矩形及び第４仮想矩形）が共に直線を表示する場合に、第１仮想矩形の第１色サブ画素ブロック及び第４仮想矩形の第１色サブ画素ブロックの傾きが低いので、第１仮想矩形の第１色サブ画素ブロック及び第４仮想矩形ユニットの第１色サブ画素ブロックの変動の範囲が小さく、それにより、変動の範囲が大きいことに起因して隣接の行で表示された直線と互いにかみ合うことで２本の直線が区別しにくくなり、人の目で見る場合、視覚的に一体となることを回避できる。これにより、当該画素配列構造は、視覚的な解析度を向上することができる。
また、当該画素配列構造は、第２仮想矩形と第１仮想矩形とが鏡像対称になり、第３仮想矩形の構造と第１仮想矩形の対角線に沿って並進した第１仮想矩形の構造が同じであり、第４仮想矩形と第３仮想矩形とが鏡像対称になるようにすることで、当該画素配列構造におけるサブ画素の分布均一度を向上でき、ひいては色線の形成を回避することができる。また、最小重複領域１００において、同色のサブ画素に色が混ざることがなく、かつ第１仮想矩形１１０の第２色サブ画素ブロック１１２と第２仮想矩形１２０の第２色サブ画素ブロック１１２との距離が比較的に近いため、当該画素配列構造が有機発光表示装置に適用される場合、第１仮想矩形１１０の第２色サブ画素ブロック１１２の発光層と第２仮想矩形１２０の第２色サブ画素ブロック１１２の発光層が、同一のマスクプレートの穴によって形成可能である。同様に、当該画素配列構造が有機発光表示装置に適用される場合、第１仮想矩形１１０の第３色サブ画素ブロック１１３と第２仮想矩形１２０の第３色サブ画素ブロック１１３との距離が比較的に近いため、第１仮想矩形１１０の第３色サブ画素ブロック１１３の発光層と第２仮想矩形１２０の第３色サブ画素ブロック１１３の発光層も、同一のマスクプレートの穴によって形成可能である。
例えば、幾つかの例示では、第２仮想矩形１２０における第１色サブ画素ブロック１１１、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３は、１つのカラー表示のための画素ユニットを構成でき、第３仮想矩形１２０における第１色サブ画素ブロック１１１、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３は、１つのカラー表示のための画素ユニットを構成でき、第４仮想矩形１２０における第１色サブ画素ブロック１１１、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３は、１つのカラー表示のための画素ユニットを構成できる。
本実施例に係る画素配列構造において、第１辺の垂直二等分線の両側に第２色サブ画素ブロック及び第３色サブ画素ブロックが分布され、かつ第１色サブ画素ブロックの中心が、第１辺の垂直二等分線上に位置するとともに第１辺との距離が第２辺の長さの１/２～３/４であるため、隣接の２つの第１色サブ画素ブロック中心の間の距離が第２辺の長さの１/２よりも大きく、それにより、隣接の第１色サブ画素ブロックの距離が近いことに起因して隣接の２つの第１色サブ画素ブロックが区別しにくくなり、人の目で見る場合、視覚的に一体となることを回避でき、ひいてはそれによる粒状性を回避することができる。これにより、当該画素配列構造は、第１色サブ画素ブロックの分布均一性を改善できるので、視覚的な解析度を向上でき、ひいては表示品質を向上することができる。
例えば、幾つかの例示では、図１に示されるように、第１仮想矩形１１０内において、第２色サブ画素ブロック１１２と第３色サブ画素ブロック１１３がそれぞれ第１辺１１０１の両端に近づける。なお、上記した第２仮想矩形、第３仮想矩形及び第４仮想矩形と、第１仮想矩形との関係に応じて、第２仮想矩形、第３仮想矩形及び第４仮想矩形の第２色サブ画素ブロックと第３色サブ画素ブロックとの位置関係も相応的に変化する。例えば、図１に示されるように、第４仮想矩形１４０において、第１色サブ画素ブロック１１１の中心と、第４仮想矩形１４０の上縁辺（第１仮想矩形１１０における第１辺１１０１に相当する）との距離は、第２辺の長さの１/２～３/４である。
例えば、幾つかの例示では、図１に示されるように、第１仮想矩形１１０内において、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３の第１仮想矩形１１０の中心から離れる縁辺が第１辺上に位置することで、第１仮想矩形内の空間を最大限に利用することができる。なお、上記した第２仮想矩形、第３仮想矩形及び第４仮想矩形と、第１仮想矩形との関係に応じて、第２仮想矩形、第３仮想矩形及び第４仮想矩形の第２色サブ画素ブロックと第３色サブ画素ブロックとの位置関係も相応的に変化する。
例えば、幾つかの例示では、図１に示されるように、第１色サブ画素ブロック１１１、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３間の最短距離は同じである。すなわち、第１色サブ画素ブロック１１１と第２色サブ画素ブロック１１２との間の最短距離、第１色サブ画素ブロック１１１と第３色サブ画素ブロック１１３との間の最短距離、及び第２色サブ画素ブロック１１２と第３色サブ画素ブロック１１３との間の最短距離が同じであるため、工程上の精度を最大限に利用できる。
例えば、幾つかの例示では、図１に示されるように、第２色サブ画素ブロック１１２の形状と第３色サブ画素ブロック１１３の形状が同じであり、第２色サブ画素ブロック１１２の形状と第３色サブ画素ブロック１１３の形状とが、第１色サブ画素ブロック１１１の形状の第１結び線１２１と第２結び線１２２によって構成される直角間に位置する対角線に関して対称になる。これにより、当該画素配列構造の対称性及び均一度をさらに向上でき、ひいては表示品質をさらに向上することができる。
例えば、幾つかの例示では、図１に示されるように、第１色サブ画素ブロック１１１の形状は、底角が直角である対称の五角形であって、第１辺１１０１の垂直二等分線に関して対称になり、かつ、底辺が、第１辺１１０１に平行しまたは第１辺１１０１上に位置するとともに第１辺１１０１に垂直な方向に頂点よりも第１辺１１０１から離れる五角形である。図１に示されるように、第１色サブ画素ブロック１１１の２つの斜辺は、それぞれ第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３に対向して設置される。従って、工程上の精度が一定である場合、すなわち、第１色サブ画素ブロック１１１と第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３との距離がそれぞれ一定である場合、第１色サブ画素ブロック１１１の面積が増加する。これにより、当該画素配列構造は、第１仮想矩形内の空間の利用率を向上できる。なお、上記した対向して設置されることとは、第１色サブ画素ブロック１１１の２つの斜辺がそれぞれ第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３に面することを意味する。
例えば、幾つかの例示では、図１に示されるように、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３の形状はいずれも、底角が直角である対称の五角形であって、第１辺の垂直二等分線に関して対称になり、底辺が、第１辺１１０１に平行しまたは第１辺１１０１上に位置するとともに第１辺１１０１に垂直な方向に頂点よりも第１辺１１０１に近い五角形である。図１に示されるように、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３の第１色サブ画素ブロック１１１に近い斜辺は、それぞれ第１色サブ画素ブロック１１１に対向して設置される。従って、工程上の精度が一定である場合、すなわち、第１色サブ画素ブロック１１１と第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３との距離がそれぞれ一定である場合、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３の面積が増加する。これにより、当該画素配列構造は、第１仮想矩形内の空間の利用率を向上することができる。
例えば、２つの第１色サブ画素ブロックの互いに隣接する縁辺間の距離は、１２又は１４ミクロン以上である。図１に示されるように、最小重複ユニット毎にある２つの第１色サブ画素ブロックは、例えば、第４仮想矩形１４０における１つの第１色サブ画素ブロックと第３仮想矩形１３０における１つの第１色サブ画素ブロックである。これらの２つの第１色サブ画素ブロックの互いに隣接する縁辺は、上方の第１色サブ画素ブロックの下側の縁辺と下方の第１色サブ画素ブロックの上側の縁辺である。これらの２つの第１色サブ画素ブロックの上記距離は、異なる解析度に応じて異なる数値に設定される。例えば、２つの第１色サブ画素ブロックの互いに隣接する縁辺の間の距離は、フルハイビジョンの解析度の四分の一である場合には１２ミクロン以上であり、フルハイビジョンの解析度である場合には１４ミクロン以上である。
図２は本開示の一実施例に係る別の画素配列構造の模式図である。図２に示されるように、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３の形状はいずれも、直角台形であり、該直角台形の底辺が第１辺１１０１に垂直であり、該直角台形の直角辺と第１辺１１０１との距離が該直角台形の斜辺と第１辺１１０１との距離よりも小さい。図２に示されるように、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３の斜辺は、それぞれ第１色サブ画素ブロック１１１に対向して設置される。従って、工程上の精度が一定である場合、すなわち、第１色サブ画素ブロック１１１と第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３との距離がそれぞれ一定である場合、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３の面積が増加する。これにより、当該画素配列構造は、第１仮想矩形内の空間の利用率を向上することができる。そして、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３の形状がいずれも直角台形であるため、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３の形状がいずれも底角が直角である対称の五角形である場合に比べると、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３の鋭角部１９０によって第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３の面積をさらに増加させることができ、ひいては第１仮想矩形内の空間の利用率をさらに向上させる。
例えば、幾つかの例示では、図２に示されるように、第１色サブ画素ブロック１１１の形状は、底角が直角である対称の五角形であって、第１辺の垂直二等分線に関して対称になり、かつ、底辺が、第１辺１１０１に平行するとともに第１辺に垂直な方向に頂点よりも第１辺から離れる五角形に形成されており、該五角形は、その頂点を通過する等長の第３斜辺１９３と第４斜辺１９４とを含み、第１色サブ画素ブロック１１１の第３斜辺１９３が、第２色サブ画素ブロック１１２の斜辺に対して平行に、第５距離である間隔で配置され、第１色サブ画素ブロック１１１の第４斜辺１９４が、第３色サブ画素ブロックの斜辺に対して平行に、第６距離である間隔で配置される。
例えば、幾つかの例示では、図２に示されるように、第１仮想矩形１１０及び第２仮想矩形１２０において、第３色サブ画素ブロック１１３は、第２色サブ画素ブロック１１２よりも最小重複領域１００の中心に近くなり、第３仮想矩形１３０及び第４仮想矩形１４０において、第２色サブ画素ブロック１１２は、第３色サブ画素ブロック１１３よりも最小重複領域１００の中心に近くなり、第１仮想矩形１１０における第３色サブ画素ブロック１１３と第４仮想矩形１４０における第２色サブ画素ブロック１２０とが隣接し、第２仮想矩形１２０における第３色サブ画素ブロック１１３と第３仮想矩形１３０における第２色サブ画素ブロック１１２とが隣接し、第１仮想矩形１１０における第３色サブ画素ブロック１１３の鋭角部１９０と第４仮想矩形１４０における第２色サブ画素ブロック１１２の鋭角部１９０との間隔が第７距離であり、第２仮想矩形１２０における第３色サブ画素ブロック１１３の鋭角部１９０と第３仮想矩形１３０における第２色サブ画素ブロック１１２の鋭角部との間隔が第８距離である。
例えば、幾つかの例示では、図２に示されるように、第５距離、第６距離、第７距離及び第８距離がすべて同じである。
例えば、図２のように、隣接する第３色サブ画素ブロックと第１色サブ画素ブロックとの間の距離と、隣接する第３色サブ画素と第２色サブ画素との間の距離は、同じであって、両方ともｄである。幾つかの例示では、互いに隣接する第１色サブ画素ブロックと第２色サブ画素ブロックとの間の距離も、上記距離ｄに等しい。
例えば、幾つかの例示では、図２に示されるように、第２色サブ画素ブロックと第３色サブ画素ブロックとは、非対称形状であってもよく、例えば、その中心を通過した第２方向に沿う直線に対しては非対称である。
図３は、本開示の一実施例に係る別の画素配列構造の模式図である。図３に示されるように、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３の形状はいずれも、底角が直角である五角形であって、底辺が、第１辺１１０１に垂直でありまたは第１辺１１０１上に位置するとともに第１辺１１０１に垂直な方向に頂点よりも第１辺１１０１に近い五角形に形成されており、該五角形は、その頂点を通過した第１斜辺１９１と第２斜辺１９２とを含み、第１斜辺１９１が、第１色サブ画素ブロック１１１に対向して設置され第２斜辺１９２よりも長さが大きくなる。例えば、第２色サブ画素ブロック１１２の第１斜辺１９１が、第１色サブ画素ブロック１１１に対向して設置され、第３色サブ画素ブロック１１３の第１斜辺１９１が、第１色サブ画素ブロック１１１に対向して設置されることで、工程上の精度が一定である場合、すなわち、第１色サブ画素ブロック１１１と第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３との距離がそれぞれ一定である場合、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３の面積が増加する。そこで、第１仮想矩形内の空間の利用率が向上する。そして、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３の形状がいずれも底角が直角である五角形であるため、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３の形状がいずれも底角が直角である対称の五角形である場合に比べると、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３の第２斜辺１９２が所在する領域によって第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３の面積をさらに増加させる。そこで、第１仮想矩形内の空間の利用率がさらに向上する。そして、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３の形状がいずれも直角台形である場合に比べると、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３の第２斜辺１９２によって製造上の難しさを低減させており、工程レベルが低い場合には、第２色サブ画素ブロック及び第３色サブ画素ブロックの形状について底角が直角である五角形が採用できる。
例えば、幾つかの例示では、図３に示されるように、第１色サブ画素ブロック１１１の形状は、底角が直角である対称の五角形であって、第１辺の垂直二等分線に関して対称になり、底辺が、第１辺に平行しまたは第１辺上に位置するとともに第１辺に垂直な方向に頂点よりも第１辺から離れる五角形に形成されており、該五角形は、その頂点を通過した等長の第３斜辺１９３と第４斜辺１９４とを含み、第１色サブ画素ブロック１１１の第３斜辺１９３が、第２色サブ画素ブロック１１２の第１斜辺１９１に対して平行に、第１距離である間隔で配置され、第１色サブ画素ブロック１１１の第４斜辺１９４が、第３色サブ画素ブロック１１３の第１斜辺１９１に対して平行に、第２距離である間隔で配置される。なお、上記した平行には、ほぼ平行の場合が含まれており、上記距離とは、最小距離、あるいは、２つのサブ画素の中心を結び線において当該結び線と２つのサブ画素の辺との交差点間の距離である。
例えば、幾つかの例示では、図３に示されるように、第１仮想矩形１１０及び第２仮想矩形１２０において、第３色サブ画素ブロック１１３は、第２色サブ画素ブロック１１２よりも最小重複領域１００の中心に近くなり、第３仮想矩形１３０及び第４仮想矩形１４０において、第２色サブ画素ブロック１１２は、第３色サブ画素ブロック１１３よりも最小重複領域１００の中心に近くなり、第１仮想矩形１１０における第３色サブ画素ブロック１１２と第４仮想矩形１４０における第２色サブ画素ブロック１１２とが隣接し、第２仮想矩形１２０における第３色サブ画素ブロック１１２と第３仮想矩形１３０における第２色サブ画素ブロック１１２とが隣接し、第１仮想矩形１１０における第３色サブ画素ブロック１１２の第２斜辺１９２が、第４仮想矩形１４０における第２色サブ画素ブロック１１２の第２斜辺１９２に対して平行に、第３距離である間隔で配置され、第２仮想矩形１２０における第３色サブ画素ブロック１１３の第２斜辺１９２が、第３仮想矩形１３０における第２色サブ画素ブロック１１２の第２斜辺１９２に対して平行に、第４距離である間隔で配置される。
例えば、幾つかの例示では、上記の第１距離、第２距離、第３距離及び第４距離がすべて同じであるため、工程精度の利用率を向上することができる。
図４は、本開示の一実施例に係る別の画素配列構造の模式図である。図４は、２つの最小重複領域１００を示す。図４に示されるように、同一の最小重複領域１００において、第１仮想矩形１１０の第２色サブ画素ブロック１１２と第２仮想矩形１２０の第２色サブ画素ブロック１１２とは、同一のサブ画素に統合されており、第２方向に沿って順に設置される第１最小重複領域１００１と第２最小重複領域１００２が含まれた、第２方向に隣接する２つの最小重複領域１００において、第１最小重複領域１００１の第４仮想矩形１４０の第２色サブ画素ブロック１１２と第２最小重複領域１００２の第３仮想矩形１３０の第２色サブ画素ブロック１１２が同一のサブ画素に統合される。これにより、同一サブ画素に統合される第２色サブ画素ブロックにより、第２色サブ画素ブロックの製造工程上の難しさを低減することができる。また、当該画素配列構造を表示パネルに適用する場合、サブピクセルレンダリング（Ｓｕｐ－Ｐｉｘｅｌ Ｒｅｎｄｅｒｉｎｇ、ＳＰＲ）とのアルゴリズムにより駆動可能であるので、仮想表示を実現する。
なお、上記のように同一のサブ画素に統合される同一の最小重複領域における第１仮想矩形の第２色サブ画素ブロック及び第２仮想矩形の第２色サブ画素ブロック、また、同一のサブ画素に統合される第１最小重複領域の第４仮想矩形の第２色サブ画素ブロック及び第２最小重複領域の第３仮想矩形の第２色サブ画素ブロックは、同一のサブ画素として発光駆動される。すなわち、上記のように同一のサブ画素に統合される、異なる仮想矩形内に位置する第２色サブ画素ブロックは、１つのサブ画素の一部に過ぎず、この場合、この集積されたサブ画素の中心が、第１辺または第２方向に隣接する２つの最小重複領域の共有の辺に位置する。
例えば、幾つかの例示では、図４に示されるように、同一の最小重複領域１００において、第１仮想矩形１１０の第３色サブ画素ブロック１１３と第２仮想矩形１２０の第３色サブ画素ブロック１１３は同一のサブ画素に統合されており、第２方向に沿って順に設置される第１最小重複領域１００１と第２最小重複領域１００２が含まれた、第２方向に隣接する２つの最小重複領域１００において、第１最小重複領域１００１の第４仮想矩形１４０の第３色サブ画素ブロック１１３と第２最小重複領域１００２の第３仮想矩形１３０の第３色サブ画素ブロック１１３が、同一のサブ画素に統合される。これにより、同一のサブ画素に統合される第３色サブ画素ブロックにより、第３色サブ画素ブロックの製造工程上の難しさを低減することができる。また、当該画素配列構造を表示パネルに適用する場合、サブピクセルレンダリング（Ｓｕｐ－Ｐｉｘｅｌ Ｒｅｎｄｅｒｉｎｇ、ＳＰＲ）とのアルゴリズムにより駆動可能であるので、仮想表示を実現する。
なお、上記のように同一のサブ画素に統合される同一の最小重複領域における第１仮想矩形の第３色サブ画素ブロック及び第２仮想矩形の第３色サブ画素ブロック、また、同一のサブ画素に統合される第１最小重複領域の第４仮想矩形の第３色サブ画素ブロック及び第２最小重複領域の第３仮想矩形の第３色サブ画素ブロックは、同一のサブ画素として発光駆動される。すなわち、上記のように同一のサブ画素に統合される、異なる仮想矩形内に位置する第３色サブ画素ブロックは、１つのサブ画素の一部に過ぎず、この場合、この集積されたサブ画素の中心が、第１辺または第２方向に隣接する２つの最小重複領域の共有の辺に位置する。
また、同一の最小重複領域１００において、第１仮想矩形１１０の第２色サブ画素ブロック１１２と第２仮想矩形１２０の第２色サブ画素ブロック１１２は、同一のサブ画素に統合されなくてもよく、第２方向に沿って順に設置される第１最小重複領域１００１と第２最小重複領域１００２が含まれた、第２方向に隣接する２つの最小重複領域１００において、第１最小重複領域１００１の第４仮想矩形１４０の第２色サブ画素ブロック１１２と第２最小重複領域１００２の第３仮想矩形１３０の第２色サブ画素ブロック１１２が同一のサブ画素に統合されなくてもよい。このとき、第１仮想矩形１１０の第２色サブ画素ブロック１１２と第２仮想矩形１２０の第２色サブ画素ブロック１１２は、２つの第２色サブ画素ブロックとしてそれぞれ駆動発光されるとともに、サブ画素パターニング工程において、同一の単色のパターン領域を共用できる。第１最小重複領域１００１の第４仮想矩形１４０の第２色サブ画素ブロック１１２と第２最小重複領域１００２の第３仮想矩形１３０の第２色サブ画素ブロック１１２は、２つの第２色サブ画素ブロックとしてそれぞれ駆動発光されるとともに、サブ画素パターニング工程において、同一の単色のパターン領域を共用できる。
また、同一の最小重複領域１００において、第１仮想矩形１１０の第３色サブ画素ブロック１１３と第２仮想矩形１２０の第３色サブ画素ブロック１１３は、同一のサブ画素に統合されなくてもよく、第２方向に沿って順に設置される第１最小重複領域１００１と第２最小重複領域１００２とが含まれた、第２方向に隣接する２つの最小重複領域１００において、第１最小重複領域１００１の第４仮想矩形１４０の第３色サブ画素ブロック１１３と第２最小重複領域１００２の第３仮想矩形１３０の第３色サブ画素ブロック１１３が、同一のサブ画素に統合されなくてもよい。このとき、第１仮想矩形１１０の第３色サブ画素ブロック１１３と第２仮想矩形１２０の第３色サブ画素ブロック１１３は、２つの第２色サブ画素ブロックとしてそれぞれ駆動発光されるとともに、サブ画素パターニング工程において、同一の単色のパターン領域を共用できる。第１最小重複領域１００１の第４仮想矩形１４０の第３色サブ画素ブロック１１３と第２最小重複領域１００２の第３仮想矩形１３０の第３色サブ画素ブロック１１３は、２つの第２色サブ画素ブロックとしてそれぞれ駆動発光されるとともに、サブ画素パターニング工程において、同一の単色のパターン領域を共用できる。例えば、幾つかの例示では、図４に示されるように、同一最小重複領域１００において、第３仮想矩形１３０の第１色サブ画素ブロック１１１と第４仮想矩形１４０の第１色サブ画素ブロック１１１は、サブ画素パターニング工程で同一の単色のパターン領域を共用する。例えば、当該画素配列構造を有機発光表示装置に適用する場合、サブ画素パターニング工程は、蒸着工程を含んでおり、第３仮想矩形１３０の第１色サブ画素ブロック１１１の発光層と第４仮想矩形１４０の第１色サブ画素ブロック１１１の発光層とは、同一のマスクプレートの穴によって形成可能である。もちろん、上記サブ画素パターニング工程は、蒸着工程を含むがそれに限定されていなく、プリント、カラーフィルタパターニング工程などを含んでもよい。従って、第３仮想矩形１３０の第１色サブ画素ブロック１１１と第４仮想矩形１４０の第１色サブ画素ブロック１１１は、プリント、カラーフィルタパターニング工程などのサブ画素パターニング工程において、同一の単色のパターン領域を共用する。
例えば、幾つかの例示では、図４に示されるように、第３仮想矩形１３０の第１色サブ画素ブロック１１１の有機発光層と、第４仮想矩形１４０の第１色サブ画素ブロック１１１の有機発光層とは、ファインメタルマスクプレートにおける同一の穴によって蒸着が行われる。
例えば、幾つかの例示では、図４に示されるように、第２方向に沿って順に設置される第１最小重複領域１００１と第２最小重複領域１００２とが含まれた、第２方向に隣接する２つの最小重複領域１００において、第１最小重複領域１００１の第１仮想矩形１１０の第１色サブ画素ブロック１１１と第２最小重複領域１００２の第２仮想矩形１２０の第１色サブ画素ブロック１１１は、サブ画素パターニング工程において、同一の単色のパターン領域を共用する。例えば、当該画素配列構造を有機発光表示装置に適用する場合、サブ画素パターニング工程は蒸着工程を含んでおり、第１最小重複領域１００１の第１仮想矩形１１０の第１色サブ画素ブロック１１１の発光層と第２最小重複領域１００２の第２仮想矩形１２０の第１色サブ画素ブロック１１１の発光層とは、同一のマスクプレートの穴によって形成され、すなわち、第１最小重複領域１００１の第１仮想矩形１１０の第１色サブ画素ブロック１１１と第２最小重複領域１００２の第２仮想矩形１２０の第１色サブ画素ブロック１１１とは、同一のマスクプレートの穴によって形成される発光層を含む。もちろん、上記サブ画素パターニング工程は、蒸着工程を含むがそれに限定されていなく、プリント、カラーフィルタパターニング工程などを含んでもよい。従って、第１最小重複領域１００１の第１仮想矩形１１０の第１色サブ画素ブロック１１１と第２最小重複領域１００２の第２仮想矩形１２０の第１色サブ画素ブロック１１１とは、プリント、カラーフィルタパターニング工程などのサブ画素パターニング工程において、同一の単色のパターン領域を共用する。これにより、同一のサブ画素に統合される第３色サブ画素ブロックにより、第３色サブ画素ブロックの製造工程上の難しさを低減することができる。
例えば、幾つかの例示では、図４に示されるように、同一の最小重複領域１００において、第１仮想矩形１１０における第２色サブ画素ブロック１１２の中心と第３色サブ画素ブロック１１３の中心との間の距離を第１辺の長さの５/９～７/９とすることで、第１仮想矩形１１０及び第２仮想矩形１２０の第３色サブ画素ブロック１１３と、第１方向に隣接する最小重複領域の第１仮想矩形１１０及び第２仮想矩形１２０の第２色サブ画素ブロック１１２との間の距離を十分に大きく保持することができ、それにより、同一の最小重複領域１００における第３仮想矩形１３０の第１色サブ画素ブロック１１１と第４仮想矩形１４０の第１色サブ画素ブロック１１１が同一のマスクプレートの穴によって形成され、第１最小重複領域１００１の第１仮想矩形１１０の第１色サブ画素ブロック１１１と第２最小重複領域１００２の第２仮想矩形１２０の第１色サブ画素ブロック１１１が同一のマスクプレートの穴によって形成されることで、工程上の難しさが低減される。
また、図４の各仮想矩形と最小重複領域との関係から見ると、最小重複領域の第１方向のピッチが仮想矩形の辺の長さの約２倍であり、すなわち、最小重複領域の第１方向のピッチが約２Ｌである。図４に示されるように、第１仮想矩形１１０における第２色サブ画素ブロック及び第３色サブ画素ブロックと、第２仮想矩形１２０における第２色サブ画素ブロック及び第３色サブ画素ブロックとは、１つの第２色サブ画素及び１つの第３色サブ画素に統合され、第３仮想矩形１３０における１つの第１サブ色画素ブロック及び第４仮想矩形１４０における１つの第１色サブ画素ブロックと共に、１つの重複ユニットを形成できる。すなわち、重複ユニットの第１方向のサイズ、または重複ユニットの第１方向のピッチは、仮想矩形の第１方向の辺の長さの２倍である。仮想矩形が正方形であれば、最小重複ユニットの第１方向のピッチが約２Ｌである。
図４から分かるように、第２色サブ画素と第３色サブ画素とは、長尺状、すなわち、第２方向に延びる長尺状である。また、第２色サブ画素と第３色サブ画素ブロックとは、楕円形であってもよい。第２色サブ画素は、第１方向の中心に沿って２つの部分（これらの２つの部分は、例えば、第１仮想矩形１１０に位置する第２色サブ画素ブロックと第２仮想矩形に位置する第２色サブ画素ブロックである）に分けられると、２つの第２色サブ画素ブロックの中心間の距離が０．３Ｌよりも小さい。また、第２色サブ画素の第２方向に沿うサイズは、０．６Ｌよりも小さい。
第２色サブ画素及び第３色サブ画素について、前記第２方向におけるサイズと前記第１方向に沿うサイズとの比率がγであり、かつγ＞１になる。すなわち、第２色サブ画素及び第３色サブ画素は、第２方向に延びる長尺状である。
例えば、第２色サブ画素が赤のサブ画素であり、第３色サブ画素が青のサブ画素である。赤のサブ画素は、通常、青のサブ画素よりも寿命が長いため、赤のサブ画素の面積を青のサブ画素の面積よりも小さくしてもよいが、赤のサブ画素の、第１方向に沿うサイズと第２方向に沿うサイズとの比率が小さ過ぎてはならなく、小さ過ぎると、横方向及び縦方向の差異に影響して目立ってしまう虞がある。
図５は、本開示の一実施例に係る画素配列構造である。図５に示されるように、第３仮想矩形１３０及び第４仮想矩形１４０における第１色サブ画素ブロック１１１の位置は、第４色サブ画素１１４に設置される。
例えば、第１色サブ画素ブロック１１１は緑のサブ画素を含み、第４色サブ画素１１４は黄のサブ画素を含む。これにより、当該画素配列構造は、赤・緑・青・黄（ＲＧＢＹ）の４色モードを採用可能なので、その表示品質がさらに向上する。
図６は、本開示の一実施例に係る画素配列構造である。図６に示されるように、第１仮想矩形１１０及び第４仮想矩形１４０における第１色サブ画素ブロック１１１の位置は、第５色サブ画素１１５に設置される。
例えば、第１色サブ画素ブロック１１０は緑のサブ画素を含み、第５色サブ画素１１５は白いサブ画素を含む。これにより、当該画素配列構造は、赤・緑・青・白（ＲＧＢＷ）モードを採用可能なので、その亮度を有効的に向上させ、エネルギーに対する利用効率を向上させることができる。
本開示の一実施例は、表示基板をさらに提供する。図７は、本開示の一実施例に係る表示基板である。図７に示されるように、当該表示基板は、ベース基板１０１と、ベース基板１０１に設置される複数の画素２００とを含む。複数の画素２００は、上記実施例のいずれかに係る画素配列構造を採用できる。当該表示基板は、上記実施例のいずれかに係る画素配列構造を採用できるため、当該表示基板は、それに含まれる画素配列構造の有益な效果を有し、例えば、当該表示基板は、第１色サブ画素ブロックの分布均一性を改善でき、それにより視覚的な解析度を向上させ、ひいては表示品質を向上させることができる。
図８は、本開示の一実施例に係る他の表示基板の一部を示す平面模式図である。図９は、本開示の一実施例に係る表示基板の図８におけるＡ-Ａ’方向に沿う断面模式図である。図８に示されるように、第１色サブ画素ブロック１１１は、第１色画素電極１１１０と、第１色画素電極１１１０に設置される第１色発光層１１１１とを含み、第２色サブ画素ブロック１１２は、第２色画素電極１１２０と、第２色画素電極１１２０に設置される第２色発光層１１２１とを含む、第３色サブ画素ブロック１１３は、第３色画素電極１１３０と第３色画素電極１１３０に設置される第３色発光層１１３１とを含む。これにより、当該表示基板がアレイ基板になりうる。
例えば、幾つかの例示では、第１色画素電極１１１０は、第１色発光層１１１１を発光駆動するように配置される。
例えば、第１色画素電極１１１０の形状は、第１色サブ画素ブロック１１１の形状と同じであってもよい。もちろん、本開示の実施例はこれを含むがこれに限定されていなく、第１色画素電極１１１０の形状は、第１色サブ画素ブロック１１１の形状と異なってもよく、第１色サブ画素ブロック１１１の形状は、画素拘束層によって拘束されてもよい。
なお、上記した第１色サブ画素ブロックの形状は、第１色サブ画素ブロックの発光領域の形状である。また、第１色発光層の具体的な形状は、製作工程によって設置され、本開示の実施例には限定されていない。例えば、第１色発光層の形状は、製作工程におけるマスクプレートの穴の形状によって決定される。
例えば、第１色画素電極１１１０は、第１色発光層１１１１と互いに接触してもよく、それにより、互いに接触する部分が発光層を発光駆動可能であり、第１色画素電極１１１０の、第１色発光層１１１１と互いに接触可能な部分が、サブ画素の発光可能な有效部分である。そのため、上記した第１色サブ画素ブロックの形状は、第１色サブ画素ブロックの発光領域の形状である。本開示の実施例において、第１色画素電極１１１０が陽極でありうるが、これに限定されていなく、画素電極として発光ダイオードの陰極を使用してもよい。
例えば、幾つかの例示では、第２色画素電極１１２０は、第２色発光層１１２１を発光駆動するように配置される。
例えば、第２色画素電極１１２０の形状は、第２色サブ画素ブロック１１２の形状と同じでありうる。もちろん、本開示の実施例はこれを含むがこれに限定されていなく、第２色画素電極１１２０の形状が第１色サブ画素ブロック１１２の形状と異なってもよく、第２色サブ画素ブロック１１２の形状が画素拘束層によって拘束されてもよい。
なお、上記した第２色サブ画素ブロックの形状は、第２色サブ画素ブロックの発光領域の形状である。また、第２色発光層の具体的な形状は、製作工程に応じて設置され、本開示の実施例には限定されていない。例えば、第２色発光層の形状は、製作工程におけるマスクプレートの穴の形状に応じて決定される。
例えば、第２色画素電極１１２０が第２色発光層１１２１と互いに接触してもよく、それにより、互いに接触する部分が発光層を発光駆動可能であり、第２色画素電極１１２０の、第２色発光層１１２１と互いに接触可能な部分が、サブ画素の発光可能な有效部分である。そのため、上記の第２色サブ画素ブロックの形状は、第２色サブ画素ブロックの発光領域の形状である。本開示の実施例において、第２色画素電極１１２０が陽極でありうるが、これに限定されていなく、画素電極として発光ダイオードの陰極を使用してもよい。例えば、幾つかの例示では、第３色画素電極１１３０の形状は、第３色発光層１１３１を発光駆動するように配置される。
例えば、第３色画素電極１１３０の形状は、第３色サブ画素ブロック１１３の形状と同じでありうる。もちろん、本開示の実施例これを含むがこれに限定されていなく、第３色画素電極１１３０の形状が第３色サブ画素ブロック１１３の形状と異なってもよく、第３色サブ画素ブロック１１３の形状が画素拘束層によって拘束されてもよい。
なお、上記した第３色サブ画素ブロックの形状は、第３色サブ画素ブロックの発光領域の形状である。また、第３色発光層の具体的な形状は、製作工程に応じて設置され、本開示の実施例には限定されていない。例えば、第３色発光層の形状は、製作工程におけるマスクプレートの穴の形状に応じて決定される。
例えば、第３色画素電極１１３０が第３色発光層１１３１と互いに接触してもよく、それにより、互いに接触する部分が発光層を発光駆動可能であり、第３色画素電極１１３０の、第３色発光層１１３１と互いに接触可能な部分が、サブ画素の発光可能な有效部分である。そのため、上記の第３色サブ画素ブロックの形状は、第３色サブ画素ブロックの発光領域の形状である。本開示の実施例において、第３色画素電極１１３０が陽極でありうるが、これに限定されていなく、画素電極として発光ダイオードの陰極を使用してもよい。
なお、各サブ画素については、画素電極の面積が発光層の面積よりもやや大きくてもよく、あるいは、発光層の面積が画素電極の面積よりもやや大きくてもよく、本開示の実施例には特に限定されていない。例えば、ここでの発光層は、電界発光層本体及び電界発光層の両側に位置する、例えば正孔注入層、正孔輸送層、電子注入層及び電子輸送層などの他の機能層を含んでもよい。幾つの実施例では、サブ画素の形状は、画素拘束層によって定義されてもよい。例えば、発光ダイオードの下電極（例えば、陽極）は、画素拘束層の下方に設置されてもとく、画素拘束層がサブ画素を拘束するための開口を含み、当該開口が電極の一部を露出させており、発光層が上記画素拘束層における開口に形成される場合、発光層と下電極とが接触して、この接触する部分で発光層を発光駆動することができる。そのため、この場合、サブ画素の形状は、画素拘束層の開口によって決められる。
例えば、本開示の実施例に記載された各種のサブ画素の形状については、いずれも大体の形状であり、発光層または各種の電極層を形成する時、サブ画素の辺縁が厳密的に直線でかつ角が厳密的に角状であることが保証できない。例えば、発光層は、マスク用蒸着工程によって形成可能であるので、その角部が丸角状であってもよい。幾つかの場合には、メタルエッチングにおいて抜き角があるため、蒸着工程によってサブ画素の発光層を形成する時、その発光層の１つの角が除去される可能性がある。
例えば、幾つかの例示では、図８及び図９に示されるように、同一の前記最小重複領域１００において、第３仮想矩形１３０の第１色サブ画素ブロック１１１の第１色発光層１１１１及び第４仮想矩形１４０の第１色サブ画素ブロック１１１の第１色発光層１１１１とは、同一色の単色のパターン領域を共用することにより形成でき、例えば、同一マスクプレートの穴によって形成される。
例えば、幾つかの例示では、同一の単色のパターン領域を共有することにより形成された、第３仮想矩形１３０の第１色サブ画素ブロック１１１の第１色発光層１１１１、及び第４仮想矩形１４０の第１色サブ画素ブロック１１１の第１色発光層１１１１の面積が、第３仮想矩形１３０の第１色サブ画素ブロック１１１の第１色画素電極１１１０の面積と第４仮想矩形１４０の第１色サブ画素ブロック１１１の第１色画素電極１１１０の面積の和よりも大きい。
例えば、幾つかの例示では、第３仮想矩形１３０の第１色サブ画素ブロック１１１の中心と、第４仮想矩形１４０の第１色サブ画素ブロック１１１の中心との間の距離が、第２辺１１０２の長さの１/２よりも大きいため、同一の単色のパターン領域を共用することにより形成された、第３仮想矩形１３０の第１色サブ画素ブロック１１１の第１色発光層１１１１、及び第４仮想矩形１４０の第１色サブ画素ブロック１１１の第１色発光層１１１１の面積が、第３仮想矩形１３０の第１色サブ画素ブロック１１１の第１色画素電極１１１０と第４仮想矩形１４０の第１色サブ画素ブロック１１１の第１色画素電極１１１０の面積の和の１.５倍よりも大きい。
例えば、幾つかの例示では、図８及び図９に示されるように、第２方向に沿って順に設置される第１最小重複領域１００１と第２最小重複領域１００２とが含まれた、第２方向に隣接する２つの最小重複領域１００において、第１最小重複領域１００１の第１仮想矩形１１０の第１色サブ画素ブロック１１１の第１色発光層１１１１及び第２最小重複領域１００２の第２仮想矩形１２０の第１色サブ画素ブロック１１１の第１色発光層１１１１とは、同一色の単色のパターン領域を共用することにより形成され、例えば、同一マスクプレートの穴によって形成される。
例えば、幾つかの例示では、同一の単色のパターン領域を共用することにより形成された、第１最小重複領域１００１の第１仮想矩形１１０の第１色サブ画素ブロック１１１の第１色発光層１１１１及び第２最小重複領域１００２の第２仮想矩形１２０の第１色サブ画素ブロック１１１の第１色発光層１１１１の面積が、第１最小重複領域１００１の第１仮想矩形１１０の第１色サブ画素ブロック１１１の第１色画素電極１１１０と第２最小重複領域１００２の第２仮想矩形１２０の第１色サブ画素ブロック１１１の第１色画素電極１１１０の面積の和よりも大きい。
例えば、第１最小重複領域１００１の第１仮想矩形１１０の第１色サブ画素ブロック１１１の中心と第２最小重複領域１００２の第２仮想矩形１２０の第１色サブ画素ブロック１１１の中心との間の距離が、第２辺１１０２の長さの１/２よりも大きいため、同一の単色のパターン領域を共用することにより形成された、第１仮想矩形１１０の第１色サブ画素ブロック１１１の第１色発光層１１１１及び第２最小重複領域１００２の第２仮想矩形１２０の第１色サブ画素ブロック１１１の第１色発光層１１１１の面積が、第１最小重複領域１００１の第１仮想矩形１１０の第１色サブ画素ブロック１１１の第１色画素電極１１１０と第２最小重複領域１００２の第２仮想矩形１２０の第１色サブ画素ブロック１１１の第１色画素電極１１１０の面積の和の１.５倍よりも大きい。
例えば、幾つかの例示では、第１色サブ画素ブロック１１１、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３は、それぞれ独立して１つのサブ画素として表示し、仮想矩形毎における第１色サブ画素ブロック１１１、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３が１つのカラー表示のための画素ユニットを構成可能である。もちろん、本開示の実施例はこれを含むがこれに限定されていなく、第１色サブ画素ブロック１１１、第２色サブ画素ブロック１１２及び第３色サブ画素ブロック１１３はそれぞれ、異なる仮想矩形に位置する隣接の同色サブ画素ブロックと併せて、例えば隣接の仮想矩形の共有する辺にて１つのサブ画素に統合されて表示してもよい。例えば、第１辺１１０１が当該統合されたサブ画素を通過し、かつ、当該統合されたサブ画素が第１辺１１０１に関して対称になる。例えば、幾つかの例示では、図８及び図９に示されるように、同一の最小重複領域１００において、第１仮想矩形１１０の第２色サブ画素ブロック１１２の第２色画素電極１１２０と第２仮想矩形１２０の第２色サブ画素ブロック１１２の第２色画素電極１１２０は、同一の画素電極に統合されることで、１つの画素電極としてデータ信号を印加されて同一諧調を表示する。例えば、幾つかの例示では、図８及び図９に示されるように、第２方向に沿って順に設置される第１最小重複領域１００１と第２最小重複領域１００２とが含まれた、第２方向に隣接する２つの最小重複領域１００において、第１最小重複領域１００１の第４仮想矩形１４０の第２色サブ画素ブロック１１２の第２色画素電極１１２０と第２最小重複領域１００２の第３仮想矩形１３０の第２色サブ画素ブロック１１２の第２色画素電極１１２０は、同一の画素電極に統合されることで、１つの画素電極としてデータ信号を印加されて同一諧調を表示する。
例えば、幾つかの例示では、図８及び図９に示されるように、同一の最小重複区１００において、第１仮想矩形１１０の第３色サブ画素ブロック１１３の第３色画素電極１１３０と第２仮想矩形１２０の第３色サブ画素ブロック１１３の第３色画素電極１１３０は、同一の画素電極に統合されることで、１つの画素電極としてデータ信号を印加されて同一諧調を表示する。
例えば、幾つかの例示では、図８及び図９に示されるように、第２方向に沿って順に設置される第１最小重複領域１００１と第２最小重複領域１００２とが含まれた、第２方向に隣接する２つの最小重複領域１００において、第１最小重複領域１００１の第４仮想矩形１４０の第３色サブ画素ブロック１１３の第３色画素電極１１３０と第２最小重複領域１００２の第３仮想矩形１３０の第３色サブ画素ブロック１１３の第３色画素電極１１３０は、同一のサブ画素に統合されることで、１つの画素電極としてデータ信号を印加される。
図１０は、本開示の一実施例に係る他の表示基板の図８におけるＡ-Ａ’方向に沿う断面模式図である。図９に示されるように、第１色サブ画素ブロック１１１は第１色フィルタ１１１２を含み、第２色サブ画素ブロック１１２は第２色フィルタ１１２２を含み、第３色サブ画素ブロック１１３は第３色フィルタ１１３２を含む。これにより、当該表示基板がカラーフィルム基板になりうる。なお、当該表示基板がカラーフィルム基板である場合、液晶表示パネルに適用でき、カラーフィルムモードと併せて白色光のＯＬＥＤを採用した表示パネルにも適用できる。
例えば、幾つかの例示では、図１０に示されるように、当該表示基板は、第１色フィルタ１１１２、第２色フィルタ１１２２及び第３色フィルタ１１３２の間に設置される黒のマトリクス４００をさらに含む。
本開示の一実施例は、表示装置をさらに提供する。当該表示装置は、上記実施例に係る表示基板のいずれかを含む。そのため、当該表示装置の解析度を向上させることができ、ひいてはリアルな高解析度を有した表示装置を提供することができる。また、当該画素配列構造の対称性がより良いため、当該表示装置の表示效果がより良くなる。
例えば、幾つかの例示では、当該表示装置は、スマホ、タブレット、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲーションなどの任意の表示功能を有する製品または部品であってもよい。
本開示の一実施例は、マスクプレート群をさらに提供する。当該マスクプレート群は、上記実施例に係る画素配列構造のいずれかを形成することに用いられる。
例えば、マスクプレート群は、第１色サブ画素ブロックを形成するための第１マスクプレートと、第２色サブ画素ブロックを形成するための第２マスクプレートと、第３色サブ画素ブロックを形成するための第３マスクプレートとを含んでもよく、すなわち、当該マスクプレートが蒸着マスクプレートである。
例えば、蒸着工程において第１色サブ画素ブロックの発光層を形成するように第１マスクプレート上に第１穴を設置してもよく、蒸着工程において第２色サブ画素ブロックの発光層を形成するように第２マスクプレート上に第２穴を設置してもよく、蒸着工程において第３色サブ画素ブロックの発光層を形成するように第３マスクプレート上に第３穴を設置してもよい。
図１１Ａは、本開示の一実施例に係る第１マスクプレートの模式図であり、図１１Ｂは、本開示の一実施例に係る第２マスクプレートの模式図であり、図１１Ｃは、本開示の一実施例に係る第３マスクプレートの模式図である。図１１Ａ～１１Ｃに示されるように、マスクプレート群は、第１開口５１５を含む、第１色サブ画素ブロックを形成するための第１マスクプレート５１０と、第２開口５２５を含む、第２色サブ画素ブロックを形成するための第２マスクプレート５２０と、第３開口５３５を含む、第３色サブ画素ブロックを形成するための第３マスクプレート５３０とを含む。第３仮想矩形の第１色サブ画素ブロックの第１色発光層と第４仮想矩形の第１色サブ画素ブロックの第１色発光層は、同一の第１開口５１５によって形成されるように配置されるので、製造の難しさを低減し、工程の簡単化を実現することができる。
例えば、幾つかの例示では、第１仮想矩形の第２色サブ画素ブロックと第２仮想矩形の第２色サブ画素ブロックは、同一の第２開口５２５によって形成可能であり、第１仮想矩形の第３色サブ画素ブロックと第２仮想矩形の第３色サブ画素ブロックは、同一の第３開口５３５によって形成可能である。
なお、
（１）本発明の実施例の図面は、本発明の実施例に関する構造だけが示され、ほかの構造については通常の設計を参照すればよい。
（２）矛盾がない限り、本発明の同一実施例及び異なる実施例における特徴を互いに組み合わせることができる。
以上は、本発明の実施形態の例示に過ぎず、本発明の保護範囲はそれに限定されず、当業者が、本発明に開示された技術範囲を逸脱することなく、容易に想到し得る変更や置換はすべて本発明の保護範囲に属する。従って、本発明の保護範囲は、特許請求の範囲による保護範囲を基準とする。

Claims (22)

  1. 複数の最小重複領域に分布される複数の第１色サブ画素ブロック、複数の第２色サブ画素ブロック及び複数の第３色サブ画素ブロックを含む画素配列構造であって、
    前記最小重複領域の各々は、矩形形状に形成されかつ第１仮想矩形を含み、１つの前記第１仮想矩形が１つの第１色サブ画素ブロックと、１つの第２色サブ画素ブロックと、１つの第３色サブ画素ブロックとを含んでおり、
    前記第１仮想矩形は、第１方向に延びる第１辺、及び第２方向に延びる第２辺を含み、前記第１辺の垂直二等分線の両側に前記第２色サブ画素ブロック及び前記第３色サブ画素ブロックが分布され、前記第２色サブ画素ブロック又は前記第３色サブ画素ブロックと、前記第１辺との間の距離がいずれも前記第１色サブ画素ブロックと前記第１辺との間の距離よりも小さく、前記第１色サブ画素ブロックの中心が前記第１辺の垂直二等分線上に位置しかつ前記第１辺との間の距離が前記第２辺の長さのほぼ１／２～３／４であり、
    前記最小重複領域の各々は、第２仮想矩形、第３仮想矩形及び第４仮想矩形をさらに含み、前記第１仮想矩形、前記第２仮想矩形、前記第３仮想矩形及び前記第４仮想矩形が一辺を共有するように２×２のマトリクスを形成して前記最小重複領域を構成しており、
    前記第２仮想矩形は、前記第１仮想矩形と前記第１辺を共有するとともに、前記第１仮想矩形に対して前記第１辺に関して鏡像対称になり、
    前記第１仮想矩形は、その対角線に沿って前記対角線の長さだけ並進すると前記第３仮想矩形と重なり、
    前記第３仮想矩形は、前記第１方向に延びかつ前記第１辺と同一の直線上に位置する第３辺をさらに含んでおり、
    前記第４仮想矩形は、前記第３仮想矩形と前記第３辺を共有するとともに、前記第３仮想矩形に対して前記第３辺に関して鏡像対称になり、
    前記第２色サブ画素ブロックと前記第３色サブ画素ブロックとの両方の形状は、底角が直角である五角形であって、底辺が前記第１辺に平行し又は前記第１辺に位置し、かつこの底辺が前記第１辺に垂直な方向において頂点よりも前記第１辺に近くなるとともに、頂点を通過する第１斜辺及び第２斜辺を含む五角形になっており、
    前記第１斜辺は、同じ仮想矩形内に位置する前記第１色サブ画素ブロックに対向して設置され、前記第２斜辺よりも長さが大きい、
    画素配列構造。
  2. 前記第２色サブ画素ブロックと前記第３色サブ画素ブロックとは、それぞれ前記第１辺の両端の近くにあり、かつ前記第１仮想矩形の中心から離れる縁辺が前記第１辺に位置する、
    請求項１に記載の画素配列構造。
  3. 前記第１色サブ画素ブロックは緑のサブ画素であり、
    前記第２色サブ画素ブロックは赤のサブ画素であり、
    前記第３色サブ画素ブロックは青のサブ画素である、
    請求項１または２に記載の画素配列構造。
  4. 前記第１色サブ画素ブロックの形状は、底角が直角である対称の五角形であって、前記第１辺の垂直二等分線に関して対称になり、前記第１辺に垂直な方向において頂点よりも底辺が前記第１辺から離れる五角形になる、
    請求項１ないし３のいずれか一項に記載の画素配列構造。
  5. 第１色サブ画素ブロックの形状は、底角が直角である対称の五角形であって、前記第１辺の垂直二等分線に関して対称になり、底辺が前記第１辺に平行し又は前記第１辺に位置しかつ前記第１辺に垂直な方向において頂点よりも前記第１辺から離れるとともに、頂点を通過する等長の第３斜辺及び第４斜辺を含む五角形になっており、
    前記第１色サブ画素ブロックの第３斜辺は、同じ仮想矩形内に位置する前記第２色サブ画素ブロックの第１斜辺に対して平行に、第１距離である間隔で配置され、
    前記第１色サブ画素ブロックの第４斜辺は、同じ仮想矩形内に位置する前記第３色サブ画素ブロックの第１斜辺に対して平行に、第２距離である間隔で配置される、
    請求項１に記載の画素配列構造。
  6. 前記第１仮想矩形及び前記第２仮想矩形において、前記第３色サブ画素ブロックが前記第２色サブ画素ブロックよりも前記最小重複領域の中心に近く、
    前記第３仮想矩形及び前記第４仮想矩形において、前記第２色サブ画素ブロックが前記第３色サブ画素ブロックよりも前記最小重複領域の中心に近く、
    前記第１仮想矩形における前記第３色サブ画素ブロックと前記第４仮想矩形における前記第２色サブ画素ブロックとが隣接し、
    前記第２仮想矩形における前記第３色サブ画素ブロックと前記第３仮想矩形における前記第２色サブ画素ブロックとが隣接し、
    前記第１仮想矩形における前記第３色サブ画素ブロックの前記第２斜辺が、前記第４仮想矩形における前記第２色サブ画素ブロックの前記第２斜辺に対して平行に、第３距離である間隔で配置され、
    前記第２仮想矩形における前記第３色サブ画素ブロックの前記第２斜辺が、前記第３仮想矩形における前記第２色サブ画素ブロックの前記第２斜辺に対して平行に、第４距離である間隔で配置される、
    請求項５に記載の画素配列構造。
  7. 前記第１距離、前記第２距離、前記第３距離及び前記第４距離は、ほぼ同じである、
    請求項６に記載の画素配列構造。
  8. 同一の前記最小重複領域において、前記第１仮想矩形の第２色サブ画素ブロックと前記第２仮想矩形の第２色サブ画素ブロックとは、同一のサブ画素に統合され、
    前記第２方向に隣接する２つの前記最小重複領域においては、前記第２方向に沿って順に設置される第１最小重複領域と第２最小重複領域とが含まれ、
    前記第１最小重複領域における第４仮想矩形の第２色サブ画素ブロックと前記第２最小重複領域における前記第３仮想矩形の第２色サブ画素ブロックとが、同一のサブ画素に統合される、
    請求項１に記載の画素配列構造。
  9. 同一の前記最小重複領域において、前記第１仮想矩形の第３色サブ画素ブロックと前記第２仮想矩形の第３色サブ画素ブロックとは、同一のサブ画素に統合され、
    前記第２方向に隣接する２つの前記最小重複領域においては、前記第２方向に沿って順に設置される第１最小重複領域と第２最小重複領域とが含まれ、
    前記第１最小重複領域における第４仮想矩形の第３色サブ画素ブロックと前記第２最小重複領域における前記第３仮想矩形の第３色サブ画素ブロックとが、同一のサブ画素に統合される、
    請求項８に記載の画素配列構造。
  10. 同一の前記最小重複領域において、前記第３仮想矩形の第１色サブ画素ブロックと前記第４仮想矩形の第１色サブ画素ブロックとは、サブ画素パターニング工程において同一の単色のパターン領域を共用し、
    前記第２方向に隣接する２つの前記最小重複領域においては、前記第２方向に沿って順に設置される第１最小重複領域と第２最小重複領域とが含まれ、
    前記第１最小重複領域における第１仮想矩形の第１色サブ画素ブロックと前記第２最小重複領域における前記第２仮想矩形の第１色サブ画素ブロックとは、サブ画素パターニング工程において同一の単色パターン領域を共用する、
    請求項１に記載の画素配列構造。
  11. 前記第３仮想矩形と前記第４仮想矩形における前記第１色サブ画素ブロックの所在位置に、第４色サブ画素が設置される、
    請求項１に記載の画素配列構造。
  12. 前記第１色サブ画素ブロックは緑のサブ画素を含み、
    前記第４色サブ画素は黄のサブ画素を含む、
    請求項１１に記載の画素配列構造。
  13. 前記第１仮想矩形と前記第４仮想矩形における前記第１色サブ画素ブロックの所在位置に、第５色サブ画素が設置される、
    請求項２に記載の画素配列構造。
  14. 前記第１色サブ画素ブロックは緑のサブ画素を含み、
    前記第５色サブ画素は白のサブ画素を含む、
    請求項１３に記載の画素配列構造。
  15. ベース基板と、
    前記ベース基板上に設置される複数の画素と、を含む表示基板であって、
    前記複数の画素には、請求項１に記載の画素配列構造が用いられる、
    表示基板。
  16. 前記最小重複領域の各々は、第２仮想矩形、第３仮想矩形及び第４仮想矩形をさらに含み、前記第１仮想矩形、前記第２仮想矩形、前記第３仮想矩形及び前記第４仮想矩形が、一辺を共有するように２×２のマトリクスを形成して前記最小重複領域を構成しており、
    前記第２仮想矩形は、前記第１仮想矩形と前記第１辺を共有するとともに、前記第１仮想矩形に対して前記第１辺に関して鏡像対称になり、
    前記第１仮想矩形は、その対角線に沿って前記対角線の長さだけ並進すると前記第３仮想矩形と重なり、
    前記第３仮想矩形は、前記第１方向に延び前記第１辺と同一の直線上に位置する第３辺をさらに含んでおり、
    前記第４仮想矩形は、前記第３仮想矩形と前記第３辺を共有するとともに、前記第４仮想矩形に対して前記第３辺に関して鏡像対称になり、
    前記第１色サブ画素ブロックは、第１色画素電極と、前記第１色画素電極上に設置される第１色発光層とを含み、
    前記第２色サブ画素ブロックは、第２色画素電極と、前記第２色画素電極上に設置される第２色発光層とを含み、
    前記第３色サブ画素ブロックは、第３色画素電極と、前記第３色画素電極上に設置される第３色発光層とを含み、
    前記第１色画素電極は、前記第１色発光層を発光駆動するように配置され、
    前記第２色画素電極は、前記第２色発光層を発光駆動するように配置され、
    前記第３色画素電極は、前記第３色発光層を発光駆動するように配置される、
    請求項１５に記載の表示基板。
  17. 同一の前記最小重複領域において、前記第３仮想矩形の第１色サブ画素ブロックの第１色発光層と前記第４仮想矩形の第１色サブ画素ブロックの第１色発光層とは、同一の単色のパターン領域を共用することにより形成され、
    前記第２方向に隣接する２つの前記最小重複領域においては、前記第２方向に沿って順に設置される第１最小重複領域と第２最小重複領域とが含まれ、
    前記第１最小重複領域における第１仮想矩形の第１色サブ画素ブロックの第１色発光層と前記第２最小重複領域における前記第２仮想矩形の第１色サブ画素ブロックの第１色発光層とが、同一の単色のパターン領域を共用することにより形成される、
    請求項１６に記載の表示基板。
  18. 同一の前記最小重複領域において、同一の単色のパターン領域を共用することにより形成された前記第３仮想矩形の前記第１色サブ画素ブロックの前記第１色発光層と前記第４仮想矩形の前記第１色サブ画素ブロックの前記第１色発光層の面積が、前記第３仮想矩形の前記第１色サブ画素ブロックの前記第１色画素電極の面積と前記第４仮想矩形の前記第１色サブ画素ブロックの前記第１色画素電極の面積の和よりも大きく、
    前記第２方向に隣接する２つの前記最小重複領域においては、前記第２方向に沿って順に設置される第１最小重複領域と第２最小重複領域とが含まれ、
    同一の単色のパターン領域を共用することにより形成された前記第１最小重複領域の前記第１仮想矩形の前記第１色サブ画素ブロックの前記第１色発光層と前記第２最小重複領域の前記第２仮想矩形の前記第１色サブ画素ブロックの前記第１色発光層の面積が、前記第１最小重複領域の前記第１仮想矩形の前記第１色サブ画素ブロックの前記第１色画素電極の面積と前記第２最小重複領域の前記第２仮想矩形の前記第１色サブ画素ブロックの前記第１色画素電極の面積の和よりも大きい、
    請求項１７に記載の表示基板。
  19. 同一の前記最小重複領域において、前記第１仮想矩形の第２色サブ画素ブロックの第２色画素電極と前記第２仮想矩形の第２色サブ画素ブロックの第２色画素電極とは、同一の画素電極に統合され、
    前記第２方向に隣接する２つの前記最小重複領域においては、前記第２方向に沿って順に設置される第１最小重複領域と第２最小重複領域とが含まれ、
    前記第１最小重複領域における第４仮想矩形の第２色サブ画素ブロックの第２色画素電極と前記第２最小重複領域における前記第３仮想矩形の第２色サブ画素ブロックの第２色画素電極とが、同一の画素電極に統合される、
    請求項１６に記載の表示基板。
  20. 同一の前記最小重複領域において、前記第１仮想矩形の第３色サブ画素ブロックの第３色画素電極と前記第２仮想矩形の第３色サブ画素ブロックの第３色画素電極とは、同一の画素電極に統合され、
    前記第２方向に隣接する２つの前記最小重複領域においては、前記第２方向に沿って順に設置される第１最小重複領域と第２最小重複領域とが含まれ、
    前記第１最小重複領域における第４仮想矩形の第３色サブ画素ブロックの第３色画素電極と前記第２最小重複領域における前記第３仮想矩形の第３色サブ画素ブロックの第３色画素電極とが、同一の画素電極に統合される、
    請求項１６に記載の表示基板。
  21. 前記第１色サブ画素ブロックは第１色フィルタを含み、
    前記第２色サブ画素ブロックは第２色フィルタを含み、
    前記第３色サブ画素ブロックは第３色フィルタを含む、
    請求項１５に記載の表示基板。
  22. 請求項１５ないし２１のいずれか一項に記載の表示基板を含む表示装置。
JP2019549456A 2018-02-09 2018-12-28 画素配列構造、表示基板、表示装置及びマスクプレート群 Active JP7332477B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201810137012.7A CN110133899A (zh) 2018-02-09 2018-02-09 像素排列结构、显示基板、显示装置
CN201810137012.7 2018-02-09
PCT/CN2018/124890 WO2019153950A1 (zh) 2018-02-09 2018-12-28 像素排列结构、显示基板、显示装置和掩模板组

Publications (2)

Publication Number Publication Date
JP2021513664A JP2021513664A (ja) 2021-05-27
JP7332477B2 true JP7332477B2 (ja) 2023-08-23

Family

ID=67549248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019549456A Active JP7332477B2 (ja) 2018-02-09 2018-12-28 画素配列構造、表示基板、表示装置及びマスクプレート群

Country Status (9)

Country Link
US (1) US10943955B2 (ja)
EP (1) EP3751611B1 (ja)
JP (1) JP7332477B2 (ja)
KR (3) KR20210121273A (ja)
CN (2) CN110133899A (ja)
AU (2) AU2018408152B2 (ja)
MX (1) MX2019011618A (ja)
RU (2) RU2745693C1 (ja)
WO (1) WO2019153950A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137213A (zh) 2018-02-09 2019-08-16 京东方科技集团股份有限公司 像素排列结构及其显示方法、显示基板
US10854684B2 (en) 2016-02-18 2020-12-01 Boe Technology Group Co., Ltd. Pixel arrangement structure and driving method thereof, display substrate and display device
US11233096B2 (en) 2016-02-18 2022-01-25 Boe Technology Group Co., Ltd. Pixel arrangement structure and driving method thereof, display substrate and display device
CN111326121B (zh) * 2018-12-13 2021-11-16 京东方科技集团股份有限公司 驱动方法、驱动芯片、显示装置和存储介质
US11448807B2 (en) 2016-02-18 2022-09-20 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, fine metal mask set and manufacturing method thereof
CN110137215A (zh) * 2018-02-09 2019-08-16 京东方科技集团股份有限公司 像素排列结构、显示基板和显示装置
US11264430B2 (en) 2016-02-18 2022-03-01 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel arrangement structure with misaligned repeating units, display substrate, display apparatus and method of fabrication thereof
US11747531B2 (en) 2016-02-18 2023-09-05 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, fine metal mask set and manufacturing method thereof
CN110634908A (zh) * 2018-06-21 2019-12-31 上海自旭光电科技有限公司 有机发光二极管显示器的画素结构
US11574960B2 (en) 2018-02-09 2023-02-07 Boe Technology Group Co., Ltd. Pixel arrangement structure, display substrate, display device and mask plate group
CN115542617A (zh) 2018-02-09 2022-12-30 京东方科技集团股份有限公司 显示基板和显示装置
CN109240572B (zh) * 2018-07-20 2021-01-05 华为技术有限公司 一种获取图片的方法、对图片进行处理的方法及装置
CN109067942B (zh) * 2018-08-03 2021-03-16 Oppo广东移动通信有限公司 显示屏和具有其的电子装置
CN112018147B (zh) * 2019-05-13 2022-06-10 京东方科技集团股份有限公司 阵列基板、显示装置和掩模板
EP4006983A4 (en) 2019-07-31 2022-11-16 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND METHOD OF MANUFACTURE THEREOF, DISPLAY PANEL AND DISPLAY DEVICE
CN110364641B (zh) * 2019-08-20 2021-09-21 昆山工研院新型平板显示技术中心有限公司 显示面板以及显示装置
CN110807994B (zh) * 2019-11-11 2021-08-03 武汉天马微电子有限公司 像素排列结构、显示面板及显示装置
CN111261689A (zh) * 2020-02-07 2020-06-09 武汉华星光电半导体显示技术有限公司 一种oled显示面板及oled显示装置
CN115210780B (zh) 2021-01-26 2023-11-24 京东方科技集团股份有限公司 显示面板和显示装置
WO2022193121A1 (zh) * 2021-03-16 2022-09-22 京东方科技集团股份有限公司 阵列基板和显示装置
CN113097277B (zh) * 2021-03-31 2022-07-22 武汉天马微电子有限公司 显示面板和显示装置
TWI777604B (zh) * 2021-06-08 2022-09-11 友達光電股份有限公司 畫素陣列及其製作方法,金屬光罩及其製作方法
CN113764495B (zh) * 2021-09-09 2023-12-01 武汉华星光电半导体显示技术有限公司 显示面板及移动终端
KR20230134073A (ko) * 2022-03-11 2023-09-20 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
WO2024161373A1 (en) * 2023-02-02 2024-08-08 Vuereal Inc. High resolution display

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005062416A (ja) 2003-08-11 2005-03-10 Seiko Epson Corp 画素構造、電気光学装置及び電子機器
WO2007088656A1 (ja) 2006-02-02 2007-08-09 Sharp Kabushiki Kaisha 表示装置
JP2008225179A (ja) 2007-03-14 2008-09-25 Sony Corp 表示装置、表示装置の駆動方法、および電子機器
US20110234550A1 (en) 2010-03-26 2011-09-29 Soon-Kwang Hong Organic electroluminescent display device and method of fabricating the same
CN205355055U (zh) 2016-02-18 2016-06-29 京东方科技集团股份有限公司 一种像素排列结构、显示面板及显示装置
CN206163494U (zh) 2016-11-16 2017-05-10 京东方科技集团股份有限公司 像素排列结构、有机电致发光器件、显示装置、掩模板
US20170294491A1 (en) 2016-04-08 2017-10-12 Lg Display Co., Ltd. Organic light emitting display device
CN107644888A (zh) 2016-07-22 2018-01-30 京东方科技集团股份有限公司 像素排列结构、显示基板、显示装置、制作方法及掩膜版

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU544556B2 (en) 1979-12-04 1985-06-06 Mitsubishi Denki Kabushiki Kaisha Colour display panel
JPS60120398A (ja) 1983-12-02 1985-06-27 シチズン時計株式会社 マトリクス形カラー表示装置の駆動方法
JP2584490B2 (ja) 1988-06-13 1997-02-26 三菱電機株式会社 マトリクス型カラ−液晶表示装置
US5341153A (en) 1988-06-13 1994-08-23 International Business Machines Corporation Method of and apparatus for displaying a multicolor image
US6950115B2 (en) 2001-05-09 2005-09-27 Clairvoyante, Inc. Color flat panel display sub-pixel arrangements and layouts
JP3620490B2 (ja) 2000-11-22 2005-02-16 ソニー株式会社 アクティブマトリクス型表示装置
TWI227340B (en) 2002-02-25 2005-02-01 Himax Tech Inc Color filter and liquid crystal display
TWI258721B (en) 2004-08-10 2006-07-21 Ind Tech Res Inst Full-color organic electroluminescence device
US7733359B1 (en) 2004-09-15 2010-06-08 Rockwell Collins, Inc. Pixel structure for electrical flat panel displays
WO2006115165A1 (ja) 2005-04-22 2006-11-02 Sharp Kabushiki Kaisha 表示装置
US20070205423A1 (en) 2006-03-03 2007-09-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
GB2437110B (en) 2006-04-12 2009-01-28 Cambridge Display Tech Ltd Optoelectronic display and method of manufacturing the same
TWI346922B (en) 2006-06-14 2011-08-11 Au Optronics Corp Structure of pixel circuit for display and mothod of driving thereof
US20080001525A1 (en) 2006-06-30 2008-01-03 Au Optronics Corporation Arrangements of color pixels for full color OLED
CN101192382B (zh) 2006-11-29 2010-11-10 群康科技(深圳)有限公司 液晶显示器
TWI359626B (en) 2007-03-22 2012-03-01 Au Optronics Corp Electro-luminescence display
KR101479994B1 (ko) 2007-11-13 2015-01-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US8330352B2 (en) 2007-11-13 2012-12-11 Samsung Display Co., Ltd. Organic light emitting diode display and method for manufacturing the same
JP5059188B2 (ja) * 2008-03-31 2012-10-24 シャープ株式会社 液晶表示装置
GB0807767D0 (en) * 2008-04-29 2008-06-04 Plastic Logic Ltd Off-set top pixel electrode configuration
RU2011109764A (ru) * 2008-10-02 2012-11-10 Шарп Кабушики Каиша (Jp) Дисплейная панель и дисплейное устройство, в котором использована указанная панель
CA2686174A1 (en) 2009-12-01 2011-06-01 Ignis Innovation Inc High reslution pixel architecture
US8754913B2 (en) * 2010-04-21 2014-06-17 Lg Display Co., Ltd. Subpixel arrangement structure of display device
KR20110129531A (ko) * 2010-05-26 2011-12-02 삼성모바일디스플레이주식회사 유기전계발광 표시장치의 화소배열구조
KR101189025B1 (ko) 2010-05-31 2012-10-08 삼성디스플레이 주식회사 유기전계발광 표시장치의 화소배열구조
WO2012021767A2 (en) * 2010-08-13 2012-02-16 Pixel Qi Corporation Transflective lcd with arcuate pixel portions
US9583034B2 (en) 2010-10-15 2017-02-28 Lg Display Co., Ltd. Subpixel arrangement structure for display device
KR101615332B1 (ko) 2012-03-06 2016-04-26 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 배열 구조
US8905584B2 (en) 2012-05-06 2014-12-09 Lighting Science Group Corporation Rotatable lighting fixture
KR101943995B1 (ko) 2012-06-27 2019-01-31 삼성디스플레이 주식회사 유기전계발광 표시장치
US9905604B2 (en) 2012-11-22 2018-02-27 Nikon Corporation Imaging device and imaging unit
TWI559524B (zh) 2013-01-15 2016-11-21 友達光電股份有限公司 電激發光顯示面板之畫素結構
TWI520323B (zh) 2013-02-08 2016-02-01 中華映管股份有限公司 有機發光顯示裝置之畫素結構
KR102030799B1 (ko) 2013-03-11 2019-10-11 삼성디스플레이 주식회사 유기발광표시장치
KR102190843B1 (ko) 2013-07-09 2020-12-15 삼성디스플레이 주식회사 단위 화소 및 이를 구비한 유기 발광 표시 장치
KR102136275B1 (ko) 2013-07-22 2020-07-22 삼성디스플레이 주식회사 유기 발광 소자 및 이의 제조 방법
KR102103499B1 (ko) 2013-10-16 2020-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6207367B2 (ja) 2013-12-05 2017-10-04 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
KR20150067624A (ko) 2013-12-10 2015-06-18 삼성디스플레이 주식회사 유기발광표시장치
US20160351119A1 (en) 2014-02-06 2016-12-01 Joled Inc. Display apparatus
CN103985738B (zh) 2014-05-08 2015-06-17 京东方科技集团股份有限公司 像素结构和显示装置
CN104166260B (zh) 2014-08-04 2016-09-07 京东方科技集团股份有限公司 显示基板及其驱动方法和显示装置
CN104269411B (zh) 2014-09-11 2018-07-27 京东方科技集团股份有限公司 显示面板、有机发光二极管显示器和显示装置
US11004905B2 (en) 2014-09-11 2021-05-11 Boe Technology Group Co., Ltd. Display panel and display device
CN104377229B (zh) * 2014-09-30 2017-07-11 京东方科技集团股份有限公司 阵列基板、显示装置
CN104282727B (zh) 2014-09-30 2017-08-29 京东方科技集团股份有限公司 一种像素结构及其显示方法、显示装置
CN104332486A (zh) * 2014-10-29 2015-02-04 上海和辉光电有限公司 Oled像素排列结构
CN105552099A (zh) 2014-10-29 2016-05-04 上海和辉光电有限公司 一种oled像素排列结构
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
CN104362170B (zh) 2014-11-28 2017-04-12 京东方科技集团股份有限公司 一种有机电致发光显示器件、其驱动方法及相关装置
KR20160072370A (ko) 2014-12-12 2016-06-23 삼성디스플레이 주식회사 표시 장치
CN104576695B (zh) * 2014-12-22 2017-08-25 信利（惠州）智能显示有限公司 Oled像素排列结构及显示装置
KR102458687B1 (ko) 2014-12-31 2022-10-26 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법
CN104597655B (zh) 2015-02-13 2017-06-27 京东方科技集团股份有限公司 一种像素排列结构、显示面板及显示装置
TWI555195B (zh) * 2015-03-27 2016-10-21 友達光電股份有限公司 顯示器的畫素排列結構
CN204991023U (zh) * 2015-08-28 2016-01-20 厦门天马微电子有限公司 显示基板的像素矩阵、显示装置
CN204991022U (zh) * 2015-08-28 2016-01-20 厦门天马微电子有限公司 显示基板的像素矩阵、显示装置
CN105280139B (zh) 2015-11-11 2018-05-01 深圳市华星光电技术有限公司 Amoled亮度补偿方法及amoled驱动系统
CN205231065U (zh) * 2015-12-23 2016-05-11 昆山国显光电有限公司 像素结构及显示器
CN106935618B (zh) 2015-12-31 2019-08-27 昆山国显光电有限公司 Oled像素排列方法
KR102515628B1 (ko) 2015-12-31 2023-03-29 엘지디스플레이 주식회사 유기 발광 표시 패널
CN205608350U (zh) 2015-12-31 2016-09-28 上海中航光电子有限公司 一种显示屏及显示器
KR102447506B1 (ko) 2016-01-05 2022-09-27 삼성디스플레이 주식회사 표시 장치의 표시 제어 방법 및 장치
KR101698718B1 (ko) 2016-04-29 2017-01-20 엘지디스플레이 주식회사 유기 발광 표시 장치
CN205845956U (zh) * 2016-07-22 2016-12-28 京东方科技集团股份有限公司 像素排列结构、显示基板、显示装置及掩膜版
CN106293244B (zh) 2016-08-30 2017-11-17 京东方科技集团股份有限公司 触控显示面板及其驱动方法以及触控显示装置
CN107817632A (zh) 2016-09-13 2018-03-20 京东方科技集团股份有限公司 一种液晶显示面板及显示装置
CN106601167B (zh) 2016-12-20 2019-10-01 上海天马有机发光显示技术有限公司 一种显示面板的灰阶补偿方法、装置和系统
CN106782371B (zh) 2016-12-20 2018-01-19 惠科股份有限公司 液晶显示器件及其液晶显示面板的驱动方法
CN106782307B (zh) 2017-01-25 2019-07-05 上海天马有机发光显示技术有限公司 一种oled显示面板的灰阶补偿方法以及灰阶补偿系统
CN110264898B (zh) * 2017-06-12 2022-02-15 Oppo广东移动通信有限公司 像素阵列及显示器
CN107256695B (zh) 2017-07-31 2019-11-19 上海天马有机发光显示技术有限公司 像素电路、其驱动方法、显示面板及显示装置
CN107393468B (zh) 2017-08-24 2019-10-22 京东方科技集团股份有限公司 一种显示面板的色偏校正方法及色偏校正装置
CN109559679B (zh) 2017-09-26 2024-07-09 京东方科技集团股份有限公司 触控显示面板及其驱动方法、像素电路、电子装置
CN107665684B (zh) 2017-10-13 2020-01-14 深圳吉迪思电子科技有限公司 一种色彩Mura补偿方法
CN107910348B (zh) 2017-10-26 2021-03-16 上海天马有机发光显示技术有限公司 一种显示面板和显示装置
CN107895568A (zh) 2017-12-28 2018-04-10 深圳市华星光电技术有限公司 液晶显示装置
CN207781607U (zh) 2018-02-09 2018-08-28 京东方科技集团股份有限公司 像素排列结构、显示基板和显示装置
CN207781608U (zh) 2018-02-09 2018-08-28 京东方科技集团股份有限公司 显示基板和显示装置
CN207883217U (zh) 2018-02-09 2018-09-18 京东方科技集团股份有限公司 显示基板和显示装置
CN208172439U (zh) * 2018-02-09 2018-11-30 京东方科技集团股份有限公司 像素排列结构、显示基板、显示装置
CN109491158B (zh) 2018-11-16 2021-08-17 昆山龙腾光电股份有限公司 一种显示面板及显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005062416A (ja) 2003-08-11 2005-03-10 Seiko Epson Corp 画素構造、電気光学装置及び電子機器
WO2007088656A1 (ja) 2006-02-02 2007-08-09 Sharp Kabushiki Kaisha 表示装置
JP2008225179A (ja) 2007-03-14 2008-09-25 Sony Corp 表示装置、表示装置の駆動方法、および電子機器
US20110234550A1 (en) 2010-03-26 2011-09-29 Soon-Kwang Hong Organic electroluminescent display device and method of fabricating the same
CN205355055U (zh) 2016-02-18 2016-06-29 京东方科技集团股份有限公司 一种像素排列结构、显示面板及显示装置
US20170294491A1 (en) 2016-04-08 2017-10-12 Lg Display Co., Ltd. Organic light emitting display device
CN107644888A (zh) 2016-07-22 2018-01-30 京东方科技集团股份有限公司 像素排列结构、显示基板、显示装置、制作方法及掩膜版
CN206163494U (zh) 2016-11-16 2017-05-10 京东方科技集团股份有限公司 像素排列结构、有机电致发光器件、显示装置、掩模板

Also Published As

Publication number Publication date
WO2019153950A1 (zh) 2019-08-15
US20200013833A1 (en) 2020-01-09
AU2021201511B2 (en) 2022-08-04
JP2021513664A (ja) 2021-05-27
AU2018408152B2 (en) 2020-12-10
EP3751611A1 (en) 2020-12-16
RU2745693C1 (ru) 2021-03-30
AU2018408152A1 (en) 2019-10-03
BR112019020377A2 (pt) 2020-04-28
CN110133899A (zh) 2019-08-16
MX2019011618A (es) 2019-12-16
CN112186022A (zh) 2021-01-05
KR20210121273A (ko) 2021-10-07
US10943955B2 (en) 2021-03-09
EP3751611A4 (en) 2021-10-27
KR20230023070A (ko) 2023-02-16
EP3751611B1 (en) 2024-05-01
KR20190117720A (ko) 2019-10-16
AU2021201511A1 (en) 2021-03-25
RU2721902C1 (ru) 2020-05-25

Similar Documents

Publication Publication Date Title
JP7332477B2 (ja) 画素配列構造、表示基板、表示装置及びマスクプレート群
US11233096B2 (en) Pixel arrangement structure and driving method thereof, display substrate and display device
JP7322031B2 (ja) ピクセル配列構造、表示基板及び表示装置
JP7391853B2 (ja) 表示基板及び表示装置
WO2020020337A1 (zh) 子像素排列结构、掩膜装置、显示面板及装置
JP2018503848A (ja) 画素構造、その表示方法、及び関連表示装置
JP7534216B2 (ja) 表示基板、表示装置及びそれらの製造方法
JP2016090812A (ja) 表示装置
WO2019153939A1 (zh) 像素排列结构、显示基板、显示装置和掩摸板
JP7264818B2 (ja) 画素配列構造及びその表示方法と製造方法、並びに表示基板
US12035599B2 (en) Display substrate and display device
KR20150106622A (ko) 유기 발광 표시 장치
KR20180111733A (ko) 유기 발광 표시 장치의 화소 배열 구조
CN112074895B (zh) 像素排列结构、显示基板及显示装置
CN115349174B (zh) 阵列基板和显示装置
CN113097273B (zh) 一种显示面板和显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230810

R150 Certificate of patent or registration of utility model

Ref document number: 7332477

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150