CN112018147B - 阵列基板、显示装置和掩模板 - Google Patents
阵列基板、显示装置和掩模板 Download PDFInfo
- Publication number
- CN112018147B CN112018147B CN201910394681.7A CN201910394681A CN112018147B CN 112018147 B CN112018147 B CN 112018147B CN 201910394681 A CN201910394681 A CN 201910394681A CN 112018147 B CN112018147 B CN 112018147B
- Authority
- CN
- China
- Prior art keywords
- opening
- pattern
- slope angle
- pixel
- defining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 96
- 230000000149 penetrating effect Effects 0.000 claims abstract description 11
- 230000003287 optical effect Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 11
- 239000003086 colorant Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000007423 decrease Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 63
- 239000010408 film Substances 0.000 description 23
- 230000008569 process Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000001000 micrograph Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- -1 for example Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 101710205768 50S ribosomal protein L34, chloroplastic Proteins 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910052809 inorganic oxide Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229920006280 packaging film Polymers 0.000 description 1
- 239000012785 packaging film Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
Abstract
提供一种阵列基板、显示装置和掩模板。该阵列基板包括:像素限定层,像素限定层具有贯穿像素限定层的第一开口、第二开口和第三开口,第一开口、第二开口和第三开口中每两个彼此相邻;第一开口和第二开口之间的最小距离小于第一开口和第三开口之间的最小距离;像素限定层包括被配置为限定第一开口的第一开口限定部、被配置为限定第二开口的第二开口限定部和被配置为限定第三开口的第三开口限定部;第一开口限定部的位于第一开口和第二开口之间的部分的坡度角与第三开口限定部的坡度角之比和第二开口限定部的位于第一开口和第二开口之间的部分的坡度角与第三开口限定部的坡度角之比中的至少之一为0.8‑1.25,可减小第一像素限定部的坡度角。
Description
技术领域
本公开至少一实施例涉及一种阵列基板、显示装置和掩模板。
背景技术
采用有机发光二极管(Organic Light-Emitting Diode,OLED)显示面板的显示器,由于其制备工艺简单、响应速度快、具有薄、轻、宽视角、主动发光、发光亮度高、发光颜色连续可调、功耗低、成本低且易于实现柔性显示等优点,具有广阔的应用前景。
发明内容
本公开的至少一实施例涉及一种阵列基板、显示装置和掩模板。
本公开的至少一实施例提供一种阵列基板,包括:像素限定层,所述像素限定层具有贯穿所述像素限定层的第一开口、第二开口和第三开口,所述第一开口、所述第二开口和所述第三开口中每两个彼此相邻;所述第一开口和所述第二开口之间的最小距离小于所述第一开口和所述第三开口之间的最小距离;所述像素限定层包括第一开口限定部、第二开口限定部和第三开口限定部,所述第一开口限定部被配置为限定所述第一开口,所述第二开口限定部被配置为限定所述第二开口,所述第三开口限定部被配置为限定所述第三开口;所述第一开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角与所述第三开口限定部的坡度角之比或所述第二开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角与所述第三开口限定部的坡度角之比中的至少之一为0.8-1.25。
根据本公开的一个或多个实施例提供的阵列基板,所述第一开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角与所述第三开口限定部的坡度角之比或所述第二开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角与所述第三开口限定部的坡度角之比中的至少之一大于等于1且小于1.2。
根据本公开的一个或多个实施例提供的阵列基板,所述第一开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角与所述第三开口限定部的坡度角之比或所述第二开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角与所述第三开口限定部的坡度角之比中的至少之一大于等于0.8且小于等于1。
根据本公开的一个或多个实施例提供的阵列基板,所述第一开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角或所述第二开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角为28°-35°。
根据本公开的一个或多个实施例提供的阵列基板,所述第一开口限定部的位于所述第一开口和所述第二开口之间的部分或者所述第二开口限定部的位于所述第一开口和所述第二开口之间的部分在所述衬底基板上的正投影的尺寸与所述像素限定层的位于所述第一开口和所述第二开口之间的部分在所述衬底基板上的正投影的尺寸的比值为0.10-0.25。
根据本公开的一个或多个实施例提供的阵列基板,所述像素限定层还具有贯穿所述像素限定层的第四开口,所述第四开口、所述第一开口和所述第二开口中的每两个彼此相邻,所述像素限定层还包括第四开口限定部,所述第四开口限定部被配置为限定所述第四开口;所述第一开口和所述第二开口之间的最小距离还小于所述第一开口和所述第四开口之间的最小距离;所述第一开口和所述第二开口位于所述第三开口和所述第四开口之间,所述第一开口和所述第二开口分设在所述第三开口和所述第四开口的中心连线的两侧;所述第一开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角与所述第四开口限定部的坡度角之比或所述第二开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角与所述第四开口限定部的坡度角之比中的至少之一为0.8-1.25。
根据本公开的一个或多个实施例提供的阵列基板,所述第一开口、所述第二开口、所述第三开口和所述第四开口分别定义第一子像素的发光区域、第二子像素的发光区域、第三子像素的发光区域和第四子像素的发光区域,所述第一子像素、所述第三子像素、所述第四子像素分别为不同颜色的子像素,所述第一子像素和所述第二子像素为相同颜色的子像素。
根据本公开的一个或多个实施例提供的阵列基板,所述第一开口的面积和所述第二开口的面积相等,所述第一开口的面积小于所述第四开口的面积,所述第四开口的面积小于所述第三开口的面积。
根据本公开的一个或多个实施例提供的阵列基板,所述第一开口的靠近所述第二开口的一侧和所述第二开口的靠近所述第一开口的一侧至少之一具有距离调节部,所述距离调节部被配置为使所述第一开口和所述第二开口之间的在平行于所述衬底基板的方向上的距离在与所述第一开口和所述第二开口的排列方向相交的方向上逐渐变化。
根据本公开的一个或多个实施例提供的阵列基板,所述第一开口的靠近所述第二开口的一侧和所述第二开口的靠近所述第一开口的一侧之间的在平行于所述衬底基板的方向上的距离在与所述第一开口和所述第二开口的排列方向相交的方向上为固定值。
本公开的至少一实施例还提供一种显示装置,包括上述任一阵列基板。
本公开的至少一实施例还提供一种掩模板,被配置为制作阵列基板中的像素限定层,所述像素限定层具有贯穿所述像素限定层的第一开口、第二开口和第三开口,所述第一开口、所述第二开口和所述第三开口中每两个彼此相邻;所述第一开口和所述第二开口之间的最小距离小于所述第一开口和所述第三开口之间的最小距离;所述像素限定层包括第一开口限定部、第二开口限定部和第三开口限定部,所述第一开口限定部被配置为限定所述第一开口,所述第二开口限定部被配置为限定所述第二开口,所述第三开口限定部被配置为限定所述第三开口;所述掩模板包括:图形部,所述图形部包括第一图形、第二图形和第三图形,所述第一图形被配置为形成所述第一开口,所述第二图形被配置为形成所述第二开口,所述第三图形被配置为形成所述第三开口;以及填充部,位于除了所述图形部之外的区域;所述图形部和所述填充部之一被配置为透过光,另一个被配置为阻挡光;所述第一图形的靠近所述第二图形的一侧和所述第二图形的靠近所述第一图形的一侧至少之一包括凸出部;所述凸出部被配置为使得所述第一开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角与所述第三开口限定部的坡度角之比或所述第二开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角与所述第三开口限定部的坡度角之比中的至少之一为0.8-1.25。
根据本公开的一个或多个实施例提供的掩模板,所述凸出部被配置为使得所述第一图形和所述第二图形之间的距离逐渐变化。
根据本公开的一个或多个实施例提供的掩模板,所述凸出部呈三角形,所述第一图形和所述第二图形之间的距离沿与所述第一图形和所述第二图形的排列方向垂直的方向逐渐减小再逐渐增大。
根据本公开的一个或多个实施例提供的掩模板,所述凸出部与部分所述填充部构成光学补偿部,所述光学补偿部被配置为以衍射方式透过照射到所述光学补偿部上的部分光。
根据本公开的一个或多个实施例提供的掩模板,所述凸出部包括多个凸出子部,所述多个凸出子部在沿与所述第一图形和所述第二图形的相对的边界的延伸方向依次排列。
根据本公开的一个或多个实施例提供的掩模板,相邻凸出子部之间具有部分所述填充部。
根据本公开的一个或多个实施例提供的掩模板,所述多个凸出子部的每个的尺寸小于曝光机的分辨率。
根据本公开的一个或多个实施例提供的掩模板,所述多个凸出子部的每个包括三角形和矩形至少之一,所述三角形的底边和高度至少之一小于或等于1.5μm,所述矩形的长和宽至少之一小于或等于1.5μm。
根据本公开的一个或多个实施例提供的掩模板,所述像素限定层还具有贯穿所述像素限定层的第四开口,所述像素限定层还包括被配置为限定所述第四开口的第四像素限定部,所述图形部还包括第四图形,所述第四图形被配置为形成所述第四开口;所述第一图形和所述第二图形之间的最小距离小于所述第一图形和所述第三图形之间的最小距离,并小于所述第一图形和所述第四图形之间的最小距离;所述第一图形和所述第二图形位于所述第三图形和所述第四图形之间并分设于所述第三图形和所述第四图形的中心连线的两侧;所述凸出部还被配置为使得所述第一开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角与所述第四开口限定部的坡度角之比或所述第二开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角与所述第四开口限定部的坡度角之比中的至少之一为0.8-1.25。
本公开的至少一实施例还提供一种阵列基板的制作方法,包括利用上述任一掩模板制作像素限定层。
附图说明
为了更清楚地说明本公开实施例的技术方案,下面将对实施例的附图作简单地介绍,显而易见地,下面描述中的附图仅仅涉及本公开的一些实施例,而非对本公开的限制。
图1A为一种像素排列示意图;
图1B为一种GGRB像素排列的平面扫描电镜图;
图1C为通常技术中PDL的形成红色子像素R的发光区域的部分的剖面扫描电镜图;
图1D为通常技术中PDL的形成绿色子像素G的发光区域的部分的剖面扫描电镜图;
图1E为一种显示装置的因坡度角差异造成的缺陷的显微镜图;
图2A为本公开的一实施例提供的一种阵列基板的俯视示意图;
图2B为图2A所示的阵列基板的沿A-B线的剖视示意图;
图3A为本公开的一实施例提供的阵列基板的像素排列的示意图;
图3B为本公开的一实施例提供的阵列基板的剖视示意图;
图4A为本公开的另一实施例提供的一种阵列基板的俯视示意图;
图4B为本公开的一实施例提供的阵列基板的像素排列的示意图;
图5为本公开的一实施例提供的一种掩模板的俯视示意图;
图6为本公开的一实施例提供的一种掩模板的俯视示意图;以及
图7为本公开的另一实施例提供的一种掩模板的俯视示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例的附图,对本公开实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部的实施例。基于所描述的本公开的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例,都属于本公开保护的范围。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。同样,“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
图1A为一种像素排列示意图。如图1A所示,像素组10包括第一子像素101、第二子像素102、第三子像素103和第四子像素104。像素限定层(Pixel definition layer,PDL)定义了各个子像素的发光区域,图1A中每个六边形内的空白区域为PDL的开口,每个开口对应一个子像素的发光区域。考虑到混色问题,一般不同颜色的子像素的PDL开口之间的间隔要求≧20μm。
图1B为一种GGRB像素排列的平面扫描电镜图。当第一子像素101和第二子像素102为绿色子像素、第三子像素103为蓝色子像素、且第四子像素104为绿色子像素时,该像素排列为GGRB像素排列。以GGRB像素排列为例,蓝色子像素和绿色子像素的PDL开口之间的间隔G1≧20μm,红色子像素和绿色子像素的PDL开口之间的间隔G2≧20μm。由于第一子像素101和第二子像素102为同颜色子像素,第一子像素101和第二子像素102的PDL开口之间的间隔G3较小,一般为15μm左右。由于第一子像素101和第二子像素102的PDL开口之间的间隔G3较小,导致工艺过程中,PDL的形成绿色子像素的发光区域并位于相邻绿色子像素之间的部分的坡度角/倾斜角度(taper angle)较PDL的形成红色和/或蓝色子像素的发光区域的部分的坡度角大。
图1C为通常技术中PDL的形成红色子像素R的发光区域的部分的剖面扫描电镜图。例如,PDL的形成红色子像素R的发光区域的部分11R的坡度角θ11约为30.2°。图1C中还示出了PDL的开口110R。例如,PDL的形成蓝色子像素B的发光区域的部分的坡度角也约为30.2°。
图1D为通常技术中PDL的形成绿色子像素G的发光区域的部分的剖面扫描电镜图。例如,PDL的形成绿色子像素G的发光区域的部分11G的坡度角θ12约为41.1°。图1D中还示出了PDL的开口110G。
通常,PDL制作过程包括利用掩膜板对像素限定薄膜进行曝光,曝光后利用显影液进行显影,显影后进行预烘,像素限定薄膜可采用树脂例如光刻胶作为形成材料。造成PDL的形成绿色子像素的发光区域并位于相邻绿色子像素之间的部分的坡度角大的原因可能在于以下至少之一,(1)、在显影过程中,显影液在绿色子像素处的流动性小于显影液在其他颜色的子像素处的流动性。(2)、作为PDL形成材料的光刻胶(photoresist,PR)在预烘(pre-baking)过程中,相邻两个绿色子像素之间的空间较小,PDL的位于该两个绿色子像素之间的部分的流动状态与PDL的位于其他区域的部分的流动状态有差异。而PDL的位于相邻绿色子像素之间的部分的坡度角较大容易导致绿色子像素位置处的阴极搭接较差,绿色子像素的反射光方向与红色和/或蓝色子像素的反射光方向产生差异,以及用于封装的有机膜例如采用喷墨打印(IJP)方式形成的有机膜在绿色子像素处产生异常,从而发生有机膜波纹(organic film mura)等问题。
图1E为一种显示装置的因坡度角差异造成的缺陷的显微镜图。图1E示出了PDL的位于绿色子像素之间的部分的坡度角大而导致的绿色子像素的出射光方向与红色和/或蓝色子像素的出射光方向产生差异,以及用于封装的有机膜在绿色子像素处产生异常,从而发生有机膜波纹。
本公开的实施例提供一种阵列基板,可减小PDL的形成距离较近的子像素的部分的坡度角,减小PDL的形成不同颜色的子像素的部分的坡度角的差异。
图2A为本公开的一实施例提供的一种阵列基板的俯视示意图。阵列基板包括:像素限定层211,像素限定层211具有贯穿像素限定层的第一开口201、第二开口202和第三开口203,第一开口201、第二开口202和第三开口203中每两个彼此相邻;第一开口201和第二开口202之间的最小距离D1小于第一开口201和第三开口203之间的最小距离D2。为了图示清晰,图2A中仅示出了像素限定层211和贯穿像素限定层211的开口,未示出其他结构。
例如,如图2A所示,第一开口201的靠近第二开口202的一侧和第二开口202的靠近第一开口201的一侧之间的在平行于衬底基板的方向上的距离D1在与第一开口201和第二开口200的排列方向相交的方向上为固定值,但不限于此。
图2B为图2A所示的阵列基板的沿A-B线的剖视示意图。如图2A和图2B所示,像素限定层包括第一像素限定部21、第二像素限定部22和第三像素限定部23,第一像素限定部21被配置为限定第一开口201、第二像素限定部22被配置为限定第二开口202,第三像素限定部23被配置为限定第三开口203。第一像素限定部21的位于第一开口201和第二开口202之间的部分021的坡度角与第三像素限定部23的坡度角之比和/或第二像素限定部22的位于第一开口201和第二开口202之间的部分022的坡度角与第三像素限定部23的坡度角之比为0.8-1.25。本公开的实施例,可以使得第一像素限定部21的位于第一开口201和第二开口202之间的部分021的坡度角与第三像素限定部23的坡度角相等或接近,可以使得第二像素限定部22的位于第一开口201和第二开口202之间的部分022的坡度角与第三像素限定部23的坡度角相等或接近,以避免因第一像素限定部21的位于第一开口201和第二开口202之间的部分021的坡度角或第二像素限定部22的位于第一开口201和第二开口202之间的部分022的坡度角较大带来的问题。为了图示清晰,图2A中仅示出了衬底基板201、像素限定层211和贯穿像素限定层211的开口,未示出其他结构。
如图2A和图2B所示,每个开口包括底部bp和顶部tp,底部bp相对于顶部tp更靠近衬底基板。开口的底部bp的面积小于顶部tp的面积,图2A中的闭合的虚线框表示开口的底部,闭合的实线框表示开口的顶部,在PDL的在每个开口的底部bp和顶部tp之间的限定该开口边界的部分为像素限定部。开口包括第一开口201、第二开口202、第三开口203和后续提及的第四开口204中的任一个。像素限定部包括第一像素限定部21、第二像素限定部22、第三像素限定部23和后续提及的第四像素限定部24中的任一个。例如,开口之间的距离为开口顶部之间的相对的边之间的距离。例如,本公开的实施例以开口的顶部tp对应子像素的发光区域为例进行说明,但不限于此。
例如,如图2A和图2B所示,本公开的实施例中,第一像素限定部21的位于第一开口201和第二开口202之间的部分021的坡度角和第一像素限定部21的位于第一开口201和第二开口202之外的部分的坡度角之比为0.8-1.25,但不限于此。例如,如图2A和图2B所示,第二像素限定部22的位于第一开口201和第二开口202之间的部分022的坡度角和第二像素限定部22的位于第一开口201和第二开口202之外的部分的坡度角之比为0.8-1.25,但不限于此。例如,第三像素限定部23在各处的坡度角相等或基本相等,但不限于此。
例如,在本公开其他的实施例中,第一像素限定部21的位于第一开口201和第二开口202之间的部分021的坡度角和第一像素限定部21的位于第一开口201和第二开口202之外的部分的坡度角之比大于等于0.8且小于等于1。例如,在本公开其他的实施例中,第二像素限定部22的位于第一开口201和第二开口202之间的部分022的坡度角和第二像素限定部22的位于第一开口201和第二开口202之外的部分的坡度角之比大于等于0.8且小于等于1。
例如,本公开的实施例中,坡度角是指PDL的像素限定部(形成开口的部分)与衬底基板之间的夹角,或者,坡度角是指PDL的像素限定部的表面与衬底基板的表面之间的夹角。PDL的像素限定部的表面包括斜面、曲面等。坡度角可指PDL的像素限定部的表面的切线与衬底基板的表面之间的最大夹角,或者像素限定部的表面的中部(像素限定部的一半的高度处的表面)的切线与衬底基板的表面之间的夹角,但不限于此。
例如,本公开的实施例以PDL的位于两个开口之间的除了形成该两个开口的部分之外的部分(即PDL的位于两个开口之间的平坦部分)的厚度约为1.5-2μm为例,但不限于此。例如,第一开口限定部21的位于第一开口201和第二开口202之间的部分021或者第二开口限定部22的位于第一开口201和第二开口202之间的部分022在衬底基板上的正投影的尺寸为2μm-3.5μm,但不限于此。例如,第一开口限定部21的位于第一开口201和第二开口202之间的部分021或者第二开口限定部22的位于第一开口201和第二开口202之间的部分022在衬底基板上的正投影的尺寸与PDL的位于第一开口201和第二开口202之间的部分在衬底基板上的正投影的尺寸的比值为0.10-0.25,但不限于此。例如,如图2B所示,D1约为15μm,D2、D3和D4中的每个约为20μm,但不限于此。
本公开的实施例提供的阵列基板,可减小像素限定部的位于距离较近的子像素之间的部分的坡度角,减小形成不同颜色的子像素的像素限定部的坡度角的差异,能够改善像素限定部的位于距离较近的子像素之间的部分因坡度角较大引起的各类问题。
例如,距离较近的子像素可为发出同颜色光的子像素,可采用掩膜板的同一通孔制作该距离较近的子像素的发光功能层,但不限于此。距离较近的子像素也可为发出不同颜色光的子像素。
根据本公开的一个或多个实施例提供的阵列基板,第一像素限定部21的位于第一开口201和第二开口202之间的部分021的坡度角与第三像素限定部23的坡度角之比大于等于1且小于1.2,和/或,第二像素限定部22的位于第一开口201和第二开口202之间的部分022的坡度角与第三像素限定部23的坡度角之比大于等于1且小于1.2。
例如,第一像素限定部21的位于第一开口201和第二开口202之间的部分021的坡度角或第二像素限定部22的位于第一开口201和第二开口202之间的部分022的坡度角分别约为28-35°。
如图2A和图2B所示,根据本公开的一个或多个实施例提供的阵列基板,像素限定层211还具有贯穿像素限定层211的第四开口204,第四开口204、第一开口201和第二开口202中的每两个彼此相邻,第一开口201和第二开口202之间的最小距离D1还小于第一开口201和第四开口204之间的最小距离D3;第一开口201和第二开口202位于第三开口203和第四开口204之间,第一开口201和第二开口202分设在第三开口203的中心C3和第四开口204的中心C4的连线CL34的两侧。相应的,像素限定层211还包括第四像素限定部24,第四像素限定部24被配置为限定第四开口204。第一像素限定部21的位于第一开口201和第二开口202之间的部分021与第四像素限定部24的坡度角之比为0.8-1.25,和/或,第二像素限定部22的位于第一开口201和第二开口202之间的部分022的坡度角与第四像素限定部24的坡度角之比为0.8-1.25,进一步例如,该比值大于等于1且小于1.2,但不限于此。例如,如图2A所示,第二开口202与第四开口204之间的最小距离为D4。例如,D3=D4,但不限于此。例如,第四像素限定部24在各处的坡度角相等或基本相等,但不限于此。
例如,如图2A和2B所示,第四像素限定部24在各处的坡度角差异不大。
例如,如图2A和2B所示,本公开的实施例以第三像素限定部23的坡度角或第四像素限定部24的坡度角分别约为28-35°为例,但不限于此。例如,第三像素限定部23的坡度角或第四像素限定部24的坡度角分别约为30°,但不限于此。
例如,本公开的实施例中,相邻的第一元件和第二元件是指该第一元件和该第二元件之间没有设置第一元件和第二元件。当第一元件和第二元件为同一元件时,该两个相同的元件之间不设置其他的该元件。例如,该相邻的第一元件和第二元件之间可设置不同于第一元件和第二元件的其他元件。例如,第一开口201和第二开口202相邻是指该第一开口201和该第二开口202之间没有设置第一开口201,也没有设置第二开口202。
例如,例如,如图2A和图2B所示,第一像素限定部21的位于第一开口201和第二开口202之间的部分021、第二像素限定部22的位于第一开口201和第二开口202之间的部分022、第三开口限定部23和第四像素限定部24为一体结构。
例如,如图2A和图2B所示,第一像素限定部21的位于第一开口201和第二开口202相对位置之外的部分210的坡度角θ5与θ3大约相等,但不限于此。例如,坡度角θ1与坡度角θ5的比值为0.8-1.25,进一步例如,坡度角θ1与坡度角θ5的比值大于等于1且小于1.2。
例如,如图2A和图2B所示,第二像素限定部22的位于第一开口201和第二开口202相对位置之外的部分220的坡度角θ6与θ4大约相等,但不限于此。例如,坡度角θ2与坡度角θ6的比值为0.8-1.25,进一步例如,坡度角θ2与坡度角θ6的比值大于等于1且小于1.2。
例如,坡度角θ5与坡度角θ6相等,但不限于此。例如,坡度角θ3与坡度角θ4相等,但不限于此。例如,坡度角θ5与坡度角θ3相等,但不限于此。例如,坡度角θ6与坡度角θ4相等,但不限于此。
例如,如图2A和2B所示,第一开口201的面积小于第四开口204的面积,第四开口204的面积小于第三开口203的面积。例如,第三开口203的面积大于第一开口201的面积和第二开口202的面积之和,第一开口201的面积和第二开口202的面积之和大于第四开口204的面积。例如,在其他的实施例中,第一开口201的面积和第二开口202的面积之和大于第三开口203的面积,第三开口203的面积大于第四开口204的面积。例如,第一开口201的面积和第二开口202的面积相等,但不限于此。
例如,如图2A和2B所示,像素限定层211位于衬底基板201上,第一开口201和第二开口202至少之一在衬底基板201上的正投影的面积小于第四开口204在衬底基板201上的正投影的面积,第四开口204在衬底基板201上的正投影的面积小于第三开口203在衬底基板201上的正投影的面积,但不限于此。例如,第三开口203在衬底基板201上的正投影的面积大于第一开口201和第二开口202在衬底基板201上的正投影的面积之和,第一开口201和第二开口202在衬底基板201上的正投影的面积之和大于第四开口204在衬底基板201上的正投影的面积,但不限于此。在其他的实施例中,第一开口201和第二开口202在衬底基板201上的正投影的面积之和大于第三开口203在衬底基板201上的正投影的面积,第三开口203在衬底基板201上的正投影的面积大于第四开口204在衬底基板201上的正投影的面积。
图2B所示的实施例提供的阵列基板以像素限定部的表面(PDL的形成开口的表面)为斜面为例进行说明,但不限于此。实际工艺中,形成的像素限定部可能为其他形状例如曲面的表面。像素限定部包括第一像素限定部、第二像素限定部、第三像素限定部、第四像素限定部中至少之一。该开口包括第一开口、第二开口、第三开口和第四开口中至少之一。
图2B所示的实施例提供的阵列基板以第一像素限定部21的位于第一开口201和第二开口202之间的部分021的坡度角和第二像素限定部22的位于第一开口201和第二开口202之间的部分022的坡度角均被减小到与坡度角θ3或坡度角θ4相等或大致相等为例进行说明,在其他的实施例中,也可以第一像素限定部21的位于第一开口201和第二开口202之间的部分021的坡度角和第二像素限定部22的位于第一开口201和第二开口202之间的部分022的坡度角之一被减小到与坡度角θ3或坡度角θ4相等或大致相等。
图3A为本公开的一实施例提供的阵列基板的像素排列的示意图。如图3A所示,第一开口201、第二开口202、第三开口203和第四开口204分别定义第一子像素S1的发光区域、第二子像素S2的发光区域、第三子像素S3的发光区域和第四子像素S4的发光区域,第一子像素S1、第三子像素S3、第四子像素S4分别为不同颜色的子像素,第一子像素S1和第二子像素S2为相同颜色的子像素。例如,第一子像素S1为绿色子像素,第三子像素S3为蓝色子像素,第四子像素S4为红色子像素。例如,如图3A所示,本实施例以第一开口201和第二开口202为五边形,第三开口203和第四开口204为六边形为例进行说明,但不限于此,第一开口201、第二开口202、第三开口203和第四开口204的形状可根据需要而定。例如,图3A以开口指的是开口的顶部tp为例,但不限于此。
例如,本公开的实施例中,子像素可为可被单独控制出光的最小单元。当显示装置为OLED显示装置时,子像素可包括OLED和控制OLED发光的控制元件。当显示装置为液晶显示装置时,子像素可包括像素电极、液晶层、公共电极和控制液晶层的液晶旋转的控制元件。控制元件包括薄膜晶体管等。子像素包括第一子像素S1、第二子像素S2、第三子像素S3和第四子像素S4中至少之一。
图3B为本公开的一实施例提供的阵列基板的剖视示意图。如图3B所示,衬底基板100上可设置薄膜晶体管(Thin Film Transistor,TFT)3123阵列,图3B中仅示出了一个薄膜晶体管3123。衬底基板100可为柔性基板,例如,可为聚酰亚胺(Polyimide,PI),但不限于此。薄膜晶体管3123可包括半导体层、栅极、栅极绝缘层、源极和漏极等。如图3B所示,衬底基板100上可依次设置有缓冲层111、半导体层112,栅极绝缘层113、栅极114、层间介电层115和源漏极层116,源漏极层116包括源极1161和漏极1162,源极1161和漏极1162彼此间隔并可分别通过过孔与半导体层112相连。薄膜晶体管3123上可设置平坦层117,平坦层117上可设置待封装器件2123,待封装器件可为有机发光二极管(Organic Light-EmittingDiode,OLED)。待封装器件2123可包括第一电极121,发光功能层122和第二电极123,第一电极121可通过贯穿平坦层117的过孔与漏极1162电连接。第一电极121上可设置像素限定层118,像素限定层118具有贯穿像素限定层118的开口。发光功能层122可包括发光层,还可包括其他功能层,例如还可包括空穴注入层、空穴传输层、电子传输层和电子注入层等至少之一,但不限于此。在待封装器件2123上可形成封装薄膜1123。封装薄膜1123包括依次远离衬底基板100的第一薄膜1101,第二薄膜1102和第三薄膜1103,第二薄膜1102夹设在第一薄膜1101和第三薄膜1103之间。封装薄膜1123覆盖待封装器件2123。例如,第一薄膜101和第三薄膜103可为无机薄膜,例如可为SiNx、SiOx、SiCxNy等无机氧化物,但不限于此。例如,第二薄膜102可为有机薄膜,例如,可以为树脂等有机物,但不限于此。
例如,本公开的实施例提供的阵列基板中的PDL211可为图3B所示的像素限定层118,但并不限于此。本实施例提供的阵列基板可减轻或避免封装薄膜中的第二薄膜102的波纹问题。
图4A为本公开的另一实施例提供的一种阵列基板的俯视示意图。图4A所示的阵列基板包括像素限定层215,像素限定层215与图2A所示的像素限定层211相比,区别在于像素限定层215包括第一开口251和第二开口252,第一开口251的形状不同于图2A所示的第一开口201,第二开口252的形状不同于图2A所示的第二开口202。如图4A所示,第一开口251的靠近第二开口252的一侧和第二开口252的靠近第一开口251的一侧至少之一包括距离调节部510。图4A中以第一开口251的靠近第二开口252的一侧和第二开口252的靠近第一开口251的一侧分别包括距离调节部510为例进行说明。如图4A所示,第一像素限定部51被配置为限定第一开口251,第二像素限定部52被配置为限定第二开口252,第三像素限定部53被配置为限定第三开口253,第四像素限定部54被配置为限定第四开口254。
图4A中的闭合的虚线框表示开口的底部,闭合的实线框表示开口的顶部。PDL的在每个开口的底部和顶部之间的限定该开口边界的部分为像素限定部。开口包括第一开口251、第二开口252、第三开口253和后续提及的第四开口254中的任一个。像素限定部包括第一像素限定部51、第二像素限定部52、第三像素限定部53和后续提及的第四像素限定部54中的任一个。例如,开口之间的距离为开口顶部之间的相对的边之间的距离。例如,本公开的实施例以开口的顶部对应子像素的发光区域为例进行说明,但不限于此。
例如,距离调节部510被配置为使第一开口201和第二开口202之间的在平行于衬底基板的方向上的距离在与第一开口201和第二开口202的排列方向相交的方向上逐渐变化。例如,第一开口251和第二开口252之间的距离从中心到两边均逐渐增加。例如,第一开口251和第二开口252之间的距离沿与第一开口251和第二开口252的排列方向垂直的方向逐渐减小再逐渐增大。第一开口251和第二开口252的排列方向可为竖直方向,与第一开口251和第二开口252的排列方向垂直的方向可为水平方向。
例如,图4A所示的像素限定层215具有的第三开口253和第四开口243可分别参照图2A所示的像素限定层211的第三开口203和第四开口203。
图4B为本公开的一实施例提供的阵列基板的像素排列的示意图。如图4B所示,第一开口251、第二开口252、第三开口253和第四开口254分别定义第一子像素S11的发光区域、第二子像素S12的发光区域、第三子像素S13的发光区域和第四子像素S14的发光区域,第一子像素S11、第三子像素S13、第四子像素S14分别为不同颜色的子像素,第一子像素S11和第二子像素S12为相同颜色的子像素。例如,第一子像素S11为绿色子像素,第三子像素S13为蓝色子像素,第四子像素S14为红色子像素。
本公开的实施例提供的阵列基板,因改变了第一开口251和第二开口252的形状,改变了第一开口251和第二开口252相对的边界之间的距离,相应的改变第一子像素S11和第二子像素S12的发光区域之间的距离,因该第一开口251和第二开口252之间的距离从中心到两边逐渐增大,在PDL制作过程的显影过程中,可改善显影液的流动性,利于形成像素限定层的材料的去除从而可以减小PDL的位于第一开口251和第二开口252之间的部分的坡度角。
如图4A所示,第一开口251和第二开口252位于第三开口253和第四开口254之间,第一开口251和第二开口252分设在第三开口253的中心C23和第四开口254的中心C24的连线CL234的两侧;第一像素限定部51的位于第一开口251和第二开口252之间的部分051的坡度角与第三像素限定部53的坡度角之比或第二像素限定部52的位于第一开口251和第二开口252之间的部分052的坡度角与第三像素限定部53的坡度角之比为0.8-1.25,进一步例如,该比值大于等于1且小于1.2,但不限于此。
例如,如图4A所示,第一像素限定部51的位于第一开口251和第二开口252之间的部分051的坡度角与第四像素限定部54的坡度角之比或第二像素限定部52的位于第一开口251和第二开口252之间的部分052的坡度角与第四像素限定部54的坡度角之比为0.8-1.25,进一步例如,该比值大于等于1且小于1.2,但不限于此。
例如,图4B所示的第一子像素S11与图3A所示的第一子像素S1的面积相同,形状不同;图4B所示的第二子像素S12与图3A所示的第二子像素S2的面积相同,形状不同。例如,因曝光时的衍射效应,图4B中的第一子像素S11和第二子像素S12的开口区域的相对位置处不为尖角,例如为圆角。
本公开的至少一实施例还提供一种显示装置,包括上述任一阵列基板。
例如,显示装置可以为液晶显示器、电子纸、OLED显示器等显示器件以及包括这些显示器件的电视、数码相机、手机、手表、平板电脑、笔记本电脑、导航仪等任何具有显示功能的产品或者部件。
本公开的实施例提供的上述图4A所示的阵列基板中的PDL可采用图5所示的掩模板制作,本公开的实施例提供的如图2A和图2B所示的阵列基板中的PDL可通过图6或图7所示的掩模板制作,以使第一像素限定部和/或第二像素限定部的位于距离较近的子像素之间的部分具有较小坡度角。
图5为本公开的一实施例提供的一种掩模板的俯视示意图。该掩模板400包括:图形部40和填充部41,图形部40包括第一图形401、第二图形402和第三图形403,第一图形401被配置为形成第一开口251,第二图形402被配置为形成第二开口252,第三图形403被配置为形成第三开口253。例如,PDL包括被配置为限定第一开口251的第一开口限定部51、被配置为限定第二开口252的第一开口限定部51和被配置为限定第三开口253的第三开口限定部53。例如,第一图形401、第二图形402和第三图形403中的每两个彼此相邻且彼此间隔。例如,填充部41位于除了图形部40之外的区域。例如,填充部41至少位于第一图形401、第二图形402和第三图形403的每两个之间。图形部40和填充部41之一被配置为透过光,另一个被配置为阻挡光;第一图形401的靠近第二图形402的一侧和第二图形402的靠近第一图形401的一侧至少之一包括凸出部45,凸出部45被配置为使得第一开口限定部51的位于第一开口251和第二开口252之间的部分051的坡度角与第三开口限定部53的坡度角之比或第二开口限定部52的位于第一开口251和第二开口252之间的部分052的坡度角与第三开口限定部53的坡度角之比中的至少之一为0.8-1.25。例如,凸出部45被配置为使得第一图形401和第二图形402之间的距离逐渐变化。
例如,如图5所示,第一图形401和第二图形402之间的距离从中间向两边都是逐渐增大的。本公开的实施例提供的掩模板,因第一图形401和第二图形402之间的距离逐渐变化,从而,可使得第一图形401和第二图形402之间的距离逐渐增加,第一图形401被配置为形成PDL的第一开口,即第一子像素的发光区域,第二图形402被配置为形成PDL的第二开口,即第二子像素的发光区域,因第一图形401和第二图形402之间的距离逐渐增加,本实施例提供的掩模板可减小第一开口限定部51的位于第一开口和第二开口之间的部分的坡度角和/或减小第二开口限定部52的位于第一开口和第二开口之间的部分的坡度角。
例如,如图5所示,凸出部45呈三角形,但不限于此,只要凸出部45可使得第一图形401和第二图形402之间的距离逐渐变化即可。为了利于比较,在图5用五边形的虚线示出了图3A中所示的第一子像素S1和第二子像素S2的发光区域。例如,如图5所示,第一图形401和第二图形402之间的距离从中心到两边均逐渐增加。例如,第一图形401和第二图形402之间的距离沿与第一图形401和第二图形402的排列方向垂直的方向逐渐减小再逐渐增大。例如,第一图形401和第二图形402的排列方向可为竖直方向,与第一图形401和第二图形402的排列方向垂直的方向可为水平方向。
如图5所示,图形部40还包括第四图形404。第四图形404、第一图形401和第二图形402中的每两个彼此相邻。填充部41还位于第一图形401、第二图形402和第四图形404的每两个之间。例如,如图5所示,第一图形401和第二图形402之间的最小距离小于第一图形401和第三图形403之间的最小距离,并小于第一图形401和第四图形404之间的最小距离;第一图形401和第二图形402位于第三图形403和第四图形404之间并分设于第三图形403的中心C43和第四图形404的中心C44的连线CL434的两侧。第一图形401和第二图形402可被分别配置为形成如图4A所示的PDL的第一开口251和第二开口252,第三图形403和第四图形404可被分别配置为形成如图4A所示的PDL的第三开口253和第四开口254。如图4A所示,PDL还包括第四开口限定部54,第四开口限定部54被配置为限定第四开口254。例如,凸出部45还被配置为使得第一开口限定部51的位于第一开口251和第二开口252之间的部分051的坡度角与限定第四开口254的第四开口限定部54的坡度角之比和第二开口限定部52的位于第一开口251和第二开口252之间的部分052的坡度角与第四开口限定部54的坡度角之比中的至少之一为0.8-1.25。进一步例如,该比值大于等于1小于1.2。
图6为本公开的一实施例提供的一种掩模板的俯视示意图。如图6所示,该掩模板500包括:图形部50和填充部51,图形部50包括第一图形501、第二图形502和第三图形503。例如,第一图形501、第二图形502和第三图形503中每两个彼此相邻且彼此间隔。填充部51位于除了图形部50之外的区域。例如,填充部51至少位于第一图形501、第二图形502和第三图形503之间。图形部50和填充部51之一被配置为透过光,另一个被配置为阻挡光。掩模板500被配置为形成图2A所示的PDL。如图2A所示,PDL具有第一开口201、第二开口202和第三开口203,PDL包括第一像素限定部21、第二像素限定部22和第三像素限定部23。第一图形501的靠近第二图形502的一侧和第二图形502的靠近第一图形501的一侧至少之一包括凸出部55,凸出部55被配置为使得第一开口限定部21的位于第一开口201和第二开口202之间的部分021的坡度角与第三开口限定部23的坡度角之比和第二开口限定部22的位于第一开口201和第二开口202之间的部分022的坡度角与第三开口限定部23的坡度角之比中至少之一为0.8-1.25。例如,凸出部55与部分填充部51构成光学补偿部56。光学补偿部56被配置为以衍射方式透过照射到光学补偿部56上的部分光。因在曝光过程中,部分光可透过光学补偿部56,与不设置光学补偿部56相比,可去除光学补偿部56位置处的PDL的形成开口的部分的一部分材料,进而减小PDL的形成开口的部分的坡度角。
例如,第一图形501和第二图形502可被分别配置为形成如图2B所示的PDL的第一开口201和第二开口202,第三图形403和第四图形404可被分别配置为形成如图2B所示的PDL的第三开口203和第四开口204。
如图6所示,凸出部55包括多个凸出子部551,多个凸出子部551在沿与第一图形401和第二图形402的排列方向相交的方向依次排列。例如,如图6所示,第一图形401和第二图形402沿竖直方向排列,多个凸出子部551沿水平方向排列,但不限于此。采用如图6所示的掩模板可形成俯视图如图2B所示的第一开口201和第二开口202。例如,如图6所示,多个凸出子部551在沿与第一图形401和第二图形402的相对的边界的延伸方向依次排列。图6中示出了第一图形401的与第二图形402相对的边界4011,第二图形402的与第一图形401相对的边界4021。例如,如图6所示,第一图形401的多个凸出子部551沿第一图形401的与第二图形402相对的边界4011的延伸方向依次排列,第二图形402的多个凸出子部551沿第二图形402的与第一图形401相对的边界4021依次排列。
如图6所示,图形部50还包括第四图形504,第四图形504、第一图形501和第二图形502中的每两个彼此相邻。例如,第一图形501和第二图形502之间的最小距离小于第一图形501和第三图形503之间的最小距离,并小于第一图形501和第四图形504之间的最小距离。例如,第一图形501和第二图形502位于第三图形503和第四图形504之间并分设于第三图形503的中心C53和第四图形504的中心C54的连线CL534的两侧。第一图形501和第二图形502可被分别配置为形成如图2B所示的PDL的第一开口201和第二开口202,第三图形503和第四图形504可被分别配置为形成如图2B所示的PDL的第三开口203和第四开口204。例如,第一图形501和第二图形502之间的最小距离和/或最大距离小于第一图形501和第三图形503之间的最小距离,并小于第一图形501和第四图形504之间的最小距离。
例如,每个凸出子部551的尺寸小于曝光机的分辨率。可使得光学补偿部对应位置处的PDL材料的曝光强度介于有掩模板遮挡和无掩模板遮挡之间,从而降低PDL的坡度角。例如,如图6所示,相邻凸出子部551之间具有部分填充部51。挡光的部分和透光的部分交替排列,从而可以使得入射到光学补偿部56上的光产生衍射,以利于减小PDL的位于第一开口201和第二开口202之间的形成第一开口201和/或第二开口202的部分的坡度角。
例如,如图6所示,每个凸出子部551包括三角形。例如,三角形的底边和高度至少之一小于或等于1.5μm。
例如,图6所示的五边形的虚线代表利用图6所示的掩模板形成的PDL的第一开口201或第二开口202,第一图形501的凸出部55包括凸出第一开口201的部分和位于第一开口201内的部分,但不限于此。例如,如图6所示,第二图形502的凸出部55包括凸出第二开口202的部分和位于第二开口202内的部分,但不限于此。如图7所示,第一图形501的靠近第二图形502的一侧和第二图形502的靠近第一图形501的一侧分别形成为锯齿形。
图7为本公开的另一实施例提供的一种掩模板的俯视示意图。本实施例提供的掩模板600与图6所示的掩模板500的区别在于:掩模板600包括第一图形601和第二图形602,第一图形601的靠近第二图形602的一侧和第二图形602的靠近第一图形601的一侧至少之一包括凸出部65,凸出部65包括多个凸出子部651,每个凸出子部551包括矩形。例如,矩形的长和宽至少之一小于或等于1.5μm。如图7所示,第一图形601的靠近第二图形602的一侧和第二图形602的靠近第一图形601的一侧分别形成为方波形。
例如,图7所示的五边形的虚线代表利用图7所示的掩模板形成的PDL的第一开口201或第二开口202,第一图形601的凸出部65包括凸出第一开口201的部分和位于第一开口201内的部分,但不限于此。例如,如图7所示,第二图形602的凸出部55包括凸出第二开口202的部分和位于第二开口202内的部分,但不限于此。
例如,在一些实施例中,PDL的材料包括正性光刻胶,图形部为透光部分,填充部为挡光部分,但不限于此。
例如,在一些实施例中,PDL的材料包括负性光刻胶,图形部为挡光部分,填充部为透光部分。
本公开的至少一实施例还提供一种阵列基板的制作方法,包括利用上述任一掩模板制作像素限定层。
需要说明的是,本公开的实施例中,光学补偿部的形状不限于图6和图7所示。
需要说明的是,为了清晰起见,在用于描述本公开的实施例的附图中,层或区域的厚度被放大。可以理解,当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时,该元件可以“直接”位于另一元件“上”或“下”,或者可以存在中间元件。
在本公开的实施例中,构图或构图工艺可只包括光刻工艺,或包括光刻工艺以及刻蚀步骤,或者可以包括打印、喷墨等其他用于形成预定图形的工艺。光刻工艺是指包括成膜、曝光、显影等工艺过程,利用光刻胶、掩模板、曝光机等形成图形。可根据本公开的实施例中所形成的结构选择相应的构图工艺。
在不冲突的情况下,本公开的同一实施例及不同实施例中的特征可以相互组合。
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以所述权利要求的保护范围为准。
Claims (20)
1.一种阵列基板,包括:像素限定层,其中,所述像素限定层具有贯穿所述像素限定层的第一开口、第二开口和第三开口,所述第一开口、所述第二开口和所述第三开口中每两个彼此相邻;
所述第一开口和所述第二开口之间的最小距离小于所述第一开口和所述第三开口之间的最小距离;
所述像素限定层包括第一开口限定部、第二开口限定部和第三开口限定部,所述第一开口限定部被配置为限定所述第一开口,所述第二开口限定部被配置为限定所述第二开口,所述第三开口限定部被配置为限定所述第三开口;
所述像素限定层还具有贯穿所述像素限定层的第四开口,所述第四开口、所述第一开口和所述第二开口中的每两个彼此相邻,所述像素限定层还包括第四开口限定部,所述第四开口限定部被配置为限定所述第四开口;所述第一开口和所述第二开口之间的最小距离还小于所述第一开口和所述第四开口之间的最小距离;所述第一开口和所述第二开口位于所述第三开口和所述第四开口之间,所述第一开口和所述第二开口分设在所述第三开口和所述第四开口的中心连线的两侧,
所述第一开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角与所述第三开口限定部的坡度角之比或所述第二开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角与所述第三开口限定部的坡度角之比中的至少之一为0.8-1.25。
2.根据权利要求1所述的阵列基板,其中,所述第一开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角与所述第三开口限定部的坡度角之比或所述第二开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角与所述第三开口限定部的坡度角之比中的至少之一大于等于1且小于1.2。
3.根据权利要求1所述的阵列基板,其中,所述第一开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角或所述第二开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角为28°-35°。
4.根据权利要求1所述的阵列基板,其中,所述第一开口限定部的位于所述第一开口和所述第二开口之间的部分或者所述第二开口限定部的位于所述第一开口和所述第二开口之间的部分在衬底基板上的正投影的尺寸与所述像素限定层的位于所述第一开口和所述第二开口之间的部分在所述衬底基板上的正投影的尺寸的比值为0.10-0.25。
5.根据权利要求1-4任一项所述的阵列基板,其中,所述第一开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角与所述第四开口限定部的坡度角之比或所述第二开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角与所述第四开口限定部的坡度角之比中的至少之一为0.8-1.25。
6.根据权利要求5所述的阵列基板,其中,所述第一开口、所述第二开口、所述第三开口和所述第四开口分别定义第一子像素的发光区域、第二子像素的发光区域、第三子像素的发光区域和第四子像素的发光区域,所述第一子像素、所述第三子像素、所述第四子像素分别为不同颜色的子像素,所述第一子像素和所述第二子像素为相同颜色的子像素。
7.根据权利要求5所述的阵列基板,其中,所述第一开口的面积和所述第二开口的面积相等,所述第一开口的面积小于所述第四开口的面积,所述第四开口的面积小于所述第三开口的面积。
8.根据权利要求1-4任一项所述的阵列基板,其中,所述第一开口的靠近所述第二开口的一侧和所述第二开口的靠近所述第一开口的一侧至少之一具有距离调节部,所述距离调节部被配置为使所述第一开口和所述第二开口之间的在平行于衬底基板的方向上的距离在与所述第一开口和所述第二开口的排列方向相交的方向上逐渐变化。
9.根据权利要求1-4任一项所述的阵列基板,其中,所述第一开口的靠近所述第二开口的一侧和所述第二开口的靠近所述第一开口的一侧之间的在平行于衬底基板的方向上的距离在与所述第一开口和所述第二开口的排列方向相交的方向上为固定值。
10.一种显示装置,包括权利要求1-9任一项所述的阵列基板。
11.一种掩模板,被配置为制作阵列基板中的像素限定层,
所述像素限定层具有贯穿所述像素限定层的第一开口、第二开口和第三开口,所述第一开口、所述第二开口和所述第三开口中每两个彼此相邻;
所述第一开口和所述第二开口之间的最小距离小于所述第一开口和所述第三开口之间的最小距离;
所述像素限定层包括第一开口限定部、第二开口限定部和第三开口限定部,所述第一开口限定部被配置为限定所述第一开口,所述第二开口限定部被配置为限定所述第二开口,所述第三开口限定部被配置为限定所述第三开口;
所述掩模板包括:
图形部,所述图形部包括第一图形、第二图形和第三图形,所述第一图形被配置为形成所述第一开口,所述第二图形被配置为形成所述第二开口,所述第三图形被配置为形成所述第三开口;以及
填充部,位于除了所述图形部之外的区域;
其中,所述图形部和所述填充部之一被配置为透过光,另一个被配置为阻挡光;
所述第一图形的靠近所述第二图形的一侧和所述第二图形的靠近所述第一图形的一侧至少之一包括凸出部;
所述凸出部被配置为使得所述第一开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角与所述第三开口限定部的坡度角之比或所述第二开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角与所述第三开口限定部的坡度角之比中的至少之一为0.8-1.25。
12.根据权利要求11所述的掩模板,其中,所述凸出部被配置为使得所述第一图形和所述第二图形之间的距离逐渐变化。
13.根据权利要求12所述的掩模板,其中,所述凸出部呈三角形,所述第一图形和所述第二图形之间的距离沿与所述第一图形和所述第二图形的排列方向垂直的方向逐渐减小再逐渐增大。
14.根据权利要求11所述的掩模板,其中,所述凸出部与部分所述填充部构成光学补偿部,所述光学补偿部被配置为以衍射方式透过照射到所述光学补偿部上的部分光。
15.根据权利要求14所述的掩模板,其中,所述凸出部包括多个凸出子部,所述多个凸出子部在沿与所述第一图形和所述第二图形的相对的边界的延伸方向依次排列。
16.根据权利要求15所述的掩模板,其中,相邻凸出子部之间具有部分所述填充部。
17.根据权利要求15所述的掩模板,其中,所述多个凸出子部的每个的尺寸小于曝光机的分辨率。
18.根据权利要求15所述的掩模板,其中,所述多个凸出子部的每个包括三角形和矩形至少之一,所述三角形的底边和高度至少之一小于或等于1.5μm,所述矩形的长和宽至少之一小于或等于1.5μm。
19.根据权利要求11-18任一项所述的掩模板,其中,所述像素限定层还具有贯穿所述像素限定层的第四开口,所述像素限定层还包括被配置为限定所述第四开口的第四像素限定部,所述图形部还包括第四图形,所述第四图形被配置为形成所述第四开口;
所述第一图形和所述第二图形之间的最小距离小于所述第一图形和所述第三图形之间的最小距离,并小于所述第一图形和所述第四图形之间的最小距离;
所述第一图形和所述第二图形位于所述第三图形和所述第四图形之间并分设于所述第三图形和所述第四图形的中心连线的两侧;
所述凸出部还被配置为使得所述第一开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角与所述第四开口限定部的坡度角之比或所述第二开口限定部的位于所述第一开口和所述第二开口之间的部分的坡度角与所述第四开口限定部的坡度角之比中的至少之一为0.8-1.25。
20.一种阵列基板的制作方法,包括利用权利要求11-19任一项所述的掩模板制作像素限定层。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910394681.7A CN112018147B (zh) | 2019-05-13 | 2019-05-13 | 阵列基板、显示装置和掩模板 |
PCT/CN2020/089118 WO2020228594A1 (zh) | 2019-05-13 | 2020-05-08 | 阵列基板及其制作方法、显示装置和掩模板 |
US17/281,606 US11765943B2 (en) | 2019-05-13 | 2020-05-08 | Array substrate and manufacturing method therefor, display device, and mask plate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910394681.7A CN112018147B (zh) | 2019-05-13 | 2019-05-13 | 阵列基板、显示装置和掩模板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112018147A CN112018147A (zh) | 2020-12-01 |
CN112018147B true CN112018147B (zh) | 2022-06-10 |
Family
ID=73289334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910394681.7A Active CN112018147B (zh) | 2019-05-13 | 2019-05-13 | 阵列基板、显示装置和掩模板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11765943B2 (zh) |
CN (1) | CN112018147B (zh) |
WO (1) | WO2020228594A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112415792B (zh) * | 2020-12-09 | 2023-03-14 | 深圳市华星光电半导体显示技术有限公司 | 显示面板、电子设备以及色阻对准精度的检测方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104281000A (zh) * | 2014-10-23 | 2015-01-14 | 京东方科技集团股份有限公司 | 一种掩膜板 |
CN107342039A (zh) * | 2016-04-29 | 2017-11-10 | 乐金显示有限公司 | 有机发光显示装置 |
CN208753326U (zh) * | 2018-11-05 | 2019-04-16 | 北京京东方技术开发有限公司 | 显示基板和显示装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004192935A (ja) * | 2002-12-11 | 2004-07-08 | Hitachi Displays Ltd | 有機el表示装置 |
CN110133919A (zh) * | 2018-02-09 | 2019-08-16 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
CN110137214A (zh) * | 2018-02-09 | 2019-08-16 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
US10854684B2 (en) * | 2016-02-18 | 2020-12-01 | Boe Technology Group Co., Ltd. | Pixel arrangement structure and driving method thereof, display substrate and display device |
CN110137213A (zh) * | 2018-02-09 | 2019-08-16 | 京东方科技集团股份有限公司 | 像素排列结构及其显示方法、显示基板 |
CN110133899A (zh) * | 2018-02-09 | 2019-08-16 | 京东方科技集团股份有限公司 | 像素排列结构、显示基板、显示装置 |
CN106298851B (zh) * | 2016-08-12 | 2018-06-29 | 京东方科技集团股份有限公司 | 一种像素结构、显示面板及其驱动方法 |
US20200035768A1 (en) * | 2017-03-29 | 2020-01-30 | Sharp Kabushiki Kaisha | Display device, display device production method, display device production apparatus, deposition apparatus, and controller |
CN113990912A (zh) * | 2018-02-09 | 2022-01-28 | 京东方科技集团股份有限公司 | 像素排列结构、显示基板以及显示装置 |
CN114122102A (zh) * | 2019-01-28 | 2022-03-01 | 京东方科技集团股份有限公司 | 显示面板及其制造方法、显示装置 |
CN111490068B (zh) * | 2019-01-29 | 2022-07-26 | 京东方科技集团股份有限公司 | 显示面板及其制造方法、显示装置 |
CN109950284B (zh) * | 2019-03-27 | 2021-01-26 | 京东方科技集团股份有限公司 | 一种显示面板及显示装置 |
US11581385B2 (en) * | 2019-03-28 | 2023-02-14 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate having additional pad layer |
WO2020227930A1 (zh) * | 2019-05-14 | 2020-11-19 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
CN110444569A (zh) * | 2019-08-02 | 2019-11-12 | 云谷(固安)科技有限公司 | 像素排列结构及显示面板 |
CN110931534B (zh) * | 2019-12-11 | 2022-04-12 | 京东方科技集团股份有限公司 | 显示基板及其控制方法、显示装置 |
WO2021189325A1 (zh) * | 2020-03-25 | 2021-09-30 | 京东方科技集团股份有限公司 | 显示基板及其制作方法和显示装置 |
-
2019
- 2019-05-13 CN CN201910394681.7A patent/CN112018147B/zh active Active
-
2020
- 2020-05-08 US US17/281,606 patent/US11765943B2/en active Active
- 2020-05-08 WO PCT/CN2020/089118 patent/WO2020228594A1/zh active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104281000A (zh) * | 2014-10-23 | 2015-01-14 | 京东方科技集团股份有限公司 | 一种掩膜板 |
CN107342039A (zh) * | 2016-04-29 | 2017-11-10 | 乐金显示有限公司 | 有机发光显示装置 |
CN208753326U (zh) * | 2018-11-05 | 2019-04-16 | 北京京东方技术开发有限公司 | 显示基板和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
US11765943B2 (en) | 2023-09-19 |
CN112018147A (zh) | 2020-12-01 |
WO2020228594A1 (zh) | 2020-11-19 |
US20210391396A1 (en) | 2021-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11515375B2 (en) | Display panel and display device | |
TWI656636B (zh) | 有機發光顯示裝置及其製造方法 | |
US9761641B2 (en) | Color filter substrate and method for manufacturing the same, OLED display panel and display apparatus | |
US8159117B2 (en) | Display apparatus and production method thereof | |
JP6680565B2 (ja) | 表示装置、及び、表示装置の製造方法 | |
CN111326636B (zh) | 一种阵列基板、其制作方法、显示面板及显示装置 | |
JP7103560B2 (ja) | 表示基板、表示装置及び表示基板の製造方法 | |
US10866452B2 (en) | Color filter substrate, production method thereof, display panel, and display apparatus | |
JP7443650B2 (ja) | 表示基板、表示装置及び表示基板の製造方法 | |
US11563073B2 (en) | Array substrate and manufacturing method thereof, display panel, display device and pixel driving circuit | |
CN112397547A (zh) | 显示装置 | |
JP6200320B2 (ja) | 光源およびその光源を用いた表示装置 | |
TW201926306A (zh) | 顯示結構和顯示裝置 | |
US10943964B2 (en) | Display substrate and manufacturing method thereof, and display apparatus | |
KR20140059948A (ko) | 광학 필터의 제조 방법 및 광학 필터를 구비하는 유기 발광 표시 장치의 제조 방법 | |
WO2008093862A1 (en) | Display apparatus and production method thereof | |
CN112018147B (zh) | 阵列基板、显示装置和掩模板 | |
CN110098232A (zh) | Oled显示面板 | |
KR102035708B1 (ko) | 유기 발광 다이오드 디스플레이 기판, 유기 발광 다이오드 디스플레이 장치, 및 유기 발광 다이오드 디스플레이 기판을 제조하는 방법 | |
KR20160090176A (ko) | 유기발광다이오드 표시장치 및 그 제조방법 | |
US11231610B2 (en) | Display panel and display apparatus | |
WO2021035401A1 (zh) | 发光二极管显示面板及其制作方法、显示装置 | |
KR20150113670A (ko) | 액정 표시 장치 | |
KR20170080215A (ko) | 액정표시장치 | |
US11910695B2 (en) | Mask plate, display panel and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |