JP7332239B2 - 半導体メモリ装置 - Google Patents
半導体メモリ装置 Download PDFInfo
- Publication number
- JP7332239B2 JP7332239B2 JP2018080412A JP2018080412A JP7332239B2 JP 7332239 B2 JP7332239 B2 JP 7332239B2 JP 2018080412 A JP2018080412 A JP 2018080412A JP 2018080412 A JP2018080412 A JP 2018080412A JP 7332239 B2 JP7332239 B2 JP 7332239B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- memory device
- sense
- delay
- receiving unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
前記センス動作又は前記ライト動作を指定する動作指定コマンドと、自己の測定順番を指定する順番指定コマンドとを受け、遅延時間を表すタイミング信号を出力する第1の受信部と、
前記センス動作又は前記ライト動作の実行を指示するアクティブコマンドを受ける第2の受信部と、
前記第2の受信部から前記アクティブコマンドの供給を受け、前記第1の受信部から供給される前記タイミング信号に応じた遅延時間だけ前記アクティブコマンドを遅延させる遅延回路と、からなる調整回路を有している。
図6は、上記したように構成された複数のDRAM、すなわちDRAM1-DRAMnの各々に、センス動作において流れるセンス電流及び電源(PS)110の電圧変動を模式的に示す図である。DRAM1-DRAMnの各々の選択されたメモリセル(Cij)には、順次dTだけ遅延したタイミングでアクティブ信号ACT(すなわち、センスラッチ信号)が供給され、各DRAMにセンス電流が流れる。センス電流は、センス電流が流れる期間であるセンス期間SP内において電流ピークを有する。
Claims (5)
- 複数のメモリセルに対してセンス動作又はライト動作がなされる半導体メモリ装置であって、
前記センス動作又は前記ライト動作を指定する動作指定コマンドと、自己の測定順番を指定する順番指定コマンドとを受け、遅延時間を表すタイミング信号を出力する第1の受信部と、
前記センス動作又は前記ライト動作の実行を指示するアクティブコマンドを受ける第2の受信部と、
前記第2の受信部から前記アクティブコマンドの供給を受け、前記第1の受信部から供給される前記タイミング信号に応じた遅延時間だけ前記アクティブコマンドを遅延させる遅延回路と、からなる調整回路を有する半導体メモリ装置。 - 前記遅延回路は、測定順番(k)と次の測定順番(k+1)(k=1,2,・・・)との間の遅延時間が一定であるように構成されている請求項1に記載の半導体メモリ装置。
- 前記遅延回路の前記遅延時間(dT)は、前記センス動作のセンス期間(SP)又は前記ライト動作のライト期間(WP)以上である(SP,WP≦dT)、請求項1又は2に記載の半導体メモリ装置。
- 前記遅延回路の前記遅延時間(dT)及び前記ライト動作のライト期間(WP)は、WP/2≦dT≦WPを満たす請求項1又は2に記載の半導体メモリ装置。
- 複数のメモリセルに対してセンス動作又はライト動作がなされる半導体メモリ
装置であって、
前記センス動作又は前記ライト動作を指定する動作指定コマンドと、自己の測定順番を指定する順番指定コマンドとを受け、前記動作指定コマンドと遅延時間を表すタイミング信号を出力する第1の受信部と、
前記センス動作又は前記ライト動作の実行を指示するアクティブコマンドを受ける第2の受信部と、
互いに遅延時間の異なる第1及び第2の遅延部を有し、前記第1の受信部から供給される前記動作指定コマンドに応じて前記第1又は第2の遅延部を選択し、前記第2の受信部から前記アクティブコマンドの供給を受け、選択された遅延部により、前記第1の受信部から供給される前記タイミング信号に応じた遅延時間だけ前記アクティブコマンドを遅延させる遅延回路と、からなる調整回路を有することを特徴とする半導体メモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018080412A JP7332239B2 (ja) | 2018-04-19 | 2018-04-19 | 半導体メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018080412A JP7332239B2 (ja) | 2018-04-19 | 2018-04-19 | 半導体メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019192314A JP2019192314A (ja) | 2019-10-31 |
JP7332239B2 true JP7332239B2 (ja) | 2023-08-23 |
Family
ID=68390565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018080412A Active JP7332239B2 (ja) | 2018-04-19 | 2018-04-19 | 半導体メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7332239B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000200484A (ja) | 1998-12-24 | 2000-07-18 | Hyundai Electronics Ind Co Ltd | 内部命令信号発生装置及びその方法 |
JP2008234818A (ja) | 2007-03-22 | 2008-10-02 | Hynix Semiconductor Inc | 半導体メモリ装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60133593A (ja) * | 1983-12-21 | 1985-07-16 | Toshiba Corp | ダイナミツク読出し書込み記憶装置モジユ−ルシステム |
JP4777807B2 (ja) * | 2006-03-29 | 2011-09-21 | エルピーダメモリ株式会社 | 積層メモリ |
JP2012022740A (ja) * | 2010-07-13 | 2012-02-02 | Toshiba Corp | マルチチップパッケージおよびメモリチップ |
-
2018
- 2018-04-19 JP JP2018080412A patent/JP7332239B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000200484A (ja) | 1998-12-24 | 2000-07-18 | Hyundai Electronics Ind Co Ltd | 内部命令信号発生装置及びその方法 |
JP2008234818A (ja) | 2007-03-22 | 2008-10-02 | Hynix Semiconductor Inc | 半導体メモリ装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2019192314A (ja) | 2019-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6489819B1 (en) | Clock synchronous semiconductor memory device allowing testing by low speed tester | |
USRE42202E1 (en) | Circuit for controlling an enabling time of an internal control signal according to an operating frequency of a memory device and the method thereof | |
US7702967B2 (en) | Method for monitoring an internal control signal of a memory device and apparatus therefor | |
JP5665263B2 (ja) | 半導体記憶装置、及び該半導体記憶装置のテスト方法 | |
US8284614B2 (en) | Refresh control circuit and method for semiconductor memory device | |
JP2007108016A (ja) | 試験方法および試験装置 | |
US8885431B2 (en) | Semiconductor device changing an active time-out time interval | |
US6226764B1 (en) | Integrated circuit memory devices including internal stress voltage generating circuits and methods for built-in self test (BIST) | |
JPH06194424A (ja) | 半導体装置 | |
US5869983A (en) | Method and apparatus for controlling compensated buffers | |
KR100486310B1 (ko) | 메모리 시험장치 및 메모리 시험방법 | |
JP2007066298A (ja) | デバイス温度に基づくクロックト待機モードの無効化 | |
JP4345399B2 (ja) | 半導体記憶装置 | |
US7742350B2 (en) | Semiconductor device | |
US7440346B2 (en) | Semiconductor device | |
US20100182857A1 (en) | Tester for semiconductor device and semiconductor device | |
KR102538991B1 (ko) | 반도체 테스트 장치 및 반도체 테스트 방법 | |
US10360992B2 (en) | Test devices and test systems | |
CN114822673A (zh) | 芯片测试方法及其装置、计算机设备及其可读存储介质 | |
JP7332239B2 (ja) | 半導体メモリ装置 | |
US8174915B2 (en) | Semiconductor memory device and method of testing the same | |
US7952381B2 (en) | Semiconductor device | |
KR100914329B1 (ko) | 반도체 메모리 장치 및 그 테스트 방법 | |
JP2020532164A (ja) | 信号タイミングの調整 | |
KR20020018128A (ko) | 반도체 집적 회로 및 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220204 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220905 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220905 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20220916 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220920 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20221104 |
|
C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20221108 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20221213 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20230110 |
|
C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20230307 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230427 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20230731 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7332239 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |