JP7315319B2 - Ad変換装置 - Google Patents
Ad変換装置 Download PDFInfo
- Publication number
- JP7315319B2 JP7315319B2 JP2018228802A JP2018228802A JP7315319B2 JP 7315319 B2 JP7315319 B2 JP 7315319B2 JP 2018228802 A JP2018228802 A JP 2018228802A JP 2018228802 A JP2018228802 A JP 2018228802A JP 7315319 B2 JP7315319 B2 JP 7315319B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- analog
- digital signal
- reference voltage
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1004—Calibration or testing without interrupting normal operation, e.g. by providing an additional component for temporarily replacing components to be tested or calibrated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Measurement Of Current Or Voltage (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明の第1実施形態を説明する。図1は、本発明の第1実施形態に係るAD変換装置1の全体構成図である。AD変換装置1は、入力端子TM[1]~TM[n]並びに通信用端子TMCOMを含む複数の端子に加えて、アナログ処理部10、デジタル処理部40及び制御部50を備え、更に、選択部及びAD変換部から成るAD変換ブロックを複数備える。nは2以上の任意の整数である。
図6は実測定状態における各部の電圧の様子を表している。実測定状態では、まず、測定対象電圧VIN[1]~VIN[n]が夫々電圧VSEL[1]~VSEL[n]として選択されるようスイッチ回路11[1]~11[n]が制御される。その上で、実測定状態は実測定状態ST[1]~ST[n]に細分化される。実測定状態ST[1]~ST[n]は、夫々、第1~第nチャネルについての実測定状態に相当する。実測定状態ST[i]は測定対象電圧VIN[i]をAD変換するための状態である。このため、実測定状態ST[i]では、アナログ電圧信号VA[1]~VA[n]の内、アナログ電圧信号VA[i]が信号VSEL_M及びVSEL_Sとして選択されるよう選択部20M及び20Sが制御される。
図7は校正用状態における各部の電圧の様子を表している。校正用状態は(n×m)種類の校正用状態に細分化され、(n×m)種類の校正用状態の1つを符号“ST[i,j]”にて表す。符号“ST[i,j]”において、変数iは1以上且つn以下の整数をとり、変数jは1以上且つm以下の整数をとる。校正用状態ST[i,j]では、基準電圧VREF[j]が電圧VSEL[1]~VSEL[n]として選択されるようスイッチ回路11[1]~11[n]が制御される。故に例えば、校正用状態ST[i,1]では基準電圧VREF[1]が電圧VSEL[1]~VSEL[n]として選択されるよう、校正用状態ST[i,2]では基準電圧VREF[2]が電圧VSEL[1]~VSEL[n]として選択されるよう、スイッチ回路11[1]~11[n]が制御される。
同様に例えば、第2チャネルに注目した場合、第2チャネルについての校正用状態の1つである校正用状態ST[2,1]では、スイッチ回路11[2]により基準電圧VREF[1]が選択され且つ基準電圧VREF[1]に応じたアナログ電圧信号VA[2]が信号VSEL_M及びVSEL_Sとして選択されるよう、スイッチ回路11[2]並びに選択部20M及び20Sが制御される。第2チャネルについての校正用状態の他の1つである校正用状態ST[2,2]では、スイッチ回路11[2]により基準電圧VREF[2]が選択され且つ基準電圧VREF[2]に応じたアナログ電圧信号VA[2]が信号VSEL_M及びVSEL_Sとして選択されるよう、スイッチ回路11[2]並びに選択部20M及び20Sが制御される。
他のチャネルについても同様であり、基準電圧VREF[1]及びVREF[2]以外の基準電圧が選択される場合も同様である。
校正用状態ST[1,1]での校正用AD変換動作によりスイッチ回路11[1]からの基準電圧VREF[1]に応じたアナログ電圧信号VA[1]がAD変換されて、スイッチ回路11[1]からの基準電圧VREF[1]に応じたデジタル信号VDO_M、VDF_M、VDO_S及びVDF_Sが得られる。
校正用状態ST[1,2]での校正用AD変換動作によりスイッチ回路11[1]からの基準電圧VREF[2]に応じたアナログ電圧信号VA[1]がAD変換されて、スイッチ回路11[1]からの基準電圧VREF[2]に応じたデジタル信号VDO_M、VDF_M、VDO_S及びVDF_Sが得られる。
校正用状態ST[2,1]での校正用AD変換動作によりスイッチ回路11[2]からの基準電圧VREF[1]に応じたアナログ電圧信号VA[2]がAD変換されて、スイッチ回路11[2]からの基準電圧VREF[1]に応じたデジタル信号VDO_M、VDF_M、VDO_S及びVDF_Sが得られる。
校正用状態ST[2,2]での校正用AD変換動作によりスイッチ回路11[2]からの基準電圧VREF[2]に応じたアナログ電圧信号VA[2]がAD変換されて、スイッチ回路11[2]からの基準電圧VREF[2]に応じたデジタル信号VDO_M、VDF_M、VDO_S及びVDF_Sが得られる。
他の校正用状態での校正用AD変換動作も同様である。
メインフィルタ用パラメータ及びサブフィルタ用パラメータは、校正用AD変換動作にて得られるデジタル信号に基づき設定される。説明の具体化のため、第1チャネルに注目し、選択部20M及び20Sにてアナログ電圧信号VA[1]が選択されることを想定して、上記の設定方法を説明する。
第1及び第2評価用信号は、スイッチ回路11[i]にて基準電圧VREF[1]が選択され且つ選択部20M及び20Sにて基準電圧VREF[1]に応じたアナログ電圧信号VA[i]が選択されているときに変換部30M及び30Sから得られる原デジタル信号VDO_M及びVDO_Sである。
第3及び第4評価用信号は、スイッチ回路11[i]にて基準電圧VREF[2]が選択され且つ選択部20M及び20Sにて基準電圧VREF[2]に応じたアナログ電圧信号VA[i]が選択されているときに変換部30M及び30Sから得られる原デジタル信号VDO_M及びVDO_Sである。
メインフィルタブロック41Mはチャネルごとにメインフィルタ用パラメータを設定しても良く、サブフィルタブロック41Sはチャネルごとにサブフィルタ用パラメータを設定しても良い。このような設定方法を個別設定方法MTD1と称する。個別設定方法MTD1では、デジタル処理部40によりチャネルごとに上記第1~第4評価用信号が取得され、メインフィルタブロック41Mはチャネルごとに第1及び第3評価用信号に基づいてメインフィルタ用パラメータを設定し、且つ、サブフィルタブロック41Sはチャネルごとに第2及び第4評価用信号に基づいてサブフィルタ用パラメータを設定する。そして、この場合には、チャネルごとに設定されたメインフィルタ用パラメータを用いてチャネルごとに原デジタル信号VDO_Mから補正デジタル信号VDF_Mが生成され、チャネルごとに設定されたサブフィルタ用パラメータを用いてチャネルごとに原デジタル信号VDO_Sから補正デジタル信号VDF_Sが生成されることになる。これにより、電圧調整回路12[1]~12[n]で混入し得るゲイン誤差及びオフセット誤差をも補正することが可能である。
電圧調整回路12[1]~12[n]でゲイン誤差及びオフセット誤差が混入するおそれが無い場合などにあっては、メインフィルタブロック41Mは第1~第nチャネルに対して共通のメインフィルタ用パラメータを設定しても良く、サブフィルタブロック41Sは第1~第nチャネルに対して共通のサブフィルタ用パラメータを設定しても良い。このような設定方法を共通設定方法MTD2と称する。共通設定方法MTD2では、何れか1つのチャネルである代表チャネルに対してデジタル処理部40により上記第1~第4評価用信号が取得され、メインフィルタブロック41Mは第1及び第3評価用信号に基づいて単一のメインフィルタ用パラメータを設定し、且つ、サブフィルタブロック41Sは第2及び第4評価用信号に基づいて単一のサブフィルタ用パラメータを設定する。これらの設定後において、原デジタル信号VDO_Mから補正デジタル信号VDF_Mが生成されるときには全チャネルに対して共通のメインフィルタ用パラメータが用いられ、原デジタル信号VDO_Sから補正デジタル信号VDF_Sが生成されるときには全チャネルに対して共通のサブフィルタ用パラメータが用いられる。
本発明の第2実施形態を説明する。第2実施形態並びに後述の第3及び第4実施形態は第1実施形態を基礎とする実施形態であり、第2~第4実施形態において特に述べない事項に関しては、矛盾の無い限り、第1実施形態の記載が第2~第4実施形態にも適用される。第2実施形態の記載を解釈するにあたり、第1及び第2実施形態間で矛盾する事項については第2実施形態の記載が優先されて良い(後述の第3及び第4実施形態についても同様)。矛盾の無い限り、第1~第4実施形態の内、任意の複数の実施形態を組み合わせても良い。
校正用状態ST[1,1]での校正用AD変換動作(即ち、基準電圧VREF[1]に応じたアナログ電圧信号VA[1]に対するAD変換動作)、
校正用状態ST[4,1]での校正用AD変換動作(即ち、基準電圧VREF[1]に応じたアナログ電圧信号VA[4]に対するAD変換動作)、
校正用状態ST[2,1]での校正用AD変換動作(即ち、基準電圧VREF[1]に応じたアナログ電圧信号VA[2]に対するAD変換動作)、
校正用状態ST[5,1]での校正用AD変換動作(即ち、基準電圧VREF[1]に応じたアナログ電圧信号VA[5]に対するAD変換動作)、
校正用状態ST[3,1]での校正用AD変換動作(即ち、基準電圧VREF[1]に応じたアナログ電圧信号VA[3]に対するAD変換動作)、
校正用状態ST[6,1]での校正用AD変換動作(即ち、基準電圧VREF[1]に応じたアナログ電圧信号VA[6]に対するAD変換動作)である。
校正用状態ST[3,2]での校正用AD変換動作(即ち、基準電圧VREF[2]に応じたアナログ電圧信号VA[3]に対するAD変換動作)、
校正用状態ST[6,2]での校正用AD変換動作(即ち、基準電圧VREF[2]に応じたアナログ電圧信号VA[6]に対するAD変換動作)、
校正用状態ST[1,2]での校正用AD変換動作(即ち、基準電圧VREF[2]に応じたアナログ電圧信号VA[1]に対するAD変換動作)、
校正用状態ST[4,2]での校正用AD変換動作(即ち、基準電圧VREF[2]に応じたアナログ電圧信号VA[4]に対するAD変換動作)、
校正用状態ST[2,2]での校正用AD変換動作(即ち、基準電圧VREF[2]に応じたアナログ電圧信号VA[2]に対するAD変換動作)、
校正用状態ST[5,2]での校正用AD変換動作(即ち、基準電圧VREF[2]に応じたアナログ電圧信号VA[5]に対するAD変換動作)である。
実測定状態ST[2]での実測定AD変換動作(即ち、測定対象電圧VIN[2]に応じたアナログ電圧信号VA[2]に対するAD変換動作)、
実測定状態ST[5]での実測定AD変換動作(即ち、測定対象電圧VIN[5]に応じたアナログ電圧信号VA[5]に対するAD変換動作)、
実測定状態ST[3]での実測定AD変換動作(即ち、測定対象電圧VIN[3]に応じたアナログ電圧信号VA[3]に対するAD変換動作)、
実測定状態ST[6]での実測定AD変換動作(即ち、測定対象電圧VIN[6]に応じたアナログ電圧信号VA[6]に対するAD変換動作)、
実測定状態ST[1]での実測定AD変換動作(即ち、測定対象電圧VIN[1]に応じたアナログ電圧信号VA[1]に対するAD変換動作)、
実測定状態ST[4]での実測定AD変換動作(即ち、測定対象電圧VIN[4]に応じたアナログ電圧信号VA[4]に対するAD変換動作)である。
実施例EX2_1を説明する。単位測定動作において、AD変換動作が行われる度に、そのAD変換動作にて得られる補正デジタル信号VDF_M及びVDF_Sはメモリ45にデータとして記憶される。この際、原デジタル信号VDO_M及びVDO_Sもメモリ45にデータとして記憶されるようにしても良い。メモリ45に一定量以上のデータが記憶された後には、時系列上で古い方のデータに対して新たな取得されたデータを上書き記憶して良い。フィルタブロック41M及び41Sは、メモリ45の記憶内容に基づいてメインフィルタ用パラメータ及びサブフィルタ用パラメータを設定して良い。
実施例EX2_2を説明する。制御部50は、AD変換装置1が起動した後、単位測定動作が開始されるに先立って初期校正動作を行っても良い。初期校正動作は、図12の単位測定動作から実測定AD変換動作を除外したものであり、フィルタブロック41M及び41Sは、初期校正動作にてメインフィルタ用パラメータの初期値及びサブフィルタ用パラメータの初期値を設定する。但し、初期校正動作は図12の単位測定動作と同じものであって良い。但し、初期校正動作中の実測定AD変換動作で得られるAD変換結果はMPU2に提供されない。
実施例EX2_3を説明する。エラー判定部44は、校正用AD変換動作で得られた信号VDF_M及びVDF_Sが入力されたときにおいて、信号VDF_M及びVDF_S間の差の大きさ|VDIF|が所定の閾値VTHより大きいとき、信号VDF_M及びVDF_Sの値に基づいて、メインAD変換ブロックとサブAD変換ブロックの何れに異常があるのかをも判定し、その判定結果を含むエラー判定信号SEを出力するようにしても良い。
実施例EX2_4を説明する。各電圧調整回路(12[1]~12[6])において測定レンジの選択機能は無くても構わない。
実施例EX2_5を説明する。上述したように、ADコンバータ31M及び31Sで用いられる基準電圧VREFAD(図5参照)は、基準電圧供給回路14にて生成される基準電圧とは異なる電圧であって、基準電圧供給回路14とは別に設けられた基準電圧生成回路(不図示)により生成される。これにより、その基準電圧生成回路と基準電圧供給回路14との内、何れか一方に異常(故障)が生じた際に、それを検出することが可能となる。これを、第2実施形態で具体的に示した回路及び動作との関係において説明する。尚、図示されない上記基準電圧生成回路を、説明の便宜上、基準電圧生成回路GADと称する。
本発明の第3実施形態を説明する。AD変換装置1は任意のシステムに組み込まれ、任意の種類の電圧を測定対象電圧として受けることができるが、以下に、自動車等の車両に搭載される負荷駆動システムAAへの適用例を説明する。図15は負荷駆動システムAAの全体構成図である。
本発明の第4実施形態を説明する。第4実施形態では、上述の第1~第3実施形態に対して適用可能な応用技術、変形技術などを説明する。
2 MPU
10 アナログ処理部
11[1]~11[n] スイッチ回路
12[1]~12[n] 電圧調整回路
13[1]~13[n] アナログ配線
20M/20S メイン/サブ選択部
30M/30S メイン/サブAD変換部
40 デジタル処理部
41M/41S メイン/サブフィルタブロック
42M/42S メイン/サブフィルタ
43 機能回路
44 エラー判定部
50 制御部
VIN[1]~VIN[n] 測定対象電圧
VA[1]~VA[n] アナログ電圧信号
VREF[1]~VREF[m] 基準電圧
VDO_M、VDO_S 原デジタル信号
VDF_M、VDF_S 補正デジタル信号
Claims (17)
- 複数のチャネル分の測定対象電圧をアナログ-デジタル変換するAD変換装置において、
前記複数の基準電圧を生成する基準電圧生成回路を有し、チャネルごとに前記測定対象電圧及び前記複数の基準電圧の中から何れかを選択して、選択電圧に応じたアナログ電圧信号を出力するアナログ処理部と、
前記基準電圧生成回路とは別に設けられた回路であって、参照電圧を生成する参照電圧生成回路と、
前記アナログ処理部から出力される前記複数のチャネルについての複数のアナログ電圧信号の何れかを選択する第1選択部と、
前記第1選択部により選択されたアナログ電圧信号を、前記参照電圧を用いてアナログ-デジタル変換することで第1原デジタル信号を生成する第1AD変換部と、
前記複数のアナログ電圧信号の何れかを選択する第2選択部と、
前記第2選択部により選択されたアナログ電圧信号を、前記参照電圧を用いてアナログ-デジタル変換することで第2原デジタル信号を生成する第2AD変換部と、
前記第1原デジタル信号及び前記第2原デジタル信号を受けるデジタル処理部と、
前記アナログ処理部、前記第1選択部及び前記第2選択部における選択内容を制御する制御部と、を備え、
前記複数の基準電圧は互いに異なる第1基準電圧及び第2基準電圧を含み、
前記デジタル処理部は、
前記第1原デジタル信号から第1パラメータに基づいて第1補正デジタル信号を生成する第1フィルタを有し、前記アナログ処理部にて前記第1基準電圧が選択されているときに得られる前記第1原デジタル信号、及び、前記アナログ処理部にて前記第2基準電圧が選択されているときに得られる前記第1原デジタル信号に基づいて前記第1パラメータを設定する第1フィルタブロックと、
前記第2原デジタル信号から第2パラメータに基づいて第2補正デジタル信号を生成する第2フィルタを有し、前記アナログ処理部にて前記第1基準電圧が選択されているときに得られる前記第2原デジタル信号、及び、前記アナログ処理部にて前記第2基準電圧が選択されているときに得られる前記第2原デジタル信号に基づいて前記第2パラメータを設定する第2フィルタブロックと、
前記第1補正デジタル信号及び前記第2補正デジタル信号に基づいて所定のエラー判定信号を出力するエラー判定部と、を備え、
前記複数のチャネルは第1~第nチャネルから成り(nは2以上の整数)、
前記複数のチャネル分の測定対象電圧は第1~第n測定対象電圧から成り、
前記アナログ処理部は、第1~第nスイッチ回路及び第1~第nアナログ配線を備え、
前記第1選択部及び前記第2選択部の夫々は前記第1~第nアナログ配線に接続されて、前記複数のアナログ電圧信号として第1~第nアナログ電圧信号が前記第1選択部及び前記第2選択部の夫々に入力され、
第iチャネルにおいて、第iスイッチ回路により第i測定対象電圧及び前記複数の基準電圧の何れかが選択されて、選択電圧に応じた第iアナログ電圧信号が第iアナログ配線に加わり(iは1以上n以下の整数)、
前記アナログ処理部は、前記第1~第nチャネルに対応する第1~第n電圧調整回路を備え、
前記第iチャネルにおいて、前記第iスイッチ回路により前記第i測定対象電圧及び前記複数の基準電圧の何れかが選択され、前記第iスイッチ回路による選択電圧が第i電圧調整回路にて調整されることで前記第iアナログ電圧信号が得られ、
前記第i電圧調整回路での調整は、前記第iスイッチ回路による選択電圧の分圧又は増幅を含む
、AD変換装置。 - 複数のチャネル分の測定対象電圧をアナログ-デジタル変換するAD変換装置において、
前記複数の基準電圧を生成する基準電圧生成回路を有し、チャネルごとに前記測定対象電圧及び前記複数の基準電圧の中から何れかを選択して、選択電圧に応じたアナログ電圧信号を出力するアナログ処理部と、
前記基準電圧生成回路とは別に設けられた回路であって、参照電圧を生成する参照電圧生成回路と、
前記アナログ処理部から出力される前記複数のチャネルについての複数のアナログ電圧信号の何れかを選択する第1選択部と、
前記第1選択部により選択されたアナログ電圧信号を、前記参照電圧を用いてアナログ-デジタル変換することで第1原デジタル信号を生成する第1AD変換部と、
前記複数のアナログ電圧信号の何れかを選択する第2選択部と、
前記第2選択部により選択されたアナログ電圧信号を、前記参照電圧を用いてアナログ-デジタル変換することで第2原デジタル信号を生成する第2AD変換部と、
前記第1原デジタル信号及び前記第2原デジタル信号を受けるデジタル処理部と、
前記アナログ処理部、前記第1選択部及び前記第2選択部における選択内容を制御する制御部と、を備え、
前記複数の基準電圧は互いに異なる第1基準電圧及び第2基準電圧を含み、
前記デジタル処理部は、
前記第1原デジタル信号から第1パラメータに基づいて第1補正デジタル信号を生成する第1フィルタを有し、前記アナログ処理部にて前記第1基準電圧が選択されているときに得られる前記第1原デジタル信号、及び、前記アナログ処理部にて前記第2基準電圧が選択されているときに得られる前記第1原デジタル信号に基づいて前記第1パラメータを設定する第1フィルタブロックと、
前記第2原デジタル信号から第2パラメータに基づいて第2補正デジタル信号を生成する第2フィルタを有し、前記アナログ処理部にて前記第1基準電圧が選択されているときに得られる前記第2原デジタル信号、及び、前記アナログ処理部にて前記第2基準電圧が選択されているときに得られる前記第2原デジタル信号に基づいて前記第2パラメータを設定する第2フィルタブロックと、
前記第1補正デジタル信号及び前記第2補正デジタル信号に基づいて所定のエラー判定信号を出力するエラー判定部と、を備え、
前記複数のチャネルは第1~第nチャネルから成り(nは2以上の整数)、
前記複数のチャネル分の測定対象電圧は第1~第n測定対象電圧から成り、
前記アナログ処理部は、第1~第nスイッチ回路及び第1~第nアナログ配線を備え、
前記第1選択部及び前記第2選択部の夫々は前記第1~第nアナログ配線に接続されて、前記複数のアナログ電圧信号として第1~第nアナログ電圧信号が前記第1選択部及び前記第2選択部の夫々に入力され、
第iチャネルにおいて、第iスイッチ回路により第i測定対象電圧及び前記複数の基準電圧の何れかが選択されて、選択電圧に応じた第iアナログ電圧信号が第iアナログ配線に加わり(iは1以上n以下の整数)、
前記エラー判定回路は、前記第1基準電圧に応じた前記第iアナログ電圧信号が前記第1選択部及び前記第2選択部にて選択される状態において前記第1フィルタ及び前記第2フィルタにて得られる前記第1補正デジタル信号及び前記第2補正デジタル信号に基づき、前記基準電圧生成回路及び前記参照電圧生成回路の何れかの異常を検出する
、AD変換装置。 - 前記制御部により、当該AD変換装置の状態は、チャネルごとに、実測定状態、第1校正用状態及び第2校正用状態の何れかとなることが可能であり、
前記第iチャネルについての前記実測定状態では、前記第iスイッチ回路により前記第i測定対象電圧が選択され且つ前記第i測定対象電圧に応じた前記第iアナログ電圧信号が前記第1選択部及び前記第2選択部にて選択されるよう、前記第iスイッチ回路、前記第1選択部及び前記第2選択部が制御され、
前記第iチャネルについての前記第1校正用状態では、前記第iスイッチ回路により前記第1基準電圧が選択され且つ前記第1基準電圧に応じた前記第iアナログ電圧信号が前記第1選択部及び前記第2選択部にて選択されるよう、前記第iスイッチ回路、前記第1選択部及び前記第2選択部が制御され、
前記第iチャネルについての前記第2校正用状態では、前記第iスイッチ回路により前記第2基準電圧が選択され且つ前記第2基準電圧に応じた前記第iアナログ電圧信号が前記第1選択部及び前記第2選択部にて選択されるよう、前記第iスイッチ回路、前記第1選択部及び前記第2選択部が制御され、
前記実測定状態にて前記第1AD変換部及び前記第2AD変換部でのアナログ-デジタル変換を行う実測定AD変換動作、前記第1校正用状態にて前記第1AD変換部及び前記第2AD変換部でのアナログ-デジタル変換を行う第1校正用AD変換動作、及び、前記第2校正用状態にて前記第1AD変換部及び前記第2AD変換部でのアナログ-デジタル変換を行う第2校正用AD変換動作が、前記制御部の制御の下でチャネルごとに実行される
、請求項1又は2に記載のAD変換装置。 - 前記第1~第nチャネルについての前記実測定AD変換動作、前記第1校正用AD変換動作及び前記第2校正用AD変換動作を実行する区間に対し、前記制御部は、何れかのチャネルについての前記第1校正用AD変換動作と、他のチャネルについての前記第2校正用AD変換動作と、が隣接して実行される区間を含める
、請求項3に記載のAD変換装置。 - 前記第1~第nチャネルについての前記実測定AD変換動作、前記第1校正用AD変換動作及び前記第2校正用AD変換動作を実行する区間に対し、前記制御部は、何れかのチャネルについての前記第1校正用AD変換動作と、他のチャネルについての前記第2校正用AD変換動作と、更に他のチャネルの前記実測定AD変換動作と、が隣接して実行される区間を含める
、請求項3に記載のAD変換装置。 - 前記第1フィルタブロックはチャネルごとに前記第1パラメータを設定し、
前記第2フィルタブロックはチャネルごとに前記第2パラメータを設定し、
前記第1フィルタブロックは、前記第iスイッチ回路にて前記第1基準電圧が選択され且つ前記第1選択部にて前記第iアナログ電圧信号が選択されているときに前記第1AD変換部から得られる前記第1原デジタル信号、及び、前記第iスイッチ回路にて前記第2基準電圧が選択され且つ前記第1選択部にて前記第iアナログ電圧信号が選択されているときに前記第1AD変換部から得られる前記第1原デジタル信号に基づいて、第iチャネルに対する前記第1パラメータを設定し、
前記第2フィルタブロックは、前記第iスイッチ回路にて前記第1基準電圧が選択され且つ前記第2選択部にて前記第iアナログ電圧信号が選択されているときに前記第2AD変換部から得られる前記第2原デジタル信号、及び、前記第iスイッチ回路にて前記第2基準電圧が選択され且つ前記第2選択部にて前記第iアナログ電圧信号が選択されているときに前記第2AD変換部から得られる前記第2原デジタル信号に基づいて、第iチャネルに対する前記第2パラメータを設定する
、請求項1~5の何れかに記載のAD変換装置。 - 前記第1フィルタブロックは前記第1~第nチャネルに対して共通の前記第1パラメータを設定し、
前記第2フィルタブロックは前記第1~第nチャネルに対して共通の前記第2パラメータを設定し、
前記第1フィルタブロックは、前記第1スイッチ回路にて前記第1基準電圧が選択され且つ前記第1選択部にて前記第1アナログ電圧信号が選択されているときに前記第1AD変換部から得られる前記第1原デジタル信号、及び、前記第1スイッチ回路にて前記第2基準電圧が選択され且つ前記第1選択部にて前記第1アナログ電圧信号が選択されているときに前記第1AD変換部から得られる前記第1原デジタル信号に基づいて、前記第1~第nチャネルに対する前記第1パラメータを設定し、
前記第2フィルタブロックは、前記第1スイッチ回路にて前記第1基準電圧が選択され且つ前記第2選択部にて前記第1アナログ電圧信号が選択されているときに前記第2AD変換部から得られる前記第2原デジタル信号、及び、前記第1スイッチ回路にて前記第2基準電圧が選択され且つ前記第2選択部にて前記第iアナログ電圧信号が選択されているときに前記第2AD変換部から得られる前記第2原デジタル信号に基づいて、前記第1~第nチャネルに対する前記第2パラメータを設定する
、請求項1~5の何れかに記載のAD変換装置。 - 前記エラー判定部は、前記第1補正デジタル信号及び前記第2補正デジタル信号間の差の大きさと、所定の閾値との比較結果に基づいて、前記エラー判定信号を出力する
、請求項1~7の何れかに記載のAD変換装置。 - 前記第1選択部は 前記複数のアナログ電圧信号の何れかを出力する第1マルチプレクサと、前記第1マルチプレクサの出力信号のインピーダンス変換を行う第1増幅回路と、前記第1増幅回路によるインピーダンス変換後の前記第1マルチプレクサの出力信号の高域成分を低減する第1ローパスフィルタと、を有し、前記第1増幅回路によるインピーダンス変換後且つ前記第1ローパスフィルタによる高域成分低減後の前記第1マルチプレクサの出力信号を、第1選択アナログ電圧信号として出力し、
前記第1AD変換部は、前記第1選択アナログ電圧信号を前記アナログ-デジタル変換することで前記第1原デジタル信号を生成し、
前記第2選択部は 前記複数のアナログ電圧信号の何れかを出力する第2マルチプレクサと、前記第2マルチプレクサの出力信号のインピーダンス変換を行う第2増幅回路と、前記第2増幅回路によるインピーダンス変換後の前記第2マルチプレクサの出力信号の高域成分を低減する第2ローパスフィルタと、を有し、前記第2増幅回路によるインピーダンス変換後且つ前記第2ローパスフィルタによる高域成分低減後の前記第2マルチプレクサの出力信号を、第2選択アナログ電圧信号として出力し、
前記第2AD変換部は、前記第2選択アナログ電圧信号を前記アナログ-デジタル変換することで前記第2原デジタル信号を生成する
、請求項1~8の何れかに記載のAD変換装置。 - 前記第1~第n電圧調整回路の夫々は、複数の分圧抵抗を有する分圧回路を1以上備え、
前記第i電圧調整回路は、前記第i電圧調整回路に設けられた1以上の分圧回路の何れかを用いて、前記第iスイッチ回路による選択電圧の分圧を行う
、請求項1に記載のAD変換装置。 - 前記アナログ処理部は、前記第1~第nチャネルに対応する第1~第n電圧調整回路を備え、
前記第iチャネルにおいて、前記第iスイッチ回路により前記第i測定対象電圧及び前記複数の基準電圧の何れかが選択され、前記第iスイッチ回路による選択電圧が第i電圧調整回路にて調整されることで前記第iアナログ電圧信号が得られ、
前記第i電圧調整回路での調整は、前記第iスイッチ回路による選択電圧の分圧又は増幅を含む
、請求項2に記載のAD変換装置。 - 前記第1~第n電圧調整回路の夫々は、複数の分圧抵抗を有する分圧回路を1以上備え、
前記第i電圧調整回路は、前記第i電圧調整回路に設けられた1以上の分圧回路の何れかを用いて、前記第iスイッチ回路による選択電圧の分圧を行う
、請求項11に記載のAD変換装置。 - 測定対象電圧をアナログ-デジタル変換するAD変換装置において、
前記複数の基準電圧を生成する基準電圧生成回路を有し、前記測定対象電圧及び前記複数の基準電圧の中から何れかを選択して、選択電圧に応じたアナログ電圧信号を出力するアナログ処理部と、
前記基準電圧生成回路とは別に設けられた回路であって、参照電圧を生成する参照電圧生成回路と、
前記アナログ電圧信号を、前記参照電圧を用いてアナログ-デジタル変換することで第1原デジタル信号を生成する第1AD変換部と、
前記アナログ電圧信号を、前記参照電圧を用いてアナログ-デジタル変換することで第2原デジタル信号を生成する第2AD変換部と、
前記第1原デジタル信号及び前記第2原デジタル信号を受けるデジタル処理部と、
前記アナログ処理部における選択内容を制御する制御部と、を備え、
前記複数の基準電圧は互いに異なる第1基準電圧及び第2基準電圧を含み、
前記デジタル処理部は、
前記第1原デジタル信号から第1パラメータに基づいて第1補正デジタル信号を生成する第1フィルタを有し、前記アナログ処理部にて前記第1基準電圧が選択されているときに得られる前記第1原デジタル信号、及び、前記アナログ処理部にて前記第2基準電圧が選択されているときに得られる前記第1原デジタル信号に基づいて前記第1パラメータを設定する第1フィルタブロックと、
前記第2原デジタル信号から第2パラメータに基づいて第2補正デジタル信号を生成する第2フィルタを有し、前記アナログ処理部にて前記第1基準電圧が選択されているときに得られる前記第2原デジタル信号、及び、前記アナログ処理部にて前記第2基準電圧が選択されているときに得られる前記第2原デジタル信号に基づいて前記第2パラメータを設定する第2フィルタブロックと、
前記第1補正デジタル信号及び前記第2補正デジタル信号に基づいて所定のエラー判定信号を出力するエラー判定部と、を備え、
前記アナログ処理部は、スイッチ回路及び電圧調整回路を備え、
前記スイッチ回路により前記測定対象電圧及び前記複数の基準電圧の何れかが選択され、前記スイッチ回路による選択電圧が前記電圧調整回路にて調整されることで前記アナログ電圧信号が得られ、
前記電圧調整回路での調整は、前記スイッチ回路による選択電圧の分圧又は増幅を含む
、AD変換装置。 - 前記エラー判定部は、前記第1補正デジタル信号及び前記第2補正デジタル信号間の差の大きさと、所定の閾値との比較結果に基づいて、前記エラー判定信号を出力する
、請求項13に記載のAD変換装置。 - 測定対象電圧をアナログ-デジタル変換するAD変換装置において、
前記複数の基準電圧を生成する基準電圧生成回路を有し、前記測定対象電圧及び前記複数の基準電圧の中から何れかを選択して、選択電圧に応じたアナログ電圧信号を出力するアナログ処理部と、
前記基準電圧生成回路とは別に設けられた回路であって、参照電圧を生成する参照電圧生成回路と、
前記アナログ電圧信号を、前記参照電圧を用いてアナログ-デジタル変換することで第1原デジタル信号を生成する第1AD変換部と、
前記アナログ電圧信号を、前記参照電圧を用いてアナログ-デジタル変換することで第2原デジタル信号を生成する第2AD変換部と、
前記第1原デジタル信号及び前記第2原デジタル信号を受けるデジタル処理部と、
前記アナログ処理部における選択内容を制御する制御部と、を備え、
前記複数の基準電圧は互いに異なる第1基準電圧及び第2基準電圧を含み、
前記デジタル処理部は、
前記第1原デジタル信号から第1パラメータに基づいて第1補正デジタル信号を生成する第1フィルタを有し、前記アナログ処理部にて前記第1基準電圧が選択されているときに得られる前記第1原デジタル信号、及び、前記アナログ処理部にて前記第2基準電圧が選択されているときに得られる前記第1原デジタル信号に基づいて前記第1パラメータを設定する第1フィルタブロックと、
前記第2原デジタル信号から第2パラメータに基づいて第2補正デジタル信号を生成する第2フィルタを有し、前記アナログ処理部にて前記第1基準電圧が選択されているときに得られる前記第2原デジタル信号、及び、前記アナログ処理部にて前記第2基準電圧が選択されているときに得られる前記第2原デジタル信号に基づいて前記第2パラメータを設定する第2フィルタブロックと、
前記第1補正デジタル信号及び前記第2補正デジタル信号に基づいて所定のエラー判定信号を出力するエラー判定部と、を備え、
前記エラー判定回路は、前記第1基準電圧に応じた前記アナログ電圧信号が前記第1選択部及び前記第2選択部にて選択される状態において前記第1フィルタ及び前記第2フィルタにて得られる前記第1補正デジタル信号及び前記第2補正デジタル信号に基づき、前記基準電圧生成回路及び前記参照電圧生成回路の何れかの異常を検出する
、AD変換装置。 - 前記電圧調整回路は、複数の分圧抵抗を有する分圧回路を1以上備え、
前記電圧調整回路は、前記電圧調整回路に設けられた1以上の分圧回路の何れかを用いて、前記スイッチ回路による選択電圧の分圧を行う
、請求項13に記載のAD変換装置。 - 前記エラー判定回路は、前記第1基準電圧に応じた前記アナログ電圧信号が前記第1選択部及び前記第2選択部にて選択される状態において前記第1フィルタ及び前記第2フィルタにて得られる前記第1補正デジタル信号及び前記第2補正デジタル信号に基づき、前記基準電圧生成回路及び前記参照電圧生成回路の何れかの異常を検出する
、請求項13、14及び16の何れかに記載のAD変換装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018228802A JP7315319B2 (ja) | 2018-12-06 | 2018-12-06 | Ad変換装置 |
US16/700,811 US10771079B2 (en) | 2018-12-06 | 2019-12-02 | Ad converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018228802A JP7315319B2 (ja) | 2018-12-06 | 2018-12-06 | Ad変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020092341A JP2020092341A (ja) | 2020-06-11 |
JP7315319B2 true JP7315319B2 (ja) | 2023-07-26 |
Family
ID=70972030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018228802A Active JP7315319B2 (ja) | 2018-12-06 | 2018-12-06 | Ad変換装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10771079B2 (ja) |
JP (1) | JP7315319B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11558065B2 (en) * | 2021-01-26 | 2023-01-17 | Nxp B.V. | Reconfigurable analog to digital converter (ADC) |
US20220278692A1 (en) * | 2021-03-01 | 2022-09-01 | Renesas Electronics Corporation | Ad converter and semiconductor device including the same |
CN113125940B (zh) * | 2021-04-16 | 2022-08-23 | 桥弘数控科技(上海)有限公司 | 一种电路板校正方法、装置及电子设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130154866A1 (en) | 2011-12-16 | 2013-06-20 | Lear Corporation | Method and System for Monitoring for Variation of Converter Voltage Reference |
US20160336951A1 (en) | 2015-05-13 | 2016-11-17 | Electronics And Telecommunications Research Institute | Analog-to-digital converting device and method of operating analog-to-digital converting device |
JP2017188783A (ja) | 2016-04-06 | 2017-10-12 | ローム株式会社 | A/dコンバータ回路および電子機器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5326652A (en) * | 1976-08-25 | 1978-03-11 | Tokyo Electric Power Co Inc:The | Analog-digital converter with automatic monitor |
JPS61163721A (ja) * | 1985-01-14 | 1986-07-24 | Fuji Electric Co Ltd | アナログ入力システム |
JPH0664678B2 (ja) * | 1985-03-01 | 1994-08-22 | 三菱電機株式会社 | アナログ入力装置 |
US4700174A (en) * | 1986-05-12 | 1987-10-13 | Westinghouse Electric Corp. | Analog signal processor |
JPH08149681A (ja) * | 1994-11-24 | 1996-06-07 | Fuji Electric Co Ltd | デジタル形保護リレーのa/d変換部監視装置 |
JP2009267471A (ja) | 2008-04-22 | 2009-11-12 | Epson Toyocom Corp | スキャンタイプad変換方法、スキャンタイプad変換システム |
US9654327B2 (en) * | 2015-05-27 | 2017-05-16 | Xilinx, Inc. | Channel adaptive ADC-based receiver |
US9748964B1 (en) * | 2016-11-29 | 2017-08-29 | Nxp Usa, Inc. | Multi-channel analog to digital converter |
US9998138B1 (en) * | 2017-09-21 | 2018-06-12 | Qualcomm Incorporated | Time-multiplexed successive approximation register (SAR) analog-to-digital converter (ADC) circuits for multi-channel receivers |
-
2018
- 2018-12-06 JP JP2018228802A patent/JP7315319B2/ja active Active
-
2019
- 2019-12-02 US US16/700,811 patent/US10771079B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130154866A1 (en) | 2011-12-16 | 2013-06-20 | Lear Corporation | Method and System for Monitoring for Variation of Converter Voltage Reference |
US20160336951A1 (en) | 2015-05-13 | 2016-11-17 | Electronics And Telecommunications Research Institute | Analog-to-digital converting device and method of operating analog-to-digital converting device |
JP2017188783A (ja) | 2016-04-06 | 2017-10-12 | ローム株式会社 | A/dコンバータ回路および電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US20200186159A1 (en) | 2020-06-11 |
US10771079B2 (en) | 2020-09-08 |
JP2020092341A (ja) | 2020-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7315319B2 (ja) | Ad変換装置 | |
JP3861874B2 (ja) | Ad変換器の故障検出装置 | |
US8860593B2 (en) | Data processing system | |
US20170127001A1 (en) | Ramp voltage generator, image sensing device including the same and method for driving the image sensing device | |
CN108432143B (zh) | 基于时间的延迟线模/数转换器 | |
JP2010141807A (ja) | アナログ入力信号を有する電子制御装置 | |
US7479908B2 (en) | Semiconductor device including A/D converter | |
US7728747B2 (en) | Comparator chain offset reduction | |
JP6291979B2 (ja) | 自己診断機能を有する入力回路 | |
US20170338831A1 (en) | A/d conversion circuit | |
JP2010263531A (ja) | A/d変換回路及びテスト方法 | |
JP2007285764A (ja) | 半導体装置及びその自己試験故障検出方法 | |
CN102684696B (zh) | A/d转换器的测试装置以及测试方法 | |
JP2013142570A (ja) | センサ出力補正回路及びセンサ出力補正装置、並びにセンサ出力補正方法 | |
JP2015128203A (ja) | 半導体装置 | |
JP2007006512A (ja) | Ad変換器の故障検出装置 | |
JP3674156B2 (ja) | ディジタルリレーのアナログ監視及び自動調整方式 | |
JP4751343B2 (ja) | A/d変換装置 | |
JP2017079427A (ja) | 電子制御装置 | |
JP4379445B2 (ja) | Ad変換器の故障検出装置 | |
JP6420960B2 (ja) | 電子制御装置 | |
JP2007074016A (ja) | A/d変換装置 | |
CN111837340A (zh) | Ad转换器的修正装置及ad转换装置 | |
CN110708066A (zh) | 比较器诊断系统和方法 | |
JP6724515B2 (ja) | Ad変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230307 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230713 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7315319 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |