JP2017188783A - A/dコンバータ回路および電子機器 - Google Patents
A/dコンバータ回路および電子機器 Download PDFInfo
- Publication number
- JP2017188783A JP2017188783A JP2016076346A JP2016076346A JP2017188783A JP 2017188783 A JP2017188783 A JP 2017188783A JP 2016076346 A JP2016076346 A JP 2016076346A JP 2016076346 A JP2016076346 A JP 2016076346A JP 2017188783 A JP2017188783 A JP 2017188783A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- converter
- reference voltage
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】A/DコンバータIC100は、アナログ信号S1をデジタル信号S2に変換する。基準バイアス回路110は、基準電圧VREFを生成する。基準バイアス回路110は、基準電圧VREFの温度依存性が複数から選択可能に構成される。A/Dコンバータ102は、基準電圧VREFを参照して、アナログ信号S1をデジタル信号S2に変換する。
【選択図】図2
Description
不揮発性メモリに制御信号をあらかじめ書き込んでおくことにより、A/Dコンバータ回路の起動毎にレジスタに制御信号を書き込み必要がなくなる。
信号処理システム10の設計者は、信号処理システム10の設計段階において、プロセッサ20に入力されるデジタル信号S3の温度ドリフトを小さくする温度依存性を、A/DコンバータIC100により提供される複数の選択肢の中から決定する。そして、決定した選択肢を指示する制御信号S5をプロセッサ20の外部あるいは内部のROMに格納しておく。
図7は、A/DコンバータIC300を備える電子機器400のブロック図である。電子機器400は、たとえば電池駆動型であり、スマートホン、タブレット端末、ノートPCなどが例示される。
実施の形態では、レジスタ120に制御信号S5を書き込むことにより、基準電圧VREFの温度依存性を選択したが、それに限定されない。制御信号S5を格納する不揮発性のメモリを設け、A/DコンバータIC100の出荷前に、制御信号S5の値をA/DコンバータIC100に格納しておいてもよい。これにより信号処理システム10の起動ごとに制御信号S5を書き込む必要がなくなるため、処理を簡素化できる。
図2では、プロセッサ20の補正処理部24が完全に無いものとしたが、簡略化された補正処理部を備えてもよい。たとえば、図4のバッファ回路114の処理に相当する演算程度であれば、演算量は少なくて済むため、この演算をプロセッサ20において行ってもよい。この場合、バッファ回路114の特性を固定してもよい。
Claims (15)
- アナログ信号をデジタル信号に変換するA/Dコンバータ回路であって、
基準電圧を生成する基準バイアス回路であって、前記基準電圧の温度依存性が複数から選択可能に構成された基準バイアス回路と、
前記基準電圧を参照して、前記アナログ信号を前記デジタル信号に変換するA/Dコンバータと、
を備えることを特徴とするA/Dコンバータ回路。 - 前記基準バイアス回路は、その出力電圧の温度依存性が複数から選択可能な基準電圧回路を含むことを特徴とする請求項1に記載のA/Dコンバータ回路。
- 前記基準電圧回路は、PTAT(Proportional to Absolute Temperature)電圧と、CTAT(Complementary to Absolute Temperature)電圧を加算して得られる電圧を生成するバンドギャップリファレンス回路を含み、前記PTAT電圧と前記CTAT電圧の少なくとも一方の係数が可変であることを特徴とする請求項2に記載のA/Dコンバータ回路。
- 前記基準バイアス回路は、前記基準電圧回路の出力電圧を受け、前記A/Dコンバータに前記基準電圧を供給するバッファ回路をさらに備え、
前記バッファ回路は、そのオフセットが複数から選択可能であることを特徴とする請求項2または3に記載のA/Dコンバータ回路。 - 前記基準電圧回路における前記温度依存性と、前記バッファ回路における前記オフセットは、共通の制御信号にもとづいて選択されることを特徴とする請求項4に記載のA/Dコンバータ回路。
- 前記基準電圧回路における前記温度依存性と、前記バッファ回路における前記オフセットは、個別に独立して設定可能であることを特徴とする請求項4に記載のA/Dコンバータ回路。
- 前記基準バイアス回路は、前記基準電圧回路の出力電圧を受け、前記A/Dコンバータに供給するバッファ回路をさらに備え、
前記バッファ回路は、そのゲインが複数から選択可能であることを特徴とする請求項2または3に記載のA/Dコンバータ回路。 - 前記基準電圧回路における前記温度依存性と、前記バッファ回路における前記ゲインは、共通の制御信号にもとづいて選択されることを特徴とする請求項7に記載のA/Dコンバータ回路。
- 前記基準電圧回路における前記温度依存性と、前記バッファ回路における前記ゲインは、個別に独立して設定可能であることを特徴とする請求項7に記載のA/Dコンバータ回路。
- 前記基準電圧の温度依存性を指示する制御信号を格納するレジスタと、
前記デジタル信号を処理する外部のプロセッサと接続され、前記デジタル信号を前記プロセッサに出力するとともに、前記制御信号を前記プロセッサから受信し、前記レジスタに書き込むインタフェース回路と、
をさらに備えることを特徴とする請求項1から9のいずれかに記載のA/Dコンバータ回路。 - 前記基準電圧の温度依存性を指示する制御信号を格納する不揮発性メモリを備えることを特徴とする請求項1から10のいずれかに記載のA/Dコンバータ回路。
- 前記A/Dコンバータは、ΔΣA/Dコンバータであることを特徴とする請求項1から11のいずれかに記載のA/Dコンバータ回路。
- それぞれにアナログ入力信号が入力可能な複数の入力端子と、
前記複数の入力端子のうち、ひとつを選択するマルチプレクサと、
前記マルチプレクサの出力信号を増幅するアンプと、
前記アンプの出力信号をフィルタリングするフィルタと、
をさらに備えることを特徴とする請求項1から12のいずれかに記載のA/Dコンバータ回路。 - ひとつの半導体基板に一体集積化されることを特徴とする請求項1から13のいずれかに記載のA/Dコンバータ回路。
- センサと、
前記センサからのアナログ信号を受け、デジタル信号に変換する請求項1から14のいずれかに記載のA/Dコンバータ回路と、
前記A/Dコンバータ回路が生成した前記デジタル信号を処理するプロセッサと、
を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016076346A JP6791648B2 (ja) | 2016-04-06 | 2016-04-06 | A/dコンバータ回路および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016076346A JP6791648B2 (ja) | 2016-04-06 | 2016-04-06 | A/dコンバータ回路および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017188783A true JP2017188783A (ja) | 2017-10-12 |
JP6791648B2 JP6791648B2 (ja) | 2020-11-25 |
Family
ID=60046629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016076346A Active JP6791648B2 (ja) | 2016-04-06 | 2016-04-06 | A/dコンバータ回路および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6791648B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020092341A (ja) * | 2018-12-06 | 2020-06-11 | ローム株式会社 | Ad変換装置 |
-
2016
- 2016-04-06 JP JP2016076346A patent/JP6791648B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020092341A (ja) * | 2018-12-06 | 2020-06-11 | ローム株式会社 | Ad変換装置 |
JP7315319B2 (ja) | 2018-12-06 | 2023-07-26 | ローム株式会社 | Ad変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6791648B2 (ja) | 2020-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9385673B2 (en) | Amplifier with offset compensation | |
JP5329474B2 (ja) | 温度とデジタルコード間の線形関係の提供 | |
US20110119015A1 (en) | Geomagnetic sensor control device | |
JP2008309626A (ja) | 感磁出力ic | |
US9128127B2 (en) | Sensor device | |
CN105486434B (zh) | 半导体器件以及包括该半导体器件的电阻测量系统和包括该半导体器件的测压仪表装置 | |
US20140355651A1 (en) | Calibrated temperature measurement system | |
JP2006284375A (ja) | 物理量検出方法及びセンサ装置 | |
JP5827759B2 (ja) | 増幅回路及び増幅回路icチップ | |
KR20160142240A (ko) | 온도 보상 회로 및 센서 장치 | |
JP2011081517A (ja) | バンドギャップリファレンス回路及びこれを備えるadコンバータ、並びに、バンドギャップリファレンス回路の調整方法 | |
JP2017188783A (ja) | A/dコンバータ回路および電子機器 | |
JP6313150B2 (ja) | 半導体装置、電池監視システムおよび電池監視方法 | |
JP2000214029A (ja) | 圧力センサ回路 | |
JP6291224B2 (ja) | 磁気センサ | |
JP2002107256A (ja) | 圧力センサ回路 | |
JP2016163332A (ja) | 比較回路およびセンサ装置 | |
JP2015215316A (ja) | ホール素子駆動回路 | |
JP2006090706A (ja) | 物理量センサ | |
KR100710772B1 (ko) | 센서 신호 처리 시스템 및 디텍터 | |
WO2020059246A1 (ja) | センサ処理回路及びセンサシステム | |
US20240097632A1 (en) | Integrated circuit and semiconductor device | |
JP2010085319A (ja) | センサ信号検出回路、レシオメトリック補正回路及びセンサ装置 | |
JP6386970B2 (ja) | センサの異常検出装置及びセンサ装置 | |
JP2019101043A (ja) | 物理的パラメーターを測定する電子デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201027 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6791648 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |