JP7285175B2 - 楽音処理装置、及び楽音処理方法 - Google Patents

Description

本発明は、楽音処理装置、及び楽音処理方法に関する。

従来、外部同期信号による同期演奏の機能を有し、楽音の音程制御機能を持つ電子楽器がある。例えば、外部から入力されるタイミングクロックの時間間隔を計測して外部のテンポを判定し、外部のテンポに応じて楽音の音程変化の速度を変える。これによって、生成する楽音の音程変化時間を外部のテンポに適合させ、その音程変化時間を用いて楽音を演奏する（例えば、特許文献１）。

特開２００２－２５８８５０号公報

本発明は、興趣に富んだ楽音を生成し得る楽音処理装置、及び楽音処理方法を提供することを目的とする。

本発明の一側面は、楽音処理装置である。この楽音処理装置は、間隔をあけて到来するステップにおける第１の音の発音タイミングを制御する第１の制御部と、第１の音に続く、又は第１の音と重なる第２の音の発音タイミングを第１のテンポに従って制御する第２の制御部と、を含み、第１の制御部は、外部からのタイミング情報が取得されない場合には、第１のテンポに従って第１の音の発音タイミングを制御し、タイミング情報が取得された場合には、タイミング情報に基づく第２のテンポであって、第１のテンポと異なる第２のテンポに従って第１の音の発音タイミングを制御する、ことを特徴とする。

本発明の他の側面は、上述した楽音処理装置と同様の特徴を有する楽音処理方法、プログラム、プログラムを記憶した記憶媒体などを含む。

図１は、実施形態に係る楽音処理装置の回路構成例を示す。 図２は、シーケンサ及び自動アルペジオ演奏の説明図である。 図３は、外部からのタイミング情報の入力時における動作を示す図である。 図４は、シーケンサの処理例を示すフローチャートである。 図５は、シーケンサの処理例を示すフローチャートである。 図６は、アルペジオ制御部の処理例を示すフローチャートである。 図７は、アルペジオ制御部の処理例を示すフローチャートである。 図８は、第１～第３の楽音と、これらの発音タイミングを説明する図である。

実施形態に係る楽音処理装置は、以下の構成を有する。
（１）間隔を空けて到来するステップにおける第１の音の発音タイミングを制御する第１の制御部を含む。
（２）第１の音に続く、又は第１の音と重なる第２の音の発音タイミングを第１のテンポ
に従って制御する第２の制御部を含む。
（３）第１の制御部は、外部からのタイミング情報が取得されない場合には、第１のテンポに従って第１の音の発音タイミングを制御し、タイミング情報が取得された場合には、タイミング情報に基づく第２のテンポであって、第１のテンポと異なる第２のテンポに従って第１の音の発音タイミングを制御する。

楽音処理装置によれば、タイミング情報の有無に応じて、第１の音の発音タイミングを司るテンポが第１のテンポと第２のテンポとで使い分けられる。第２のテンポに従って第２の音が発音されることで、隣接する２つのステップにおいて発音される第１の音の間隔を変更することができる。第２のテンポが第１のテンポより遅い場合は、第１の音の間隔が大きくなり、逆の場合は第１の音の間隔が小さくなる。タイミング情報の有無にかかわらず、第２の音の発音タイミングは第１のテンポに従ってなされる。これより、第１及び第２の音の集合の発音の間隔を、タイミング情報が示す第２のテンポによって変更することができる。このような変更によって、興趣に富んだ楽音を発音することができる。

ここに、外部からの、とは、楽音処理装置の外部から取得されることを意味する。外部からの取得には、入力端子に接続された外部機器（外部演奏装置など）から入力されるタイミング情報を取得すること、楽音処理装置に接続又は装着される記憶媒体から読み出されるタイミング情報を取得すること、ネットワークインタフェースを介してタイミング情報を通信ネットワークから受信することを含む。

ステップ毎に出力される第１の音は、同じ音であっても異なる音であってもよい。第２の音は、第１の音に続いて、又は第１の音と重なる音であれば、和音でも非和声音であってもよい。但し、第２の音は、第１の音とともに和音を構成する１又は２以上の音であるのが好ましい。また、第２の音は、第１の音を最初の音ととしてこれに続くアルペジオ演奏音であるのが好ましい。換言すれば、第２の制御部は、第１の音を含む和音の発音を制御する構成を採用するのが好ましい。

また、楽音処理装置は、外部から入力される第３の音を、第２のテンポに従った発音タイミングで、第１及び第２の音と並列に出力する音源をさらに含むのが好ましい。第３の音は、例えばリズム音であり、リズム音は、周期的に生じるアクセント音を含むのが好ましい。但し、第３の音はリズム音以外であってもよく、第３の音はアクセント音を含まないものであってもよい。

楽音処理装置は、第１のテンポと、間隔との一方を更新する操作子をさらに含む構成を採用することができる。第１のテンポの変更やステップ間の間隔の変更によって、第１及び第２の音の集合（和音）を構成する各音の発生タイミングを伸縮することができる。この伸縮によって、第３の音の発音と一致する発音タイミングが変わる。すなわち、ポリリズムを構成する発音の一致部分を変更させて、興趣に富んだ楽音を得ることができる。

以下、図面を参照して、実施形態に係る楽音処理装置、楽音処理方法、及びプログラムについて説明する。実施形態の構成は例示であり、実施形態に制限されない。

＜楽音処理装置の構成＞
図１は、楽音処理装置の構成例を示す。楽音処理装置１０は、ＳｏＣ（System on a Chip）１１と、ＳｏＣ１１に接続された記憶装置１４とを含む。ＳｏＣ１１には、ＵＳＢ（Universal Serial Bus）コネクタ３１と、ＳＤカードスロット３２と、ＭＩＤＩ（Musical Instrument Digital Interface）機器との接続端子３３が接続されている。ＳｏＣ１１は、制御装置、コンピュータ、情報処理装置の一例である。記憶装置１４は、記憶部、記憶媒体の一例である。

楽音処理装置１０（ＳｏＣ１１）は、ＵＳＢコネクタ３１を介して、パーソナルコンピュータ（ＰＣ）と接続され、ＵＳＢ ＭＩＤＩやＵＳＢオーディオのやりとりを行う。楽音処理装置１０は、ＰＣが有するディスプレイを用いて、楽音処理装置１０に施された各種の設定情報を表示することもできる。

また、ＳｏＣ１１は、ＳＤカードスロット３２に接続されたＳＤカードに対して、楽音データなどのデータを読み書きする。また、接続端子３３を介して接続されたＭＩＤＩ機器との間で、ＭＩＤＩデータのやりとりをすることができる。

さらに、楽音処理装置１０（ＳｏＣ１１）は、電子楽器等の外部演奏装置からの楽音信号の入力端子３４を有している。入力端子３４は、アナログ／ディジタル変換器（ＡＤＣ）３５に接続され、ディジタル化された楽音信号がＳｏＣ１１に入力される。

ＳｏＣ１１は、ＣＰＵ（Central Processing Unit）１２及びＤＳＰ（Digital Signal Processor）１３などとして動作する集積回路である。記憶装置１４は、ＣＰＵ１２やＤ
ＳＰ１３によって実行されるプログラムを記憶したＲＯＭ（Read Only Memory）、ＣＰＵ１２の作業領域として使用されるＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）などを含んでいる。

ＤＳＰ１３のそれぞれは、ＳＤカードから読み出した楽音データ（オーディオデータ）や、ＭＩＤＩ機器などの電子楽器から入力された楽音データなど、ＳｏＣ１１に入力される楽音データの信号（楽音信号）に対する信号処理を行う。ＣＰＵ１２は、プログラムの実行によって、ＵＳＢコネクタ３１を介して接続された機器（ＰＣ、ディスプレイ）とのやりとり、ＳＤカードとのやりとり、ＭＩＤＩ機器とやりとりの制御、ＤＳＰ１３の制御、入力装置２０とのやりとりなどを行う。

ＳｏＣ１１には、ディジタル-アナログ変換器（ＤＡＣ：Digital Analog Converter）
１５が接続され、ＤＡＣ１５には増幅器（ＡＭＰ）１６が接続されている。ＡＭＰ１６は、ヘッドホン用の端子（ＰＨＯＮＥ）１７と、スピーカ用の端子（ＭＩＸ ＯＵＴ）１８
とに接続されている。ＤＳＰ１３によって信号処理がなされた楽音信号は、ＤＡＣ１５によってアナログ信号に変換され、ＡＭＰ１６によって増幅され、端子１７を介してヘッドホンに接続されたり、端子１８を介してスピーカに接続されたりする。これによって、楽音信号に応じた楽音がヘッドホンやスピーカから出力される。

楽音処理装置１０は、入力装置（入力パネル）２０を有している。入力装置２０は、楽音処理装置１０に係る様々なパラメータを設定するための操作子２２を有している。操作子２２は、複数のボタン、スイッチ、スライダー、つまみ、ダイヤルつまみなどを含む。
また、入力装置２０は、ステップシーケンサの設定に用いる所定数（図１では１６個）のボタン群２３（ボタン＃０～＃１５）を有している。

＜シーケンサ及び自動アルペジオ演奏＞
図２は、シーケンサ及び自動アルペジオ演奏の説明図である。楽音処理装置１０のＳｏＣ１１は、操作子２２及びボタン群２３によって、シーケンサ（曲を作るための打ち込み装置）１０１として動作する。例えば、ユーザは、ボタン群２３（＃１～＃１６）を用いて、最大１６個のステップから、発音するステップを設定することができる。このとき、所定のステップ間隔（間隔の一例）で、発音するステップを決定することができる。

例えば、１６個のステップのうち、ステップ１及び５において発音する場合には、ボタン＃１及び＃５のボタンの夫々を押すことで、発音するステップを選択することができる
。ステップ１及び５が選択された場合、これらの間のステップ間隔は４となる。ステップ間隔“４”は例示であり、ステップ間隔は４以外の適宜の数を設定可能である。

また、ユーザは、操作子２２を用いて、選択したステップの夫々に関して、音符情報（ノートデータともいう）を設定することができる。音符情報は、ノート番号（音階情報）、ノートオン／オフ（押鍵／離鍵）、ゲートタイム（ノートオンからオフまでの時間）、ベロシティ（音の強さ）など含む。

ステップの進行は、例えば、シーケンサ１０１が参照するテンポ情報に従って行われる。例えば、ＳｏＣ１１はテンポ制御部１０３として動作し、ＳｏＣ１１が有する水晶発振子を用いて生成したクロックパルスに基づく第１のテンポを示す情報又は信号をシーケンサ１０１に供給する。シーケンサ１０１は、第１のテンポに従ってステップの移行を行う。

図２に示す例では、ステップ数が８（１～８）に設定され、ステップ“１”及び“５”に音符情報が設定された例を示す。ステップ１には、音階“ド（Ｃ）”の音の発音が設定され、ステップ５には、音階“レ（Ｄ）”の音の発音が設定されている。シーケンサ１０１は、第１のテンポに従ったステップ１の発音タイミングで音階“ド”を発音する音符情報を出力し、ステップ５のタイミングで音階“レ”を発音する音符情報を出力する。音符情報は、記憶装置１４に記憶されている。

ＳｏＣ１１は、入力音に応じた自動アルペジオ演奏を行うアルペジオ制御部１０４として動作する。すなわち、アルペジオ制御部１０４は、シーケンサ１０１からの入力音の音符情報が示す音階に従って、分散和音の情報（和音をなす各音の情報）を生成し、分散和音をなす各和音の音符情報を、第１のテンポに従って出力する。

例えば、シーケンサ１０１からの入力音の音階が“ド”であれば、アルペジオ制御部１０４は、入力音“ド”を最初の演奏音ととする分散和音“ドミソ”の音符情報を生成し、各和音を１つずつ発音させることでアルペジオの自動演奏を行うための音符情報を出力する。また、シーケンサ１０１からの入力音の音階が“レ”であれば、アルペジオ制御部１０４は、入力音“レ”を最初の演奏音とする分散和音“レファラ”の音符情報を生成して出力する。

従って、図２に示すように、アルペジオ制御部１０４は、シーケンサ１０１からの入力音“ド”に続く、アルペジオ演奏音としての和音“ミ（Ｅ）”及び“ソ（Ｇ）”の音符情報を和音“ド”の音符情報に続いて出力する。また、アルペジオ制御部１０４は、シーケンサ１０１からの入力音“レ”に続く、アルペジオ演奏音としての和音“ファ（Ｆ）”及び“ラ（Ｈ）”の音符情報を和音“レ”の音符情報に続いて出力する。このとき、アルペジオ制御部１０４は、テンポ制御部１０３から供給される第１のテンポに従って、各和音の音符情報を出力する。

シーケンサ１０１がステップの夫々で出力する音は「第１の音」の一例であり、シーケンサ１０１が出力した音（例えば“ド”）を最初の和音としてそれに続く２以上の和音（“ド”に続く“ミソ”）は、「第２の音」の一例である。すなわち、アルペジオ制御部１０４がアルペジオ演奏音として、シーケンサ１０１から出力された和音に続いて出力する各和音は、「第２の音」の一例である。シーケンサ１０１は「第１の制御部」の一例であり、アルペジオ制御部１０４は「第２の制御部」の一例である。本実施形態では、シーケンサ１０１及びアルペジオ制御部１０２の各動作が同じ実行主体（ＳｏＣ１１）によって行われるようになっているが、シーケンサ１０１及びアルペジオ制御部１０４の夫々の動作が夫々別の実行主体（プロセッサ及びメモリ、或いはハードウェア）によって行われて
もよい。また、シーケンサ１０１及びアルペジオ制御部１０４の動作の一部が他のソフトウェア又はハードウェアによって行われてもよい。

アルペジオ制御部１０４は、自動演奏制御部の一例であり、自動演奏によって出力される第２の音としての音は、アルペジオ以外の奏法で演奏される和音をなす音でもよい。また、第２の音は、非和声音であってもよい。第２の音の出力は、シーケンサ１０１から出力される音の間（図２では“ド”と“レ”との間）になされるのが好ましい。但し、第２の音が、次の音（例えば、ステップ１の“ド”の次のステップ５の“レ”）と重なる場合、またはそれより遅れて出力される場合もあり得る。

ＳｏＣ１０１は、音源１０５（ＰＣＭ音源）として動作し、アルペジオ制御部１０４から入力される各和音の音符情報に基づく楽音信号を生成して出力する。なお、ＣＰＵ１２は、記憶装置１４に記憶されたプログラムの実行によって、シーケンサ１０１、テンポ制御部１０３、アルペジオ制御部１０４の夫々として動作することができる。ＤＳＰ１３は音源１０５として動作することができる。また、ＳｏＣ１０１によって行われる動作は、ＣＰＵなどのプロセッサ及びプログラムを記憶したメモリを用いたソフトウェア動作によって行われてもよく、ＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧ
Ａ（Field Programmable Gate Array）などの専用または汎用の集積回路（ハードウェア
）によって行われるようにしてもよい。

図３は、入力端子３４を介して外部演奏装置２００からの入力がある場合の動作を示す。図３に示すように、外部演奏装置２００からは、入力端子３４を介して、第２のテンポを示すデータ（第２のタイミング情報）が入力される。第２のタイミング情報は、例えば動作クロックを示す情報であり、クロックパルスの立ち上がりの夫々で、ステップが１つ進行するようにステップ進行（歩進）が制御される。第２のテンポは、第１のテンポと異なるのが好ましい。

シーケンサ１０１は、第２のタイミング情報の入力を検知すると、第１のタイミング情報の参照を止めて、第２のタイミング情報に基づく第２のテンポで、ステップの進行を制御する。この結果、第２のテンポに従ったステップ１及び５の各タイミングで、音“ド”及び“レ”の夫々の音符情報が出力される。これにより、第２のテンポが第１のテンポより遅い場合は、音“ド”と音“レ”との間隔が長くなり、逆の場合は間隔が短くなる。

アルペジオ制御部１０４は、外部入力がない場合と同様に、第１のテンポに従ったタイミングで、シーケンサ１０１からの入力音に対するアルペジオ演奏音の音符情報を出力する。よって、外部入力時では、和音“ドミソ”及び和音“レファラ”の演奏の開始タイミングが第２のテンポに従う一方、和音“ドミソ”及び和音“レファラ”をなす和音の夫々は、第１のテンポに従って演奏される状態となる。このように、アルペジオ演奏音をなす和音の演奏開始タイミングを、入力端子３４から入力される、第２のテンポを示す情報に従って変更することができる。

＜処理例＞
以下、シーケンサ１０１及びアルペジオ制御部１０４の処理例を行う。一例として、シーケンサ１０１及びアルペジオ制御部１０４の処理が、ＣＰＵ１２がプログラムを実行することによって行われる場合を例示する。

図４は、シーケンサ１０１（シーケンサ１０１として動作するＣＰＵ１２）の処理例を示すフローチャートである。Ｓ０１において、シーケンサ１０１は、外部入力、すなわち、第２のテンポを示すタイミング情報が入力されているかを判定する。タイミング情報が入力されていないと判定する場合には（Ｓ０１のＮＯ）、シーケンサ１０１は、第１のテ
ンポに従ってステップを進行させ、ノートオン（発音）が設定されたステップで、対応する音符情報を出力する（Ｓ０２）。

これに対し、タイミング情報が入力されていると判定する場合には（Ｓ０１のＹＥＳ）、シーケンサ１０１は、第２のテンポに従ってステップを進行させ、ノートオンが設定されたステップで、対応する音符情報を出力する（Ｓ０３）。Ｓ０２及びＳ０３の処理が終わると、処理がＳ０４に進み、シーケンサ１０１の処理を終了するか否かが判定される。電現オフ等の終了条件が満たされる場合に処理を終了すると判定され、シーケンサ１０１の処理が終了する。処理を終了しないと判定される場合（Ｓ０４のＮＯ）、処理がＳ０１に戻る。

Ｓ０２及びＳ０３の処理に関して、ユーザによって設定された発音を行うステップを示す情報、及び発音対象の音の音符情報は、記憶装置１４に予め記憶されている。シーケンサ１０１は、発音を行うステップが到来すると、そのステップで発音する音の音符情報を記憶装置１４から読み出す。読み出された音符情報は、アルペジオ制御部１０２に供給される。

図５は、Ｓ０２及びＳ０３の処理の詳細を示すフローチャートである。Ｓ１０１において、シーケンサ１０１は、発音タイミングを計るためのタイマが設定済みか否かを判定する。タイマが実際に未設定の場合、及びタイマが設定されており、且つ外部入力を示すフラグが設定されている場合には、タイマが未設定と判定される。タイマが設定済みと判定される場合には（Ｓ１０１のＹＥＳ）、処理がＳ１０３に進み、そうでない場合には（Ｓ１０１のＮＯ）には、処理がＳ１０２に進む。

Ｓ１０２では、シーケンサ１０１は、タイマ（第１のタイマとする）の設定を行う。Ｓ０２においてＳ１０２の処理が行われる場合では、タイマの計時する時間として、予め設定された第１のテンポに従った単位時間がセットされる。例えば、第１のテンポがＢＰＭ＝１２０であれば、１２０／６０＝０．５秒が、タイマの計時する単位時間となる。Ｓ０３においてＳ１０２の処理が行われる場合では、シーケンサ１０１は、タイマの計時時間として、タイミング情報が示す第２のテンポに従った単位時間を設定する。タイマは、ループタイマであり、満了すると自動的にリセットを行い単位時間の計時を繰り返す。

Ｓ１０３以降の処理は、Ｓ０２とＳ０３との間で共通である。Ｓ１０３では、Ｓ１０２で設定したタイマが満了したか否かを判定する。タイマが満了したと判定される場合は、シーケンサ１０１はステップを１つ進める（Ｓ１０４）。Ｓ１０５では、シーケンサ１０１は、Ｓ１０４にて進めたステップに係る設定情報（記憶装置１４に記憶されている）を参照して、発音の要否を判定する。発音不要と判定される場合には（Ｓ１０５のＮＯ）、処理がＳ０４（図４）に進む。これに対し、発音要と判定される場合には（Ｓ１０５のＹＥＳ）、シーケンサ１０１は、現在のステップに対応する音符情報を記憶装置１４から読み出して出力し（Ｓ１０６）、処理をＳ０４に戻す。Ｓ１０６で出力された音符情報は、アルペジオ制御部１０４に供給される。

図６は、アルペジオ制御部１０４（アルペジオ制御部１０４として動作するＣＰＵ１２）の処理例を示すフローチャートである。Ｓ００１において、アルペジオ制御部１０４は、シーケンサ１０１からの入力音（アルペジオ演奏の最初の和音）の音符情報の入力を待機する。シーケンサ１０１から入力音の音符情報が入力されたと判定する場合には（Ｓ００１のＹＥＳ）、アルペジオ制御部１０４は、以下のような処理を行う（Ｓ００２）。

ここに、記憶装置１４には、自動アルペジオ演奏用の音符情報セット、すなわち、アルペジオ演奏される分散和音をなす複数の和音（最初に演奏される和音を含む）に対する音
符情報のセットが予め記憶されている。音符情報セットは、楽音処理装置１０にプリセットされたものでも、ユーザが編集して記憶装置１４に登録（記憶）したものでもよい。音符情報のセットは、音階（音程でもよい）に応じて複数個用意されており、アルペジオ演奏の最初の和音の音階と関連付けられている。Ｓ００２において、アルペジオ制御部１０４は、入力音の音符情報から、入力音の音階を特定し、その音階に対応する音符情報セットを記憶装置１４から読み出す。

続いて、アルペジオ制御部１０４は、第１のテンポに従ってアルペジオ演奏音のパラメータを音源１０５に供給する。すなわち、アルペジオ制御部１０４は、音符情報セットをなす各音符情報に対応する発音用パラメータを、第１のテンポに従ったタイミングで音源１０５に供給する（Ｓ００３）。Ｓ００３の処理が終わると、処理がＳ００４に進み、アルペジオ制御部１０４の処理を終了するか否かが判定される。電現オフ等の終了条件が満たされる場合に処理を終了すると判定され、アルペジオ制御部１０４の処理が終了する。処理を終了しないと判定される場合（Ｓ００４のＮＯ）、処理がＳ００１に戻る。

図７は、Ｓ００２及びＳ００３の処理の詳細を示すフローチャートである。Ｓ２０１において、アルペジオ制御部１０４は、入力音の音符情報から入力音の音階を特定し、Ｓ２０２において、音階に対応するアルペジオ演奏音の音符情報セットを記憶装置１４から読み出す。

Ｓ２０３において、アルペジオ制御部１０４は、アルペジオ演奏音をなす複数の和音のうち、最初に演奏される和音に対応する音符情報に基づく発音用パラメータを出力する。出力された発音用パラメータは、音源１０５に供給される。

Ｓ２０４において、アルペジオ制御部１０４は、タイマ（第２のタイマとする）の設定を行う。タイマが計時する単位時間は、予め設定された第１のテンポに従った単位時間を設定する。タイマはループタイマであり、単位時間の計時と、満了の通知を返す。

Ｓ２０５において、アルペジオ制御部１０４は、タイマの満了を待機し、タイマの満了を検知すると（Ｓ０２５のＹＥＳ）、次の和音に対応する音符情報に基づく発音用パラメータを出力する（Ｓ２０６）。

Ｓ２０７において、アルペジオ制御部１０４は、音符情報セットに残りの和音に対応する音符情報があるか否かを判定する。このとき、残りの和音に対応する音符情報があると判定される場合には（Ｓ２０７のＹＥＳ）、処理がＳ２０５に戻る。これに対し、残りの泡音に対応する音符情報がないと判定される場合には、処理がＳ００４に進む。

音源１０５は、発音を行うためのオシレータ、フィルタ、アンプなどを有し、アルペジオ制御部１０４から音符情報に基づいて供給される発音用パラメータに従った発音処理を行う。発音処理は、波形生成、ピッチ（音高）、周波数領域、音量、エンベロープの制御などを含む。音源１０５は、発音処理によって、音符情報に従った楽音信号を生成して出力する。楽音信号は、ＤＡＣ１５（図１）に接続され、最終的に、楽音信号に基づく音が外部に出力される。

アルペジオ制御部１０４は、入力音を検知すると、対応する音符情報セットの読み出し及び発音用パラメータの供給を遅滞なく行う。また、音源１０５も、発音用パラメータの供給に応じて遅滞なく発音処理を行う。このため、シーケンサ１０１から発音が指示される音（入力音）に対する発音は、第２のテンポに従って行われる。一方、入力音に続く残りの和音の発音は、上記したアルペジオ制御部１０４によるタイミング制御によって、第１のテンポに従って発音される。

＜ポリリズムの構成＞
図３に示したように、入力端子３４を介して、第２のテンポを示す情報とともに、第２のテンポを有する楽音信号（第３の音）が入力されてもよい。この楽音信号は、ＳｏＣ１１において、シーケンサ１０１及びアルペジオ制御部１０４によって生成された自動アルペジオ演奏の楽音信号（第１及び第２の音）のチャンネルと異なるチャンネルの楽音信号（第３の楽音）として扱われ、音源１０５は第１及び第２の音と第３の音とがミキシングされた（第１及び第２の音と第３の音とが並列に発音された）楽音を出力してもよい。

図６は、第１～第３の音と、これらの発音タイミングを説明する図である。図６の上段には、外部演奏装置２００からの第２の音の例として、第２のテンポであるＢＰＭ＝１２０（４ステップ経過する毎に１つのステップが発音）に従って発音されるリズム音（ドラム音）である。リズム音は、通常の円又は二重円で示され、二重円はアクセント音（通常の円で示す音よりベロシティが大きい）であることを示す。第２の楽音では、４ステップ毎にアクセント音が発音される。

図６における中段には、ステップ１～１６に関して、ステップ間隔が３つ、すなわち、ステップ１、５、９の夫々での演奏（発音）が設定された状態を示す。また、第１の楽音の例として、第１のテンポとしてＢＰＭ＝１２０（４ステップ経過する毎に１つのステップが発音）が設定された場合におけるアルペジオ演奏音（分散和音）が示されている。ＳｏＣ１１は、ステップ１、５、９に基づく演奏と、第２の楽音中のアクセント音の演奏が同期するように同期制御を行うのが好ましい。但し、同期制御は必ずしも必要でない。

第１の楽音と第２の楽音のテンポが一致する場合（ともにＢＰＭ＝１２０の場合）では、音楽的には特に特徴のないリズム構成となる。これに対し、図６の中段に示すように、第１のテンポをＢＰＭ＝２５０に変更した場合（第２のテンポがＢＰＭ＝１２０のまま）を想定する。この場合、第１の楽音は、４ステップ経過する毎に９つの８分音符が発音するアルペジオ演奏音となる。よって、１小節毎に第１の楽音と第２の楽音との発音が一致するポリリズムを構成する。第１のテンポの変更は、例えば、操作子２２の操作によって行うことができる。

また、図６の下段に示すように、第１のテンポがＢＰＭ＝１２０で、ステップ間隔を２つに設定した場合を想定する。この場合における第１の楽音は、３ステップ経過する毎に３つの８分音符が発音するアルペジオ演奏音となり、３小節毎に発音が一致するポリリズムを構成する。

このように、第２の楽音のテンポ（第２のテンポ）と異なる第１のテンポで自動アルペジオ演奏を行う、或いは、自動アルペジオ演奏に係るステップ間隔を変更することによって、第２の楽音とのポリリズムを構成することができ、特徴的な（興趣に富んだ）楽音を得ることができる。なお、実施形態では、自動演奏の一例としてアルペジオ演奏を例示したが、アルペジオ演奏以外の演奏が行われてもよい。この場合、シーケンサ１０１からの音に続く、又はその音と重なる音の発音用パラメータが適宜のタイミングで音源１０５に送られる。実施形態にて示した構成は、目的を逸脱しない範囲で適宜組み合わせることができる。

１０・・・楽音処理装置
１１・・・ＳｏＣ
１２・・・ＣＰＵ
１３・・・ＤＳＰ
２０・・・入力装置
２２・・・操作子
２３・・・ボタン群
１０１・・・シーケンサ
１０２・・・テンポ制御部
１０４・・・アルペジオ制御部
１０５・・・音源

Claims (9)

1. 間隔を空けて到来するステップにおける第１の音の発音タイミングを制御する第１の制御部と、
   前記第１の音に続く、又は前記第１の音と重なる第２の音の発音タイミングを第１のテンポに従って制御する第２の制御部と、を含み、
   前記第１の制御部は、外部からのタイミング情報が取得されない場合には、前記第１のテンポに従って前記第１の音の発音タイミングを制御し、前記タイミング情報が取得された場合には、前記タイミング情報に基づく第２のテンポであって、前記第１のテンポと異なる第２のテンポに従って前記第１の音の発音タイミングを制御する
   楽音処理装置。
2. 前記第２の制御部は、前記第１の音を含む和音の発音を制御する
   請求項１に記載の楽音処理装置。
3. 前記第１の音を含む和音はアルペジオ演奏音である
   請求項２に記載の楽音処理装置。
4. 外部から入力される第３の音を、前記第２のテンポに従った発音タイミングで、前記第１及び第２の音と並列に出力する音源をさらに含む
   請求項１から３のいずれかに記載の楽音処理装置。
5. 前記第３の音は、リズム音である
   請求項４に記載の楽音処理装置。
6. 前記リズム音は、周期的に生じるアクセント音を含む
   請求項５に記載の楽音処理装置。
7. 前記第１のテンポと、前記間隔との一方を更新する操作子をさらに含む
   請求項１から６のいずれか一項に記載の楽音処理装置。
8. 制御装置が、
   間隔を空けて到来するステップにおける第１の音の発音タイミングを制御することと、
   前記第１の音に続く、又は前記第１の音と重なる第２の音の発音タイミングを第１のテンポに従って制御することと、を含み、
   前記第１の音の発音タイミングの制御において、外部からのタイミング情報が取得されない場合には、前記第１のテンポに従って前記第１の音の発音タイミングを制御し、前記タイミング情報が取得された場合には、前記タイミング情報に基づく第２のテンポであって、前記第１のテンポと異なる第２のテンポに従って前記第１の音の発音タイミングを制御する
   楽音処理方法。
9. 間隔を空けて到来するステップにおける第１の音の発音タイミングを制御する処理と、
   前記第１の音に続く、又は前記第１の音と重なる第２の音の発音タイミングを第１のテンポに従って制御する処理とをコンピュータに実行させ、
   前記第１の音の発音タイミングを制御する処理において、外部からのタイミング情報が取得されない場合には、前記第１のテンポに従って前記第１の音の発音タイミングを制御し、前記タイミング情報が取得された場合には、前記タイミング情報に基づく第２のテンポであって、前記第１のテンポと異なる第２のテンポに従って前記第１の音の発音タイミングを制御する
   プログラム。

Images