JP3298157B2 - 効果付加装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力されるディジタル
信号を所定のタイミングで遅延させて出力したり、任意
のタイミングで振幅の大きな波形が入力されたときその
波形を一定時間遅延させて出力する効果付加装置に関す
る。

【０００２】

【従来の技術】従来より、効果付加装置において、その
入力音に対してディレイ等のエフェクトをかけることは
一般に行われてれいる。さらに自動伴奏等ののテンポの
変化に従ってエフェクトのパラメータを変更してエフェ
クトの掛かり具合を制御することも考えられている。

【０００３】また、電子楽器等から、一定振幅以上の楽
音波形データが入力されたとき、その楽音波形データを
ＲＡＭ(Random Access Memory)等に書き込んでおき、書
き込み終了後ＲＡＭから読み出し、入力タイミングとは
異なるタイミング、例えば一定時間間隔で出力するもの
も知られている。

【０００４】

【発明が解決しようとする課題】しかし、上記自動伴奏
等のテンポの変化に従って単にディレイ等のエフェクト
を変化させるものは、変化したテンポがその後一定であ
れば、テンポの変化に従って一旦変化したディレイタイ
ムもその後一定である。したがって、例えば鍵盤楽器に
ついていえば、自動伴奏のタイミングと一致した押鍵に
よる楽音に対しては、そのディレイ音も自動伴奏に同期
したディレイタイムをもって発音されるが、自動伴奏の
タイミングと一致しないタイミングの押鍵による楽音に
対しては、そのタイミングにディレイタイム分遅延させ
たままで自動伴奏に同期せずに発音されてしまう。この
ため、演奏効果を高める目的で付加したはずのディレイ
音が、かえって演奏の雰囲気を損ねて全体として演奏に
悪影響を与えてしまうという問題があった。

【０００５】また、書き込み終了後に楽音波形データを
読み出して入力時と異なるタイミングで出力するもの
は、リアルタイムでないため、まるで面白味に欠けると
いう点で不満が残るという問題があった。

【０００６】本発明の課題は、任意のタイミングで入力
された楽音、音声等のディジタル入力データを所定の間
隔又は伴奏メロディの拍等に合わせた一定タイミングで
リアルタイムでディレイ出力できる効果付加装置を提供
することである。

【０００７】

【課題を解決するための手段】本発明の手段は次の通り
である。請求項１記載の発明の効果付加装置では、信号
記憶手段は、入力される信号を記憶する。同手段は、例
えばＲＡＭ等からなる。

【０００８】第１の検出手段は、入力される信号のエン
ベロープ値が所定値に増加していることを検出し、第２
の検出手段は、入力される信号のエンベロープ値が所定
値から減少していることを検出する。上記第１の検出手
段及び第２の検出手段は、共に例えばＣＰＵ、レジスタ
等からなる。

【０００９】第１のアドレス記憶手段は、第１の検出手
段により前記入力されるエンベロープ値が所定値に増加
していることが検出されたとき信号記憶手段に記憶され
た信号の先頭アドレスを記憶し、第２のアドレス記憶手
段は、第２の検出手段により入力されるエンベロープ値
が所定値から減少していることが検出されたとき前記信
号記憶手段に記憶された信号の終了アドレスを記憶す
る。上記第１のアドレス記憶手段及び第２のアドレス記
憶手段は、共に例えばＤＳＰ内に設けられたレジスタ等
からなる。

【００１０】計数手段は、予め設定された一定間隔時間
毎に読出しタイミングを計数する。同手段は、例えばク
ロックカウンタ等からなる。読出手段は、第１の検出手
段により入力される信号のエンベロープ値が所定値に増
加していることを検出した後に計数手段の計数により読
出しタイミングとなったとき、信号記憶手段の第１のア
ドレス記憶手段に記憶された先頭アドレスから第２のア
ドレス記憶手段に記憶された終了アドレスまで、信号を
順次読み出す。同手段は、例えばＣＰＵ等からなる。

【００１１】請求項３記載の発明では、上記請求項１の
構成である信号記憶手段、第１及び第２の検出手段、第
１及び第２のアドレス記憶手段、及び読出手段の各手段
に加えて、自動伴奏発生手段及び拍タイミング検出手段
を有する。

【００１２】自動伴奏発生手段は、基本クロックのタイ
ミングに基づいて自動伴奏音を発生し、拍タイミング検
出手段は、前記基本クロックのタイミングに基づいて前
記自動伴奏音の拍のタイミングを検出する。同手段は、
例えばクロックカウンタ等からなる。

【００１３】また、読出手段は、第１の検出手段により
入力される信号のエンベロープ値が所定値に増加してい
ることを検出した後に拍タイミング検出手段で拍タイミ
ングを検出したときに、信号記憶手段の前記第１のアド
レス記憶手段に記憶された先頭アドレスから前記第２の
アドレス記憶手段に記憶された終了アドレスまで、前記
信号を順次読み出すように構成されている。同手段は、
例えばＣＰＵ等からなる。

【００１４】

【００１５】

【作用】請求項１記載の効果付加装置は、入力される信
号が信号記憶手段により記憶される。その入力されるデ
ィジタル信号のエンベロープ値が所定値に増加している
ことを第１の検出手段により検出され、その検出に基づ
いて、入力信号の記憶される信号記憶手段の先頭アドレ
スが第１のアドレス記憶手段により記憶される。一方、
入力される信号のエンベロープ値が所定値に減少してい
ることを第２の検出手段により検出され、その検出に基
づいて、入力信号の記憶される信号記憶手段の終了アド
レスが第２のアドレス記憶手段により記憶される。

【００１６】そして、計数手段により、予め設定された
一定間隔時間毎に読出しタイミングを計数し、第１の検
出手段により入力される信号のエンベロープ値が所定値
に増加していることを検出した後に、計数手段の計数に
より読出しタイミングとなったとき、信号記憶手段の第
１のアドレス記憶手段に記憶された先頭アドレスから第
２のアドレス記憶手段に記憶された終了アドレスまで、
読出手段により信号が順次読み出される。

【００１７】請求項2記載の効果付加装置は、請求項1記
載の効果付加装置の作用に加えて、基本クロックのタイ
ミングに基づいて自動伴奏音を発生し、また、基本クロ
ックのタイミングに基づいて自動伴奏音の拍のタイミン
グを拍タイミング検出手段により検出すると共に、第１
の検出手段により前記入力される信号のエンベロープ値
が所定値に増加していることを検出した後拍タイミング
を検出したときに、先頭アドレスから終了アドレスま
で、信号が順次読み出される。

【００１８】

【００１９】

【００２０】

【実施例】以下、図面を参照しながら本発明の実施例に
つき詳細に説明する。図１は、本発明の一実施例に係わ
る効果付加装置を内蔵した電子鍵盤楽器の全体構成図で
ある。

【００２１】同図において、鍵盤１０１は、演奏用操作
部であり、ユーザが押鍵を行うことによってメロディを
演奏することができる。ＣＰＵ１０２は、鍵盤１０１の
押鍵状態を取り込み、各押鍵動作に基づいて音源１０３
に対してメロディ音の発音を指示するためのディジタル
音源データを生成し、別に生成したエンベロープデータ
と共に音源１０３に出力する。

【００２２】この音源データは、発音チャネル、発音フ
ラグ、波形スタートアドレスと波形エンドアドレスと波
形ループアドレスとからなる波形データ、及び周波数デ
ータで構成される。上記発音チャネルは、音源１０３に
おいて複数の楽音を並列して処理可能とするための時分
割処理のタイミングを指示する。発音フラグは、楽音の
発音か消音かを指示する。波形スタートアドレス及び波
形エンドアドレスは、図１の音源１０３が波形メモリ１
０４から波形データを読み出すための先頭アドレスと最
終アドレスを指示する。波形ループアドレスは、音源１
０３が波形メモリ１０４から一定のアドレス範囲の波形
データを繰り返し読み出すための繰り返しアドレスを指
示する。これにより、楽音を長時間発音させることが可
能となる。そして、周波数データは、音源１０３が波形
メモリ１０４から波形データを読み出すときの歩進幅を
指示する。これにより発音される楽音の音高が確定す
る。

【００２３】音源１０３は、音源データに基づいて波形
メモリ１０４から楽音波形データを読み出し、そのデー
タにエンベロープデータに基づくエンベロープ特性を付
加して楽音データを生成し、エフェクト付加処理を行う
ＤＳＰ１０５に出力する。

【００２４】ＤＳＰ１０５は、音源１０３から入力され
る各楽音データの１サイクル毎の処理を実行する。この
とき、ＤＳＰ１０５は、入力された楽音データ（以下、
入力された楽音データを入力データと言う）を入力デー
タメモリ１１５に一時的に書き込み、その書き込んだ楽
音データ（以下、メモリに書き込まれた入力データを楽
音データと言う）を、後述する一定の読み出し間隔時間
に基づいて読み出してＤ／Ａコンバータに出力する。

【００２５】なお、ＤＳＰ１０５におけるディジタル入
力データの処理は、上述した押鍵に基づいて音源１０３
において生成された入力データのみではなく、マイクロ
ホンを具えたアナログ入力回路１１３から入力され、Ａ
／Ｄコンバータ１１４でディジタル変換されて入力され
るディジタル楽音信号（又はディジタル音声信号）に対
しても同様に処理される。

【００２６】これにより、鍵盤１０１及びアナログ入力
回路１１３から入力される２系統の入力データがＤＳＰ
１０５でエフェクト処理、例えばディレイ処理されて、
Ｄ／Ａ変換器１０７でアナログ楽音信号に変換された
後、アンプ１０８を介してスピーカ１０９から放音され
る。

【００２７】続いて、図２に、上記ＤＳＰ１０５が有す
る内部レジスタを示す。同図に示す現在書込アドレスレ
ジスタ３０１は、入力データメモリ１１５の入力データ
書き込みアドレスを記憶し、そのアドレスは１サイクル
毎にインクリメントされる。

【００２８】前回エンベロープ値レジスタ３１０は、前
回の入力データの振幅が所定値以上のとき「１」を記憶
し、所定値未満のとき「０」を記憶する。現在エンベロ
ープ値レジスタ３０２は、今回の入力データの振幅が所
定値以上のとき「１」を記憶し、所定値未満のとき
「０」を記憶する。

【００２９】次回読出し先頭アドレスレジスタ３０３
は、前回エンベロープ値レジスタ３１０の値が「０」で
且つ現在エンベロープ値レジスタ３０２の値が「１」の
とき、すなわち楽音波形が立ち上がったとき、現在書込
アドレスレジスタ３０１の入力データ書き込みアドレス
を記憶する。

【００３０】次回読出し終了アドレスレジスタ３０４
は、前回エンベロープ値レジスタ３１０の値が「１」で
且つ現在エンベロープ値レジスタ３０２の値が「０」の
とき、すなわち入力データの波形が立ち下がったとき、
現在書込アドレスレジスタ３０１の入力データ書き込み
アドレスの１つ前のアドレスを記憶する。

【００３１】読出し間隔レジスタ３１１は、予め設定さ
れた読出し間隔時間データを記憶する。読出し間隔カウ
ンタ３０５は、減算カウンタであり、読出し間隔レジス
タ３１１に設定された読出し間隔時間の経過を計測す
る。

【００３２】現在読出アドレスレジスタ３０６は、次回
読出し先頭アドレスレジスタ３０３から転送されるアド
レスを記憶し、そのアドレスはデータ読み出し毎にイン
クリメントされる。

【００３３】読出終了アドレスレジスタ３０７は、次回
読出し終了アドレスレジスタ３０４から転送されるアド
レスを記憶する。入力有ＦＬＡＧレジスタ３０８は、フ
ラグを記憶するレジスタであり、データ読み出しタイミ
ングで、読み出すべきデータが有るときは「１」を記憶
し、無いとき、又はデータ読み出しが開始されたときは
「０」を記憶する。

【００３４】読出中ＦＬＡＧレジスタ３０９は、これも
フラグレジスタであり、現在読出アドレスレジスタ３０
６に記憶されているアドレスから読出終了アドレスレジ
スタ３０７に記憶されているアドレスまでデータ読み出
し行われる間「１」を記憶し、他のときは「０」を記憶
する。

【００３５】次に、図３に、ＤＳＰ１０５が上述した各
内部レジスタを用いて行う動作の概略を模式的に示し、
合わせて図４に、その動作時における各レジスタの値の
変化を示す。尚この例では、８処理サイクルを一定間隔
時間として設定している。

【００３６】そして、図３では、その一定間隔時間の計
測のスタートを時刻Ｔ０で示し、その一定間隔時間の経
過毎の時刻をＴ１、Ｔ２、・・・で示す。同図の(a) は
入力データメモリ１１５に書き込まれた入力データ（楽
音データ）を表し、(b) はその書き込みアドレスを表
し、(c) は現在エンベロープ値レジスタ３０２の値
（「１」又は「０」）の状態を表し、(d) は読出中ＦＬ
ＡＧレジスタ３０９のオン／オフを表し、(e) は読み出
された出力データ（楽音データ）を表し、(f) はその読
み出しアドレスを表し、そして(g) は入力有ＦＬＡＧ３
０９のオン／オフを表している。

【００３７】また、図４では、図の上下に分けて、それ
ぞれ上から現在書込アドレスレジスタ３０１、現在エン
ベロープ値レジスタ３０２、次回読出し先頭アドレスレ
ジスタ３０３、次回読出し終了アドレスレジスタ３０
４、読出し間隔カウンタ３０５、現在読出アドレスレジ
スタ３０６、読出終了アドレスレジスタ３０７、入力有
ＦＬＡＧレジスタ３０８及び読出中ＦＬＡＧレジスタ３
０９の値の変化を、５処理サイクル目（Ｓ５）から４２
処理サイクル目（Ｓ４２）まで示している。

【００３８】先ず、一定時間すなわち８処理サイクル時
間の計測が図３の時刻Ｔ０で開始されると共に、ＤＳＰ
１０５に入力されるディジタル入力データが、入力デー
タメモリ１１５のアドレス「０」から、処理サイクル毎
に順次書き込まれる（図３(a) 参照）。

【００３９】そして、５処理サイクル目には、現在書込
アドレスレジスタ３０１の値である書き込みアドレスが
「４」となり、一定時間である８処理サイクルを減算計
測する読出し間隔カウンタ３０５の値が「４」となる。
このとき、入力データのエンベロープ値は一定値未満す
なわち「０」である（図３(a) 及び図４のＳ５参照）。

【００４０】そして、次の処理サイクルで、図３(b) の
アドレス「５」（又は「Ａ」、「１２」、「１６」、
「２１」）に、図３(a) の入力データ３１（又は３２〜
３５）のように一定以上の振幅値で波形データが入力さ
れると、その波形立ち上がりが検出され、その検出され
た波形立ち上がりに同期して現在エンベロープ値レジス
タ３０２の値が「１」にセットされると共に、入力有Ｆ
ＬＡＧ３０８が「１」にセットされる（図３(c)、(g) 及
び図４のＳ６（又はＳ１１、Ｓ１９、Ｓ２３、Ｓ３４）
参照）。

【００４１】そしてさらに、次回読出し先頭アドレスレ
ジスタ３０３に、波形立ち上がりのアドレス「５」（又
は「Ａ」、「１２」、「１６」、「２１」）が読出先頭
アドレスとしてセットされると共に、次回読出し終了ア
ドレスレジスタ３０４にはアドレス未定を示す「−１」
がセットされる（同じく図４のＳ６（又はＳ１１、Ｓ１
９、Ｓ２３、Ｓ３４）参照）。

【００４２】引き続き、エンベロープ値の一定以上の入
力データが順次書き込まれ、現在エンベロープ値レジス
タ３０２の値は「１」となる（図３(a),(b),(c) 及び図
４のＳ７（又はＳ１２，Ｓ１３，又はＳ２０，又はＳ２
４〜Ｓ２７，又はＳ３５）参照）。

【００４３】次の処理サイクルで、入力データのエンベ
ロープ値が一定値未満となって波形の立ち下がりが検出
されると（図３(b) のアドレス「７」（又は「Ｄ」、
「１４」、「１Ｂ」、「２３」）、その検出された波形
立ち下がりに同期して現在エンベロープ値レジスタ３０
２の値が「０」にセットされると共に、波形立ち下がり
直前のアドレスが読出終了アドレスとして、次回読出し
終了アドレスレジスタ３０４にセットされる（図３(c)
及び図４のＳ８（又はＳ１４、Ｓ２１、Ｓ２８、Ｓ３
６）参照）。

【００４４】やがて、一定間隔時間の経過時刻Ｔ１（又
はＴ２、Ｔ３、Ｔ５、・・・）になると、上記入力有Ｆ
ＬＡＧ３０８が「１」であることにより読出中ＦＬＡＧ
レジスタ３０９が「１」にセットされ、入力有ＦＬＡＧ
３０８が「０」にリセットされると共に（図３(d),(g)
参照）、次回読出し先頭アドレスレジスタ３０３及び次
回読出し終了アドレスレジスタ３０４のアドレスが、そ
れぞれ現在読出アドレスレジスタ３０６及び読出終了ア
ドレスレジスタ３０７に転送され（図４のＳ９（又はＳ
１７、Ｓ２５、Ｓ４１）参照）、その読出先頭アドレス
から読出終了アドレスまで、入力データメモリ１１５に
書き込まれていた楽音波形データ３１（又は３２、３
４、３５）が出力データとして読み出される（図３(a),
(e) 参照）。

【００４５】このとき、一定時間の経過内、例えば時刻
Ｔ２とＴ３の間において、入力データの立ち上がりが２
度以上検出された場合は、最後の入力データ（楽音デー
タ）のみが読み出されて出力される（図３(e) 及び図４
のＳ１９、Ｓ２３参照）。

【００４６】また、一定時間が経過して読み出し時刻、
例えば時刻Ｔ３となったとき、読み出される楽音データ
３４がまだ入力中であり（図３(a) 参照）、読出終了ア
ドレスレジスタ３０７に転送された読出終了アドレスが
未定、すなわち「−１」であったときは（図４のＳ２５
参照）、その読出し中の入力データが立ち下がって、そ
の読出終了アドレスが前述したように次回読出し終了ア
ドレスレジスタ３０４にセットされる時点において、い
ま読出し中の楽音データの読出終了アドレスが未定であ
ったことが判別され、上記次回読出し終了アドレスレジ
スタ３０４にセットされた同じ読出終了アドレスが、読
出終了アドレスレジスタ３０７に直ちにセットされる
（図４のＳ２８参照）。

【００４７】また、一定時間の経過内、例えば時刻Ｔ３
とＴ４の間において、入力データの立ち上がりが無い場
合は、次の読み出しタイミング時刻Ｔ４における楽音デ
ータの読み出しはなされない（図３(e) 及び図４のＳ３
３参照）。

【００４８】次に、上述したように処理を行うＤＳＰ１
０５の処理動作を図５のフローチャートを用いてさらに
説明する。なお、この処理では、電源がオンされると、
読出間隔レジスタ３１１には所定の読出し間隔時間デー
タ（この例では「７」）が設定され、その読出し間隔時
間データ「７」が読出間隔カウンタ３０５に転送されて
セットされた後、その他のレジスタには「０」が設定さ
れて各レジスタが初期化される。そして、ＣＰＵ１０２
からの制御信号に基づいて、一定周期で以下に説明する
処理が行われる。

【００４９】まず、ＤＳＰ１０５は、音源１０３から出
力された楽音データを入力データとして取り込む（ステ
ップＳ５０１）。続いて、現在書込アドレスレジスタ３
０１をインクリメントする（ステップＳ５０２）。これ
により、上記取り込んだ入力データ（以下、音源１０３
又はアナログ入力回路１１３から直接取り込んだものを
入力データと言い、それを入力データメモリ１１５に書
き込んだ以後のものを楽音データと言う）の書き込みア
ドレスが設定される。

【００５０】次に、入力データメモリ１１５の現在書込
アドレスレジスタ３０１に設定されたアドレスに、上記
取り込んだ入力データを楽音データとして書き込む（ス
テップＳ５０３）。これにより、例えば図３(a),(b) に
示すように、入力データメモリ１１５に入力楽音波形デ
ータがアドレス順に書き込まれる。

【００５１】上記に続いて、読出し間隔カウンタ３０５
の値をデクリメントし（ステップＳ５０４）、次にその
読出し間隔カウンタ３０５を参照し、その値が「０」に
なったか否か判別する（ステップＳ５０５）。これによ
り、所定の一定時間が経過したか否かが判別される。

【００５２】この判別で、読出し間隔カウンタ３０５が
「０」になっていれば、ステップＳ５０６の処理に進む
が、まだ「０」になっていない場合は、現在読出アドレ
スレジスタ３０６のアドレスをインクリメントする（ス
テップＳ５１１）。これにより、後述する楽音データの
読み出しが開始されていた場合には、後段のステップＳ
５１３で楽音データを順次読み出すことができる。

【００５３】続いて、読出中ＦＬＡＧレジスタ３０９の
値が「１」となっているか否か判別し（ステップＳ５１
２）、例えば、スタート直後のように値が「０」であれ
ば、楽音データの読み出し中ではないと判別して、その
場合は楽音データを「０」（無音）に設定する（ステッ
プＳ５１４）。これにより、楽音データ読み出し中でな
ければ、楽音は発音されない。

【００５４】そして、読み出した楽音データをＤ／Ａ変
換器１０７に出力する（ステップＳ５１５）。これによ
り、前段のステップＳ５１２で、楽音データ読み出し中
であった場合には楽音が発音される。

【００５５】次に、前述のステップＳ５０１で取り込ん
だ入力データのエンベロープ値を抽出し、その抽出した
エンベロープ値が予め設定されている一定値以上なら現
在エンベロープ値レジスタ３０２を「１」に設定し、一
方、一定値未満の場合は「０」に設定する（ステップＳ
５１６）。

【００５６】続いて、前回エンベロープ値レジスタ３１
０の値が「０」で且つ現在エンベロープ値レジスタ３０
２の値が「１」であるか否か判別する（ステップＳ５１
７）。

【００５７】そして、前回エンベロープ値が「０」で且
つ現在エンベロープ値が「１」であれば入力データが立
ち上がったと判別し（図３(a),(b) 及び図４の現在書込
アドレス「４」と「５」、「９」と「Ａ」、「１１」と
「１２」、「１５」と「１６」、「２０」と「２１」等
参照）、この場合は、まず現在書込アドレスレジスタ３
０１のアドレスを次回読出し先頭アドレスレジスタ３０
３にセットする（ステップＳ５１８）。これにより、例
えば図３(a) に示す入力データ３１の立ち上がりのアド
レスである同図(b) に示す書き込みアドレス「５」が、
次の読み出しタイミングで読み出すための読出し先頭ア
ドレスとして設定される（図４のＳ６参照）。

【００５８】次に、次回読出し終了アドレスレジスタ３
０４を「−１」にセットする（同じくステップＳ５１
８）。これにより、次の読み出しタイミングで読み出す
楽音データの読み出し終了アドレスが未定であることが
示される。

【００５９】続いて、入力有ＦＬＡＧレジスタ３０８を
「１」にセットする（ステップＳ５１９）。これによ
り、次の読み出しタイミングにおいて読出し処理すべき
楽音データのあることが示される。

【００６０】そして次に、現在エンベロープ値レジスタ
３０２の値を前回エンベロープ値レジスタ３１０にセッ
トする（ステップＳ５２４）。これにより、今回の入力
データのエンベロープ値を前回エンベロープ値とし、一
方次回入力される入力データのエンベロープ値を現在エ
ンベロープ値として、次回の処理において、再び入力デ
ータのエンベロープの変化を判別することができる。

【００６１】続いて、現在読出アドレスレジスタ３０６
のアドレスと読出終了アドレスレジスタ３０７のアドレ
スとが一致するか否か判別する（ステップＳ５２５）。
これにより、後述する楽音データ読み出中である場合に
は、前述のＳ５１１で順次インクリメントされる現在読
出アドレスレジスタ３０６のアドレスが読出終了アドレ
スレジスタ３０７のアドレスに達したか否かが判別され
る。

【００６２】この判別で、両アドレスが一致しない場合
は直ちに処理を終了するが、一致した場合は、読出中Ｆ
ＬＡＧレジスタ３０９を「０」にした後（ステップＳ５
２６）、処理を終了する。これにより、後述する楽音デ
ータ読み出し中である場合には、読出中ＦＬＡＧレジス
タ１４９の値は「１」のままとなって読み出し中である
ことが示され、これがステップＳ５１２で判別されて楽
音データの読み出しが続行される。

【００６３】上記ステップＳ５１７の判別で、入力デー
タの立ち上がりでない場合は、次に、前回エンベロープ
値レジスタ３１０の値が「１」で且つ現在エンベロープ
値レジスタ３０２の値が「０」である否か判別し（ステ
ップＳ５２０）、否であれば、まだ入力データが立ち下
がっていないと判別して、この場合は、直ちにステップ
Ｓ５２４の処理に移行するということを繰り返す。

【００６４】これにより、例えば図３(a) の入力データ
３１の場合であれば、同図(b) の現在書込アドレス
「５」、「６」と順次書き込まれて前のデータのエンベ
ロープ値と後のデータのエンベロープ値とが比較され、
また、入力データ３４の場合であれば、現在書込アドレ
ス「１６」から「１Ａ」まで順次書き込まれると共に、
前のデータのエンベロープ値と後のデータのエンベロー
プ値とが比較される。

【００６５】そして、ステップＳ５２０で、前回エンベ
ロープ値レジスタ３１０の値が「１」で且つ現在エンベ
ロープ値レジスタ３０２の値が「０」である場合は入力
データが立ち下がったと判別し、この場合は、現在書込
アドレスレジスタ３０１のアドレスを「１」減算して前
回書込みアドレスを算出し、その算出した前回書込みア
ドレスを次回読出し終了アドレスレジスタ３０４にセッ
トする（ステップＳ５２１）。これにより、入力データ
の立ち下がりのアドレスが、次の読み出しタイミングで
読み出す楽音データの読出し終了アドレスとして設定さ
れる（図３のＳ６とＳ７、Ｓ１３とＳ１４、Ｓ２０とＳ
２１、Ｓ２７とＳ２８、Ｓ３５とＳ３６参照）。

【００６６】続く、ステップＳ５２２及びＳ５２３の処
理については後述するが、このようにして、入力データ
を入力データメモリ１１５に順次書き込み、その入力デ
ータの立ち上がりと立ち下がりのアドレスを次回読出し
先頭アドレスレジスタ３０３と次回読出し終了アドレス
レジスタ３０４にそれぞれセットした後、前述のステッ
プＳ５０５における判別で、読出し間隔カウンタ３０５
が「０」になったことを判別した場合は（図３のＳ９、
Ｓ１７、Ｓ２５、Ｓ３３、Ｓ４１参照）、その読出し間
隔カウンタ３０５に、読出し間隔レジスタ３１１の値を
セットする（ステップＳ５０６）。これにより、次回の
処理タイミング毎に再びカウント値「７」〜「０」で示
される一定間隔時間が計時される。

【００６７】次に、入力有ＦＬＡＧレジスタ３０８の値
が「１」となっているか否か判別し（ステップＳ５０
７）、その値が「１」すなわち一定間隔時間の計時中に
立ち上がった入力データがあった場合は（図３(a),(e)
の波形データ３１，３２，３４、３５参照）、次回読出
し先頭アドレスレジスタ３０３のアドレスを現在読出ア
ドレスレジスタ３０６にセットすると共に、次回読出し
終了アドレスレジスタ３０４のアドレスを読出終了アド
レスレジスタ３０７にセットする（ステップＳ５０
８）。これにより、例えば図３(b) に示す書き込アドレ
スの「５」と「６」（又は「Ａ」と「Ｃ」、「１６」と
「１Ａ」、「２１」と「２２」）が、それぞれ読み出し
開始アドレス及び読み出し終了アドレスとして設定され
る（図４のＳ９、Ｓ１７、Ｓ４１）。

【００６８】続いて、読出中ＦＬＡＧレジスタ３０９を
「１」にし（ステップＳ５０９）、これにより、楽音デ
ータの読み出し中であることを設定し、次に、入力有Ｆ
ＬＡＧレジスタ３０８を「０」にし（ステップＳ５１
０）、これにより、次回入力データの検出準備をなし、
そして、上記読出中ＦＬＡＧレジスタ３０９が「１」で
あることを確認したうえで（ステップＳ５１２）、入力
データメモリ１１５の現在読出アドレスレジスタ３０６
のアドレスから楽音データを読み出す（ステップＳ５１
３）。

【００６９】これにより、現在読出アドレスレジスタ３
０６のアドレスから読出終了アドレスレジスタ３０７の
アドレスまで、例えば図３(b) に示すアドレス「５」か
ら「６」（又は「Ａ」から「Ｃ」、「１６」から「１
Ａ」、「２１」から「２２」）まで、同図(a) の楽音デ
ータ３１（又は３２、３４、３５）が順次読み出され、
その読み出された楽音データが、ステップＳ５１５でＤ
／Ａ変換器１０７に出力されて、楽音データが発音処理
される。

【００７０】ところで、上述ステップＳ５２１に続くＳ
５２２において、読出終了アドレスレジスタ３０７の値
を参照し、その値が「−１」であれば、それは、上述し
たステップＳ５０５において、読出タイミング例えば図
３(a) の読出しタイミング時刻Ｔ３となり、ステップＳ
５０７において発音すべき楽音データ例えば同図(a)の
入力データ３４が有ることを判別して、読出し先頭アド
レスと読出し終了アドレスを設定した（すなわち、読み
出しを開始した）その楽音データ３４の読み出し終了ア
ドレスが未定のままである、すなわち、読出しタイミン
グ時刻Ｔ３では立ち下がりがまだ検出されていなかった
ものであると判別する（図４のＳ２５参照）。つまり、
検出された入力データの立ち下がりは、目下読み出し中
の楽音データの立ち下がりであると判別して、この場合
は、再び現在書込アドレスレジスタ３０１のアドレスを
「１」減算して、入力データの立ち下がりアドレスであ
る前回書込みアドレスを算出し、その算出した立ち下が
りアドレスを読出終了アドレスレジスタ３０７にセット
する（ステップＳ５２３）。これにより、入力中に読み
出された楽音データの読み出し終了アドレスが設定され
る（図４のＳ２７及びＳ２８参照）。

【００７１】上記ステップＳ５２２の判別で「−１」で
なければ、今回の読み出しタイミングまでに設定された
読出し終了アドレスであり、新たな読み出し終了アドレ
スの指定は、次回の読み出しタイミングまで必要ないと
判別して、直ちにＳ５２４に移行する。

【００７２】このようにして、上述の第１の実施例にお
いては、入力データの入力タイミングの如何にかかわら
ず、予め設定された一定間隔時間毎のタイミングで、入
力データがディレイ出力されるが、入力データを、例え
ば自動伴奏のメロディの拍のタイミングでディレイ出力
するようにすることもできる。これを、第２の実施例と
して以下に説明する。図７は、第２実施例に係わる電子
鍵盤楽器の全体構成図である。図１に示した第１実施例
と同一機能を有する構成部分には同一の番号を付与して
示す。

【００７３】キーボード１１０は、自動伴奏のスタート
／ストップを指示入力するためのＳＴＡＲＴ／ＳＴＯＰ
スイッチ１１０ａ、その自動伴奏のテンポを遅くするた
めのＤＯＷＮスイッチ１１０ｂ及び逆にテンポを速くす
るためのＵＰスイッチ１１０ｃからなるＴＥＭＰＯスイ
ッチ、その他特には図示しない各種のスイッチ、例えば
メロディやコード等を選択するためのスイッチ等を備え
ている。

【００７４】鍵盤１０１は、演奏用操作部であり、ユー
ザが押鍵を行うことによってメロディを演奏することが
できる。自動伴奏データメモリ１１１はＲＯＭ(Read On
ly Memory)等からなり、自動伴奏用の各種メロディデー
タを、１／９６音符単位で記憶しており、ユーザがキー
ボード１１０の自動伴奏用メロディ選択用のスイッチで
任意に選択できる。

【００７５】テンポ値変換テーブル１１２は、図９に示
すように、現在テンポ値と現在基本クロック値とが対応
するテーブルであり、初期状態では現在テンポ値が
「０」、現在基本クロック値が３４０（Ｈ）（Ｈは１６
進値を表す）に設定される。そしてキーボード１１０の
ＤＯＷＮスイッチ１１０ｂが操作される毎に現在テンポ
値が「−１」、「−２」、・・・と選択されるようにな
っており、それに対応する現在基本クロック値が「３Ｅ
６（Ｈ）」、「４Ｅ０（Ｈ）」、・・・と時間が長くな
るように設定されている。一方、キーボード１１０のＵ
Ｐスイッチ１１０ｃが操作される毎に現在テンポ値が
「＋１」、「＋２」、・・・と選択されるようになって
おり、それに対応する現在基本クロック値が「２Ｃ８
（Ｈ）」、「２７０（Ｈ）」、・・・と時間が短くなる
ように設定されている。この現在基本クロック値の示す
時間を１／９６音符の時間としてテンポが設定され、そ
の１／９６音符が２４個（１／４音符）で１拍のテンポ
となる。

【００７６】ＣＰＵ１０２は、その内部に、図８に示す
リズムＯＮフラグレジスタ２０１、現在テンポ値レジス
タ２０２、現在基本クロックレジスタ２０３、基本クロ
ックカウンタ２０４、１／９６音符数レジスタ２０５、
及び拍数レジスタ２０６等の各レジスタを有している。
ＣＰＵ１０２は、キーボード１１０からの指示により選
択した現在テンポ値とその現在テンポ値に対応する現在
基本クロック値を、テンポ値変換テーブル１１２から読
み出して、現在テンポ値レジスタ２０２及び現在基本ク
ロック値レジスタ２０３にそれぞれ格納する。

【００７７】そして、ＣＰＵ１０２は、クロック毎に#1
及び#2のＤＳＰ１０５にＤＳＰ制御信号を出力し、リズ
ムがスタートすると#1のＤＳＰ１０５にリズムスタート
信号を出力し、詳しくは後述するが１／９６音符数レジ
スタ２０５の時間経過毎に自動伴奏データメモリ１１１
から自動伴奏用メロディデータを順次読み出して、図１
０に示すフォーマットの音源データを作成して音源１０
３に出力する。

【００７８】さらに、ＣＰＵ１０２は、上記と並行し
て、鍵盤の押鍵状態を取り込み、各押鍵動作に基づいて
音源１０３に対してメロディ音の発音を指示するための
音源データを生成し、同様に音源１０３に出力する。

【００７９】ここで、上記ＣＰＵ１０２から音源１０３
へ出力される図１０に示すフォーマットの音源データに
ついて説明する。音源データは、発音チャネル、発音フ
ラグ、出力フラグ、波形スタートアドレスと波形エンド
アドレスと波形ループアドレスとからなる波形データ、
及び周波数データで構成される。上記発音チャネルは、
音源１０３において複数の楽音を並列して処理可能とす
るための時分割処理のタイミングを指示する。発音フラ
グは、楽音の発音か消音かを指示する。出力フラグは、
楽音データを図７の#1又は#2のいずれのＤＳＰ１０５に
出力するかを指示する。波形スタートアドレス及び波形
エンドアドレスは、図７の音源１０３が波形メモリ１０
４から波形データを読み出すための先頭アドレスと最終
アドレスを指示する。波形ループアドレスは、音源１０
３が波形メモリ１０４から一定のアドレス範囲の波形デ
ータを繰り返し読み出すための繰り返しアドレスを指示
する。これにより、楽音を長時間発音させることが可能
となる。そして、周波数データは、音源１０３が波形メ
モリ１０４から波形データを読み出すときの歩進幅を指
示する。これにより発音される楽音の音高が確定する。

【００８０】図７の音源１０３は、上述の音源データに
基づいて波形メモリ１０４から楽音波形データを読み出
し、そのデータに上述のエンベロープデータに基づくエ
ンベロープ特性を付加して楽音データを生成し、エンベ
ロープ付加処理を行うＤＳＰ１０５に出力する。ここ
で、音源１０３は、各楽音データを、それに対応する音
源データである出力フラグが“０”に設定されている場
合には#1のＤＳＰ１０５に出力し、“１”が設定されて
いる即ち伴奏音の楽音データの場合には#2のＤＳＰ１０
５にそれぞれ出力する。#1及び#2のＤＳＰ１０５は、Ｃ
ＰＵ１０２から入力されるＤＳＰ制御信号により、音源
１０３から入力される各楽音データの１サイクルの処理
を開始する。

【００８１】このとき、#1のＤＳＰ１０５は、上記入力
された楽音データを入力データメモリ１１５に一時的に
書き込み、その書き込んだ楽音データを、ＣＰＵ１０２
から入力される読出信号に基づいて読み出して出力す
る。例えば読出信号が拍のタイミングで出力される場合
には、ディレイ音は拍の頭で付加される。

【００８２】なお、#1のＤＳＰ１０５におけるディジタ
ル楽音信号の処理は、上述した押鍵に基づいて音源１０
３で生成される楽音信号のみではなく、マイクロホンを
具えたアナログ入力回路１１３及びＡ／Ｄコンバータ１
１４を介して入力されるディジタル楽音信号（又はディ
ジタル音声信号）に対しても同様になし得る。

【００８３】これにより、#1及び#2のＤＳＰ１０５でエ
フェクトが付加された２系統の楽音データは、ミキサ回
路１０６で混合され、Ｄ／Ａ変換器１０７でアナログ楽
音信号に変換された後、アンプ１０８を介してスピーカ
１０９から放音される。

【００８４】続いて、図１１に、上述の音源１０３の構
成を示す。同図において、ラッチ５０１〜５０７は、図
７のＣＰＵ１０２から送られてきた図１０のフォーマッ
トの音源データを、同じくＣＰＵ１０２から出力される
音源データラッチクロックによってラッチする。また、
ラッチ５０８は、図７のＣＰＵ１０２から送られてきた
エンベロープデータを、これもＣＰＵ１０２から出力さ
れるエンベロープデータラッチクロックによってラッチ
する。そして、ラッチ５０２は、ラッチした発音フラグ
を、波形メモリ制御回路５０９に出力する。

【００８５】波形メモリ制御回路５０９は、発音フラグ
が“１”のとき、即ち、発音指示が行われた場合は、ラ
ッチ５０１にラッチされた発音チャネルと、ラッチ５０
４〜５０６にラッチされた波形データ（波形のアドレス
情報）を取り込み、何れの発音チャネルを波形メモリの
どのアドレス範囲で鳴らすかを決定し、読み出し制御用
の制御信号ＯＥ、ＣＥ、及び波形メモリアドレスを生成
して、図１の波形メモリ１０４に出力する。

【００８６】エンベロープ制御回路５１０は、上記によ
り波形メモリ１０４から読み出される波形データを取り
込み、ラッチ５０８にラッチされたエンベロープデータ
と乗算し、その乗算結果を楽音データとして、#1及び#2
両方の楽音データ加算器５１１に出力する。 なお、上
記の音源１０３は、内部のデータを全て時分割で処理す
る。このため、エンベロープ制御回路５１０は、楽音デ
ータを、例えば１チャネル〜３２チャネルの各発音チャ
ネル毎に、時分割処理によって#1及び#2両方の楽音デー
タ加算器５１１に出力する。

【００８７】一方、出力制御回路５１２は、#1及び#2の
各加算器ラッチクロックＡＬＣＫ１及びＡＬＣＫ２を、
#1及び#2の各楽音データ加算器５１１に供給する。この
とき出力制御回路５１２は、後述するように、ラッチ５
０１にラッチされた発音チャネルとラッチ５０３にラッ
チされた出力フラグとから、各チャネルの楽音データが
#1又は#2のいずれの出力ラッチ５１３から出力されるも
のであるかを判別し、各チャネル毎に出力フラグの情報
を生成し、各発音チャネルのタイミングで、ＡＬＣＫ１
又はＡＬＣＫ２の何れか一つのみを#1又は#2の対応する
楽音データ加算器５１１に出力する。

【００８８】従って、#1の楽音データ加算器５１１は、
出力フラグが“０”である発音チャネルの楽音データの
みを加算し、#2の楽音データ加算器５１１は出力フラグ
が“１”（伴奏音）である発音チャネルの楽音データの
みを加算してそれぞれ出力する。

【００８９】#1及び#2の各出力ラッチ５１３は、上記#1
及び#2の各楽音データ加算器５１１の出力を出力制御回
路５１２からの出力ラッチクロックＯＬＣＫによってそ
れぞれラッチし、図７の#1及び#2の各ＤＳＰ１０５にそ
れぞれ出力する。

【００９０】図１２に、上記出力制御回路５１２の構成
を示す。同図において、発音チャネルデコーダ６０２
は、上述の図１１のラッチ５０１にラッチされた発音チ
ャネルをデコードし、そのデコードの結果ハイレベルと
なった出力を#1〜#32 の内いずれか１つのアンド回路６
０３へ加える。

【００９１】#1〜#32 のアンド回路６０３は、上記発音
チャネルデコーダ６０２から加えられる入力がハイレベ
ルとなっているいずれか１つのアンド回路６０３の出力
が、特には図示しないクロック発生回路からの音源クロ
ックＣＫ２の入力タイミングでハイレベルとなり、その
ハイレベルとなった出力をラッチクロックとして#1〜#3
2 の内いずれか１つのラッチ６０１へ加える。

【００９２】このラッチクロックに基づいて、#1〜#32
のラッチ６０１のうち、図１１のラッチ５０１にラッチ
された発音チャネルに相当するラッチ６０１が、図１１
のラッチ５０３にラッチされた出力フラグをラッチす
る。このときアンド回路６０３からラッチクロックの入
力しないラッチ６０１は、以前にラッチしたデータをそ
のまま保持する。

【００９３】このようにして、#1〜#32 のラッチ６０１
には、各発音チャネル毎の出力フラグの情報がラッチさ
れる。一方、カウンタ６０４及びデコーダ６０５は、ク
ロック発生回路からの音源クロックＣＫ２に基づいて、
チャネル信号を生成する。

【００９４】デコーダ６０５は、３２種類のチャネル信
号のうち順次１つが“１”になるように、詳しくは後述
する音源クロックＣＫ２に同期する各タイミング毎に、
１チャネル信号、２チャネル信号、３チャネル信号、・
・・、３２チャネル信号、１チャネル信号、・・・とい
う順番で、#1〜#32 のナンド回路６０６に“１”を出力
する。

【００９５】#1〜#32 のナンド回路６０６は、上述のデ
コーダ６０５から入力されるチャネル信号及び前述の#1
〜#32 のラッチ６０１から入力される出力フラグが共に
“１”であるときは“０”を、チャネル信号及び出力フ
ラグのいずれか一方又は両方が“０”であるときは
“１”を、それぞれナンド回路６０７に出力する。

【００９６】この結果、ナンド回路６０７は、各ナンド
回路６０６の各出力を入力として、図１４で後述するよ
うに、#1〜#32 の各ラッチ６０１にラッチされた各発音
チャネル毎の出力フラグの“０”又は“１”の何れかの
状態を、インバータ６０８及び#2のアンド回路６０９に
時分割で出力する。

【００９７】上記ナンド回路６０７の出力“０”が加わ
ると、インバータ６０８は、#1のアンド回路６０９に
“１”を出力し、その出力を入力として#1のアンド回路
６０９は、特には図示しないクロック発生回路からの音
源クロックＣＫ１が“１”となるタイミングで、“１”
を出力して、この信号を#1加算器ラッチクロックＡＬＣ
Ｋ１として図１１の#1の楽音データ加算器５１１に供給
する。

【００９８】一方、ナンド回路６０７の出力“１”が加
わると、#2のアンド回路６０９は、音源クロックＣＫ１
が“１”となるタイミングで、“１”を出力し、この信
号を#2加算器ラッチクロックＡＬＣＫ２として図１１の
#2の楽音データ加算器５１１に供給する。

【００９９】また、デコーダ６０５は、“１”となった
３２チャネル信号を図１１の#1及び#2の楽音データ加算
器５１１及びラッチ６１０にも供給する。ラッチ６１０
は、デコーダ６０５から加わる“１”となった３２チャ
ネル信号を音源クロックＣＫ１によってラッチしてアン
ド回路６１１に出力し、アンド回路６１１は、ラッチ６
１０の出力“１”を入力として、音源クロックＣＫ２に
同期して、出力ラッチクロックＯＬＣＫを出力し、これ
を図１１の#1及び#2の出力ラッチ５１３に供給する。

【０１００】次に、図１３は、図１１の示す音源１０３
の#1及び#2の楽音データ加算器５１１の共通の構成図で
ある。この回路において、アダー７０１は、図１１のエ
ンベロープ制御回路５１０から入力される時分割の楽音
データを次々に加算して、最終的な出力データを生成す
るように構成される。

【０１０１】即ち、同図において、ラッチ７０２及びラ
ッチ７０３は、アダー７０１による計算結果を、図１２
の出力制御回路５１２で生成された#1加算器ラッチクロ
ックＡＬＣＫ１又は#2加算器ラッチクロックＡＬＣＫ２
によって順次ラッチし、ラッチ７０２はラッチデータを
#1又は#2のＤＳＰ１０５へ出力し、ラッチ７０３はラッ
チデータを再びアダー７０１に戻す。

【０１０２】このことにより、時分割の楽音データがア
ダー７０１で次々に加算され、図１３の構成が図１１の
#1の楽音データ加算器５１１である場合は、図１１の出
力制御回路５１２から#1加算器ラッチクロックＡＬＣＫ
１が出力される発音チャネル、即ち、出力フラグが
“０”である発音チャネルの楽音データのみが加算さ
れ、同様に、図１２の構成が図１１の#2の楽音データ加
算器５１１である場合は、図１１の出力制御回路５１２
から#2加算器ラッチクロックＡＬＣＫ２が出力される発
音チャネル、即ち、出力フラグが“１”である発音チャ
ネルの楽音データのみが加算されることになる。

【０１０３】なお、アダー７０１による加算結果は、ラ
ッチ７０３において、図１１の出力制御回路５１２内の
図１２のデコーダ６０５から３２チャネル信号が出力さ
れるタイミングでクリアされる。即ち、１チャネル信号
から３２チャネル信号までが出力される各サンプリング
区間毎に、各発音チャネルの楽音データの加算結果がク
リアされることになる。

【０１０４】以上の構成の本実施例において、まず図７
の音源１０３の動作例を、図１４の動作タイミングチャ
ートによって説明する。同図の例では、発音チャネルの
１チャネル、２チャネル、４チャネル、・・・、３１チ
ャネルでは、発音チャネル毎の出力フラグが“０”、３
チャネル、５チャネル、６チャネル、・・・、３２チャ
ネルでは“１”になっている。

【０１０５】従って、#1のアンド回路６０９（図１２参
照）は、１チャネル、２チャネル、４チャネル、・・
・、３１チャネルの各発音チャネルの時分割タイミング
で、#1加算器ラッチクロックＡＬＣＫ１を出力し、#2の
アンド回路６０９は、３チャネル、５チャネル、６チャ
ネル、・・・、３２チャネルの各発音チャネルの時分割
タイミングで、#2加算器ラッチクロックＡＬＣＫ２を出
力する。

【０１０６】従って、#1の楽音データ加算器５１１（図
１１及び図１３参照）は、１チャネルの楽音データＤ
１、２チャネルの楽音データＤ２、４チャネルの楽音デ
ータＤ４、・・・、３１チャネルの楽音データＤ３１を
累算した楽音データＤ１＋Ｄ２＋Ｄ４＋・・・＋Ｄ３１
を出力し、#2の楽音データ加算器５１１は、３チャネル
の楽音データＤ３、５チャネルの楽音データＤ５、・・
・、３２チャネルの楽音データＤ３２を累算した楽音デ
ータＤ３＋Ｄ５＋・・・＋Ｄ３２を出力する。次に、Ｃ
ＰＵ１０２及び#1のＤＳＰ１０５の動作パターンの概略
を、図１５の動作例の模式図を用いて説明する。

【０１０７】同図の(a) はリズムのスタート、１拍目、
２拍目、・・・を表し、(b) は１／９６音符のカウント
を表し、(c) は入力波形データ９１ａ、・・・、９１
ｂ、・・・、を、(d) はその波形データの書き込みアド
レスをそれぞれ表し、(e) は波形データ９１ａ、９１ｂ
等が読み出されるタイミングを、(f) はそれらの波形デ
ータの読み出されるアドレスをそれぞれ表し、(g) は後
述する#1のＤＳＰ１０５の入力有フラグＦＬＡＧ１４８
のＯＮ／ＯＦＦを表し、(h) はＣＰＵ１０２の基本クロ
ックカウンタ２０４の値が初期値「３４０」から減算さ
れていく状態すなわち「０００」になる毎に、同時に再
び「３４０」にセットされ、次に減算されて「３３
Ｆ」、「３３Ｅ」、・・・となる状態を表し、(i) はＣ
ＰＵ１０２の１／９６音符数レジスタ２０５の値がイン
クリメントされていく状態を表し、そして(j) はＣＰＵ
１０２から出力される読出信号を表している。

【０１０８】本実施例において自動伴奏データは１／９
６音符単位のデータであり、また、１／９６音符が２４
個で１拍となること（同図(b) 参照）及びテンポが異な
ると１／９６音符の時間が異なることは既述の通りであ
る。

【０１０９】#1のＤＳＰ１０５に入力されるディジタル
波形信号は逐次入力データメモリ１１４に書き込まれ
（同図(c) 参照）、例えば同図のアドレス０００５〜０
００Ａに書き込まれた波形データ９１ａのように一定以
上の振幅値を有する波形データは、次の拍（この場合は
１拍目９２ａ）の頭で読み出されて出力される（同図
(e) 参照）。また、１拍目９２ａと２拍目９２ｂの間
に、一定以上の振幅値を有して書き込まれた例えば同図
のアドレス９ＢＦ２〜９ＢＦ８の波形データ９１ｂは、
２拍目９２ｂの頭で読み出されて出力される（同じく同
図(e) 参照）。

【０１１０】上記波形データ９１ａ、９１ｂ等の一定以
上の振幅値を有する波形データは、その波形データの初
めと終りのアドレスが記憶され（同図(f) 参照）、さら
に#1のＤＳＰ１０５の入力有フラグＦＬＡＧ１４８がＯ
Ｎとなることにより（同図(g) 参照）、ＣＰＵ１０２か
ら出力される読出信号（同図(f) 参照）に基づいて読み
出される。

【０１１１】続いて、ＣＰＵ１０２によって実行される
音源データ生成の処理動作を図１６及び図１７に示す動
作フローチャートを用いて説明する。なお、これらの処
理は、ＣＰＵ１０２が特には図示しないＲＯＭなどに記
憶された制御プログラムを実行することにより実現す
る。また、ＣＰＵ１０２によるエンベロープデータの生
成処理については、一般的な電子楽器における処理と変
わるところはなく、したがって、その説明は省略する。

【０１１２】図１６に示す処理においては、電源がオン
されるとスタートし、ＣＰＵ１０２は、図８のリズムＯ
Ｎフラグレジスタ２０１、現在テンポ値レジスタ２０
２、現在基本クロックレジスタ２０３、基本クロックカ
ウンタ２０４、１／９６音符数レジスタ２０５、及び拍
数レジスタ２０６の各レジスタの内容などを初期設定し
た後、以下に説明するステップＳ０１〜Ｓ１８の各処理
を一定周期で繰り返し実行する。

【０１１３】まず、図７のキーボード１１０の全スイッ
チの操作状態を走査し、それらのキーステータスを取り
込む（ステップＳ０１）。続いて、上記取り込んだキー
ステータスに基づいて、ＳＴＡＲＴ／ＳＴＯＰスイッチ
１１０ａが押された（入力操作された）か否か判別する
（ステップＳ０２）。

【０１１４】この判別で、ＳＴＡＲＴ／ＳＴＯＰスイッ
チ１１０ａが入力操作されていれば、次に、リズムＯＮ
フラグレジスタ２０１を参照し、その値が「１」否かを
判別する（ステップＳ０３）。これにより、上記ＳＴＡ
ＲＴ／ＳＴＯＰスイッチ１１０ａの入力操作が自動伴奏
のリズムスタート中においてなされたものであるか否か
が判別される。

【０１１５】リズムＯＮフラグレジスタ２０１の値が
「１」でない、即ち「０」であれば、その場合は、リズ
ムＯＮフラグレジスタ２０１を「１」にセットする（ス
テップＳ０４）。これにより、自動伴奏のリズムがスタ
ートしていないときにおけるＳＴＡＲＴ／ＳＴＯＰスイ
ッチ１１０ａの入力操作は、自動伴奏のリズムスタート
を指示したものであると判定され、自動伴奏のリズムが
スタートしたことを示すフラグが設定される。

【０１１６】続いて、基本クロックカウンタ２０４に、
現在基本クロックレジスタ２０３の現在基本クロック値
を設定すると共に、１／９６音符数レジスタ２０５及び
拍数レジスタ２０６をクリアする（ステップＳ０５）。
これにより、自動伴奏のテンポが設定されると共にその
テンポにおける１拍の時間計測が開始される。

【０１１７】次に、#1のＤＳＰ１０５に、リズムスター
ト信号を送信する（ステップＳ０６）。これにより、後
述する自動伴奏のリズムの拍に応じたディレイ処理が#1
のＤＳＰ１０５によってなされる。

【０１１８】なお、上記ステップＳ０３で、リズムＯＮ
フラグレジスタ２０１の値が「１」であればリズムＯＮ
フラグレジスタ２０１を「０」にセットする（ステップ
Ｓ０７）。これにより、自動伴奏のリズムがスタートし
ているときにおけるＳＴＡＲＴ／ＳＴＯＰスイッチ１１
０ａの入力操作は、自動伴奏のリズムの停止を指示した
ものであると判定され、自動伴奏のリズム停止を示すフ
ラグが設定される。

【０１１９】そして、この場合は、次に自動伴奏停止に
対応する消音指示のための音源データを生成する処理を
実行する（ステップＳ０８）。この処理では、図１０の
フォーマットの音源データに、消音すべき発音チャネル
がセットされると共に、発音フラグには消音を示す値
“０”がセットされる。

【０１２０】上記ステップＳ０４〜Ｓ０６の処理、又は
ステップＳ０７及びＳ０８の処理に続いて、再びステッ
プＳ０１で取り込んだキーステータスに基づいてキーボ
ード１１０のＴＥＭＰＯスイッチ（ＤＯＷＮスイッチ１
１０ｂ又はＵＰスイッチ１１０ｃ）が押されたか（入力
操作されたか）否か判別する（ステップＳ０９）。この
判別で、ＤＯＷＮスイッチ１１０ｂが押されていた場合
は、図８(a) の現在テンポ値レジスタ２０２の現在テン
ポ値を「１」デクリメントし（ステップＳ１１）、続い
て、図９のテンポ変換テーブル１１２から上記デクリメ
ントした現在テンポ値に対応する現在基本クロック値を
読み出して、現在基本クロックレジスタ２０３にセット
する（ステップＳ１２）。これにより、ユーザによるＤ
ＯＷＮスイッチ１１０ｂの入力操作に対応してテンポが
遅い方へと変更され、その変更されたテンポに対応する
時間を計時するための、より長い現在基本クロック値が
設定される。

【０１２１】また、上記ステップＳ０９の判別で、ＵＰ
スイッチ１１０ｃが押されていた場合は、現在テンポ値
レジスタ２０２の現在テンポ値を「１」インクリメント
した後（ステップＳ１０）、ステップＳ１２に進む。こ
れにより、ユーザによるＵＰスイッチ１１０ｃの入力操
作に対応してテンポが速い方へと変更され、その変更さ
れたテンポに対応する時間を計時するための、より短い
現在基本クロック値が設定される。

【０１２２】次に、ステップＳ１３〜Ｓ１８の処理を行
う。これら一連の処理は、各押鍵動作又は離鍵動作に基
づき波形メモリ１０４から波形データを読み出して楽音
（メロディ音）の発音又は消音を指示するための図１０
に示すフォーマットの音源データを生成する処理であ
る。

【０１２３】まず、鍵盤１０１の鍵域を走査し、全鍵の
キーステータスを取り込み（ステップＳ１３）、続い
て、そのキーステータスに基づいて、鍵操作があったか
否か判別する（ステップＳ１４）。この処理では、ユー
ザが鍵操作を行ったか否か、及び鍵操作を行った場合に
は押鍵を行ったか又は離鍵を行ったかを判別する。

【０１２４】そして、押鍵の操作が行われたと判別した
場合には、押鍵された鍵に対応する発音されるべき楽音
の波形データと周波数データを生成して音源データを作
成し、その発音チャネルには音源１０３で処理中の発音
チャネルのうち空いている発音チャネルを付与して、発
音フラグを“１”に設定し、その出力フラグを“０”に
セットする（ステップＳ１５）。

【０１２５】上記Ｓ１４で、離鍵の操作が行われたと判
別した場合には、離鍵操作に対応する処理を行う（ステ
ップＳ１６）。この処理では、図１０の音源データに、
消音すべき発音チャネルをセットすると共に、発音フラ
グには消音を示す値“０”をセットして、消音指示のた
めの音源データを生成する。

【０１２６】上記ステップＳ１５又はＳ１６に続いて、
上述したステップＳ１４〜Ｓ１６の各処理を全鍵につい
て行ったか否か判別し（ステップＳ１７）、まだ全鍵に
ついて行っていなければステップＳ１４に戻る。これに
より、上述したステップＳ１４〜Ｓ１６の各処理が、ユ
ーザによって鍵操作された全ての鍵に対して実行され
る。

【０１２７】そして、ステップＳ１７において、鍵操作
された全鍵について発音又は消音指示のための音源デー
タの生成処理を終了したことを判別した場合は、上述し
た処理により生成した音源データを、エンベロープデー
タと共に図７の音源１０３に供給する（ステップＳ１
８）。

【０１２８】このようにして、音源１０３で生成される
当該楽音は、上記ステップＳ１５で出力フラグを“０”
にセットしてあることにより、図７の#1のＤＳＰ１０５
でエフェクト処理されることになる。

【０１２９】また、上記ステップＳ１４で、鍵操作がな
にもなければ直ちに処理を終了する。続いて、図１７に
示すタイマインタラプト処理について説明する。

【０１３０】この処理は、上述した図１６の処理フロー
チャートに示すように実行している鍵操作時における一
連の繰り返し処理のプログラムに、ある一定時間毎に割
り込みを掛けて以下に説明する処理を実行する。また、
図８の基本クロックカウンタ２０４にセットされる現在
基本クロック値（現在基本クロックレジスタ２０３に設
定された値）を、図１５に例示した「３４０」として説
明する。

【０１３１】ＣＰＵ１０２は、まず、基本クロックカウ
ンタ２０４をデクリメントする（ステップＳ２１）。次
に、そのデクリメントした基本クロックカウンタ２０４
が「０」となったか否かを判別し（ステップＳ２２）、
「０」でなければ#1及び#2のＤＳＰ１０５にＤＳＰ制御
信号を送信する（ステップＳ３２）ということを繰り返
す。

【０１３２】これにより、基本クロックカウンタ２０４
に設定された現在基本クロック値が、「０」となるまで
タイマインタラプト処理毎にデクリメントされて、設定
された現在基本クロック値が示す時間が計数される（図
１５(h) の３３Ｆ、３３Ｅ、・・・、００１、０００参
照）。

【０１３３】そして、現在基本クロック値が示す時間が
経過し、上記ステップＳ２２で基本クロックカウンタ２
０４が「０」となったことを判別したときは、以下のス
テップＳ２３〜Ｓ２８の処理に進む。

【０１３４】まず、１／９６音符数カウンタ２０５の値
を「１」インクリメントする（ステップＳ２３）。これ
により、選択されたテンポに対応する現在基本クロック
値が示す時間が経過する毎に、１／９６音符数ウンタ２
０５の値が「１」インクリメントされる（図１５の(h),
(i) 参照）。

【０１３５】続いて、基本クロックカウンタ２０４に、
現在基本クロックレジスタ２０３の値をセットする（ス
テップＳ２４）。これにより、次回のタイマインタラプ
ト処理から再び現在基本クロック値、例えば「３４０」
が示す時間経過が計測される（図１５の(h) 参照）。

【０１３６】そして、自動伴奏データメモリ１１１から
自動伴奏データを読み出して（ステップＳ２５）、図１
０に示すフォーマットの音源データを作成し、その出力
フラグを「１」に設定し（ステップＳ２６）、その音源
データを音源１０３に供給する（ステップＳ２７）。こ
れにより、現在基本クロック値が示す時間が経過する毎
に自動伴奏データが読み出されて楽音データが作成さ
れ、音源データの出力フラグが「１」であることにより
#2のＤＳＰ１０５で信号処理されて、ミキサ回路１０６
に出力される。

【０１３７】上記ステップＳ２３〜Ｓ２７の処理に続い
て、１／９６音符数カウンタ２０５の値が「２４」とな
っているか否か判別し（ステップＳ２８）、まだ「２
４」でなければステップＳ３２の処理を行って処理を終
了するということを時間割り込み毎に繰り返す。

【０１３８】この結果、現在基本クロック値が示す時間
が経過する毎に１／９６音符数カウンタ２０５の値がイ
ンクリメントされる（図１５の(h),(i) 参照）。そし
て、１／９６音符数カウンタ２０５の値が「２４」とな
ったことを判別したならば、次に拍数レジスタ２０６を
「１」インクリメントする（ステップＳ２９）。これに
より、１／９６音符２４個分の時間経過毎に、１拍の経
過がカウントされる（図１５の(i) 参照）。

【０１３９】次に、１／９６音符数カウンタ２０５をク
リアする（ステップＳ３０）。これにより、次回から再
び現在基本クロック値が示す時間が経過する毎に、１／
９６音符数カウンタ２０５により「０」〜「２４」まで
計数することができるようになる。

【０１４０】続いて、#1のＤＳＰ１０５に読出信号を送
信する（ステップＳ３１）。これにより、#1のＤＳＰ１
０５によって拍の頭でディレイ音が付加されるようにな
る（図１５の(e),(f),(j) 参照）。

【０１４１】そしてステップＳ３２の処理を行って時間
割り込み処理を終了する。続いて、上記#1のＤＳＰ１０
５が行う処理動作を、図１８及び図１９のフローチャー
トを用いて説明する。なお、この処理では、#1のＤＳＰ
１０５は、内部に有する図８に示す各レジスタを使用す
る。

【０１４２】同図に示す現在書込アドレスレジスタ１４
１は、入力データメモリ１１５の入力データ書き込みア
ドレスを記憶し、そのアドレスは１サイクル毎にインク
リメントされる。

【０１４３】前回エンベロープ値レジスタ１４２は、前
回の入力データの振幅が所定値以上のとき「１」を記憶
し、所定値未満のとき「０」を記憶する。現在エンベロ
ープ値レジスタ１４３は、今回の入力データの振幅が所
定値以上のとき「１」を記憶し、所定値未満のとき
「０」を記憶する。

【０１４４】次回読出し先頭アドレスレジスタ１４４
は、前回エンベロープ値レジスタ１４２の値が「０」
で、現在エンベロープ値レジスタ１４３の値が「１」の
とき現在書込アドレスレジスタ１４１の入力データ書き
込みアドレスを記憶する。

【０１４５】次回読出し終了アドレスレジスタ１４５
は、前回エンベロープ値レジスタ１４２の値が「１」
で、現在エンベロープ値レジスタ１４３の値が「０」の
とき現在書込アドレスレジスタ１４１の入力データ書き
込みアドレスの１つ前のアドレスを記憶する。

【０１４６】現在読出アドレスレジスタ１４６は、次回
読出し先頭アドレスレジスタ１４４から転送されるアド
レスを記憶し、そのアドレスはデータ読み出し毎にイン
クリメントされる。

【０１４７】読出終了アドレスレジスタ１４７は、次回
読出し終了アドレスレジスタ１４５から転送されるアド
レスを記憶する。入力有ＦＬＡＧレジスタ１４８は、デ
ータ読み出しタイミングで、読み出すべきデータが有る
ときは「１」を記憶し、ないときは「０」を記憶する。

【０１４８】読出中ＦＬＡＧレジスタ１４９は、現在読
出アドレスレジスタ１４６に記憶されているアドレスか
ら読出終了アドレスレジスタ１４７に記憶されているア
ドレスまでデータ読み出し行われる間「１」を記憶し、
他のときは「０」を記憶する。

【０１４９】そして、#1のＤＳＰ１０５は、図１８のフ
ローチャートのスタート時において、上記の現在書込ア
ドレスレジスタ１４１にオール「Ｆ」を設定し、その他
のレジスタには「０」を設定して各レジスタを初期化す
る。

【０１５０】次に、ＣＰＵ１０２からＤＳＰ制御信号が
入力されたか否か判別を繰り返す（ステップＳ１２０
１）。これにより、ＣＰＵ１０２によって図１７のタイ
マインタラプト処理で出力されるＤＳＰ制御信号の出力
タイミング毎に、以下に説明する処理が行われる。

【０１５１】すなわち、ＤＳＰ制御信号が入力されたこ
とを判別した場合は、音源１０３から出力された楽音デ
ータを入力データとして取り込む（ステップＳ１２０
２）。続いて、現在書込アドレスレジスタ１４１をイン
クリメントする（ステップＳ１２０３）。これにより、
上記取り込んだ入力データ（以下、音源１０３又はアナ
ログ入力回路１１３から直接取り込んだものを入力デー
タと言い、それを入力データメモリ１１５に書き込んだ
以後のものを楽音データと言う）の書き込みアドレスが
設定される。

【０１５２】続いて、入力データメモリ１１５の現在書
込アドレスレジスタ１４１に設定されたアドレスに上記
取り込んだ入力データを楽音データとして書き込む（ス
テップＳ１２０４）。これにより、例えば図１５(c),
(d) に示したような入力された楽音波形データがアドレ
ス順に書き込まれる。

【０１５３】次、ＣＰＵ１０２からリズムスタート信号
を受信したが否か判別する（ステップＳ１２０５）。こ
の判別で、リズムスタート信号を受信しなかったとき
は、直ちにステップＳ１２０７に進むが、受信していれ
ば、入力有ＦＬＡＧレジスタ１４８を「０」に設定した
後（ステップＳ１２０６）、ステップＳ１２０７に進
む。これにより、リズムスタート前に入力されたリズム
と無関係な楽音データが自動伴奏リズムのタイミングに
乗ってディレイ付加されることが防止される。

【０１５４】ステップＳ１２０７では、ＣＰＵ１０２か
ら読出信号を受信したか否か判別する。例えばスタート
直後であれば受信はないので、その場合は直ちにステッ
プＳ１２０８に進み、現在読出アドレスレジスタ１４６
の値を「１」インクリメントする。これは、後述する楽
音データの読み出しが開始されていた場合に、後段のス
テップＳ１２１５で楽音データを順次読み出すための処
理である。

【０１５５】続いて、読出中ＦＬＡＧレジスタ１４９の
値が「１」となっているか否か判別し（ステップＳ１２
１３）、この場合もスタート直後であれば値は「０」で
あり、すなわち読み出し中ではないと判別して、その場
合は楽音データを「０」（無音）に設定する（ステップ
Ｓ１２１４）。これにより、楽音データ読み出し中でな
ければ、楽音は発音されないことになる。

【０１５６】そして、読み出した楽音データをＤ／Ａ変
換器１０７に出力する（ステップＳ１２１６）。この処
理は、前段のステップＳ１２１３で、楽音データ読み出
し中であった場合に対応する処理である。

【０１５７】次に、前述のステップＳ１２０２で取り込
んだ入力データのエンベロープ値を抽出し、その抽出し
たエンベロープ値が予め設定されている一定値以上なら
現在エンベロープ値レジスタ１４３を「１」に設定し、
一方、一定値未満の場合は「０」に設定する（ステップ
Ｓ１２１７）。

【０１５８】続いて、前回エンベロープ値レジスタ１４
２の値が「０」で且つ上記ステップＳ１２１７で設定し
た現在エンベロープ値レジスタ１４３の値が「１」か否
か、すなわち入力データが立ち上がっているか否か判別
する（ステップＳ１２１８）（図１５(c),(d) のアドレ
ス「０００４」と「０００５」、またはアドレス「９Ｂ
Ｆ１」と「９ＢＦ２」参照）。

【０１５９】そして、入力データが立ち上がっていると
判別した場合は、まず現在書込アドレスレジスタ１４１
のアドレスを次回読出し先頭アドレスレジスタ１４４に
セットする（ステップＳ１２１９）。これにより、例え
ば図１５(c) に示す入力データ９１ａの立ち上がりのア
ドレスである同図(d) に示す書き込アドレスの「０００
５」が、次のタイミングで読み出すための読出し先頭ア
ドレスとして設定される。

【０１６０】次に、次回読出終了アドレスレジスタ１４
５を「−１」にセットする（同じくステップＳ１２１
９）。これにより、次のタイミングで読み出す楽音デー
タの読み出し終了アドレスが未定であることが示され
る。

【０１６１】続いて、入力有ＦＬＡＧレジスタ１４８を
「１」にセットする（ステップＳ１２２０）。これによ
り、ＣＰＵ１０２の読出信号に基づいて読出し処理すべ
き楽音データのあることが、以後の処理のために示され
る。

【０１６２】そして次に、現在エンベロープ値レジスタ
１４３の値を前回エンベロープ値レジスタ１４２にセッ
トする（ステップＳ１２２５）。これにより、今回の入
力データのエンベロープ値を前回エンベロープ値とし、
一方次回入力される入力データのエンベロープ値を現在
エンベロープ値として、次回の処理において、再び入力
データのエンベロープの変化を判別することができる。

【０１６３】続いて、現在読出アドレスレジスタ１４６
のアドレスと読出終了アドレスレジスタ１４７のアドレ
スとが一致するか否か判別する（ステップＳ１２２
６）。これにより、楽音データ読み出し中である場合に
は、前述のステップＳ１２０８で順次インクリメントさ
れる現在読出アドレスレジスタ１４６のアドレスが読出
終了アドレスに達したか否かが判別される。

【０１６４】この判別で、両アドレスが一致しない場合
は直ちに前述のステップＳ１２０１の処理に戻る。一
方、一致していれば、読出中ＦＬＡＧレジスタ１４９を
「０」にした後（ステップＳ１２２７）、ステップＳ１
２０１の処理に戻る。これにより、楽音データ読み出し
中である場合には、読出中ＦＬＡＧレジスタ１４９の値
は「１」のままとなって読み出し中であることを示し、
これがステップＳ１２１３で判別されて楽音データの読
み出しが続行される。

【０１６５】上記ステップＳ１２１８の判別で、入力デ
ータの立ち上がりでないときは、今度は、前回エンベロ
ープ値レジスタ１４２の値が「１」で且つ現在エンベロ
ープ値レジスタ１４３の値が「０」か否か、すなわち入
力データが立ち下がっているか否か判別し（ステップＳ
１２２１）、まだ入力データが立ち下がっていないと判
別した場合は、直ちにステップＳ１２２５の処理に移行
するということを繰り返す。これにより、例えば図１５
(c) の入力データ９１ａが、同図(d) のアドレス「００
０５」から「０００Ａ」まで順次、前のデータのエンベ
ロープ値と後のデータのエンベロープ値とが比較され
る。

【０１６６】そして、ステップＳ１２２１で入力データ
の立ち下がりを判別したならば（図１５(c),(d) のアド
レス「０００Ａ」と「０００Ｂ」の波形データ、または
アドレス「９ＢＦ８」と「９ＢＦ９」の波形データ参
照）、現在書込アドレスレジスタ１４１のアドレスを
「１」減算して前回書込みアドレスを算出し、その算出
した前回書込みアドレスを次回読出し終了アドレスレジ
スタ１４５にセットする（ステップＳ１２２２）。これ
により、例えば図１５(c) に示す入力データ９１ａの立
ち下がりのアドレスである同図(d) に示す書込みアドレ
スの「０００Ａ」が、次のタイミングで読み出す楽音デ
ータの読出し終了アドレスとして設定される。

【０１６７】続く、ステップＳ１２２３及びＳ１２２４
の処理については後述するが、このようにして、楽音デ
ータを入力データメモリ１１５に順次書き込み、その波
形データの立ち上がりと立ち下がりのアドレスを次回読
出し先頭アドレスレジスタ１４４と次回読出し終了アド
レスレジスタ１４５にそれぞれセットした後、前述のス
テップＳ１２０７の判別で、読出信号を受信した場合は
（図１５(j) の矢印Ａ又はＢ参照）、さらに、入力有Ｆ
ＬＡＧレジスタ１４８の値が「１」となっているか否か
判別し（ステップＳ１２０９）、その値が「１」すなわ
ち前回の拍から今回の拍までの間に入力データがあった
ことを確認して（図１５(c) の波形データ９１ａ又は９
１ｂ、及び(g) の入力有ＦＬＡＧを参照）、次回読出し
先頭アドレスレジスタ１４４のアドレスを現在読出アド
レスレジスタ１４６にセットすると共に、次回読出し終
了アドレスレジスタ１４５のアドレスを読出終了アドレ
スレジスタ１４７にセットする（ステップＳ１２１
０）。これにより、例えば図１５(d) に示す書き込アド
レスの「０００５」と「０００Ａ」が、それぞれ読み出
し開始アドレス及び読み出し終了アドレスとして設定さ
れる。

【０１６８】続いて、読出中ＦＬＡＧレジスタ１４９を
「１」にし（ステップＳ１２１１）、これにより、楽音
データの読み出し中であることを設定し、次に、入力有
ＦＬＡＧレジスタ１４８を「０」にし（ステップＳ１２
１２）、これにより、次回入力データの検出準備をな
し、そして、上記読出中ＦＬＡＧレジスタ１４９が
「１」であることを確認したうえで（ステップＳ１２１
３）、入力データメモリ１１５の現在読出アドレスレジ
スタ１４６のアドレスから楽音データを読み出す（ステ
ップＳ１２１５）。

【０１６９】これにより、現在読出アドレスレジスタ１
４６のアドレスから読出終了アドレスレジスタ１４７の
アドレスまで、例えば図１５(d) に示すアドレス「００
０５」から「０００Ａ」まで、同図(c) の楽音データ９
１ａが順次読み出され、その読み出された楽音データ
が、ステップＳ１２１６でＤ／Ａ変換器１０７に出力さ
れて、楽音データが発音処理される。

【０１７０】ところで、上述ステップＳ１２２２に続く
Ｓ１２２３において、読出終了アドレスレジスタ１４７
の値を参照し、「−１」であれば、上述したステップＳ
１２０８におけるＣＰＵ１０２からの読出信号とステッ
プＳ１２０９における入力有ＦＬＡＧレジスタ１４８の
値「１」とにより読み出しを指示された楽音データの立
ち下がりがまだ検出されておらず、ステップＳ１２１０
で設定された読み出し終了アドレスが未定のままであ
る、すなわち、いま立ち下がった入力データは、今読み
出し中の楽音データであると判別し、この場合は、再び
現在書込アドレスレジスタ１４１のアドレスを「１」減
算して、今読み出し中の楽音データである入力データ
の、立ち下がりアドレスである前回書込みアドレスを算
出し、その算出した立ち下がりアドレスを読出終了アド
レスレジスタ１４７にセットする（ステップＳ１２２
４）。これにより、入力中に読み出された楽音データの
読み出し終了アドレスが設定される。

【０１７１】上記ステップＳ１２２３の判別で「−１」
でなければ、今回の読み出しタイミングで設定された読
出し終了アドレスであり、新たな読み出し終了アドレス
の指定は、次回の読み出しタイミングまで必要ないと判
別して、直ちにステップＳ１２２５に移行する。

【０１７２】上述したように、第１又は第２の実施例に
おいては、楽音データや音声データ等の入力ディジタル
信号にエフェクトをかけるばかりでなく、そのエフェク
トをかけた入力ディジタル信号を、入力のタイミングに
係わらず、所定の一定間隔時間毎のタイミングでディレ
イ出力させることができ、あるいは、自動伴奏メロディ
等の自動発生されたディジタルデータをそのまま又はエ
フェクトを掛けて、その自動発生の拍等のタイミング毎
に、エフェクトをかけた入力ディジタル信号をディレイ
出力させることができる。

【０１７３】

【発明の効果】以上説明したように、本発明によれば、
任意のタイミングで入力された楽音、音声等の入力信号
を所定の間隔又は伴奏メロディの拍等に合わせた一定タ
イミングでリアルタイムでディレイ出力できるので、例
えば自動伴奏等に同期しない誤ったタイミングの入力で
も自動伴奏等に同期したディレイがかけられて出力さ
れ、したがって、演奏の雰囲気を損ねることもなく、充
分に演奏効果を高めることができる。また、そのディレ
イ付加がリアルタイムであるため極めて面白味のある演
奏を楽しむことが可能となる。

【図面の簡単な説明】

【図１】第１実施例の効果付加装置を内蔵した電子鍵盤
楽器の全体構成図である。

【図２】ＤＳＰ内部レジスタの構成図である。

【図３】ＤＳＰの概略動作を説明する図である。

【図４】ＤＳＰ内部レジスタの値の変化を示す図であ
る。

【図５】ＤＳＰの動作を説明するフローチャート（その
１）である。

【図６】ＤＳＰの動作を説明するフローチャート（その
２）である。

【図７】第２実施例の効果付加装置を内蔵した電子鍵盤
楽器の全体構成図である。

【図８】第２実施例のＣＰＵ内部レジスタの構成図であ
る。

【図９】テンポ変換テーブルを説明する図である。

【図１０】音源データフォーマットを示す図である。

【図１１】音源の構成図である。

【図１２】出力制御回路の構成図である。

【図１３】楽音データ加算器の構成図である。

【図１４】第２実施例の動作例を示す動作タイミングチ
ャートである。

【図１５】第２実施例の動作例を説明する模式図であ
る。

【図１６】第２実施例のＣＰＵの動作フローチャートで
ある。

【図１７】第２実施例のＣＰＵのタイマインタラプト処
理のフローチャートである。

【図１８】ＤＳＰ（#1）動作フローチャート（その１）
である。

【図１９】ＤＳＰ（#1）動作フローチャート（その２）
である。

【図２０】ＤＳＰ（#1）の内部レジスタの構成を示す図
である。

【符号の説明】

１０１ 鍵盤 １０２ ＣＰＵ １０３ 音源 １０４ 波形メモリ １０５ ＤＳＰ １０６ ミキサ回路 １０７ Ｄ／Ａ変換器 １０８ アンプ １０９ スピーカ １１０ 自動伴奏データメモリ １１１ メロディガイド １２１、２０１ １／９６音符カウンタ ２０２ 押鍵指定音バッファ １２２ 音長カウンタ １２３ 押鍵タイミングカウンタ １２４ 押鍵指定タイミングレジスタ １２５ 次回音階Ｎｏ．レジスタ １２６ 現在音階Ｎｏ．レジスタ １２７ 押鍵指定音階Ｎｏ．レジスタ

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 入力される信号を記憶する記憶手段と、 前記入力される信号のエンベロープ値が所定値に増加し
   ていることを検出する第１の検出手段と、 前記入力される信号のエンベロープ値が前記所定値から
   減少していることを検出する第２の検出手段と、 前記第１の検出手段により前記入力されるエンベロープ
   値が前記所定値に増加していることが検出されたとき前
   記信号の記憶されている前記信号記憶手段の先頭アドレ
   スを記憶する第１のアドレス記憶手段と、 前記第２の検出手段により前記入力されるエンベロープ
   値が前記所定値から減少していることが検出されたとき
   前記信号の記憶されている前記信号記憶手段の終了アド
   レスを記憶する第２のアドレス記憶手段と、予め設定された一定間隔時間毎に読出しタイミングを計
   数する計数手段と、 前記第１の検出手段により前記入力される信号のエンベ
   ロープ値が所定値に増加していることを検出した後に 前
   記計数手段の計数により読出しタイミングとなったと
   き、前記信号記憶手段の前記第１のアドレス記憶手段に
   記憶された先頭アドレスから前記第２のアドレス記憶手
   段に記憶された終了アドレスまで、前記信号を順次読み
   出す読出手段と、 を有することを特徴とする効果付加装置。
2. 【請求項２】 入力される信号を記憶する記憶手段と、 前記入力される信号のエンベロープ値が所定値に増加し
   ていることを検出する第１の検出手段と、 前記入力される信号のエンベロープ値が前記所定値から
   減少していることを検出する第２の検出手段と、 前記第１の検出手段により前記入力されるエンベロープ
   値が前記所定値に増加していることが検出されたとき前
   記信号の記憶されている前記信号記憶手段の先頭アドレ
   スを記憶する第１のアドレス記憶手段と、 前記第２の検出手段により前記入力されるエンベロープ
   値が前記所定値から減少していることが検出されたとき
   前記信号の記憶されている前記信号記憶手段の 終了アド
   レスを記憶する第２のアドレス記憶手段と、 基本クロックのタイミングに基づいて自動伴奏音を発生
   する自動伴奏発生手段と、 前記基本クロックのタイミングに基づいて前記自動伴奏
   音の拍のタイミングを検出する拍タイミング検出手段
   と、 前記第１の検出手段により前記入力される信号のエンベ
   ロープ値が所定値に増加していることを検出した後に前
   記拍タイミング検出手段で拍タイミングを検出したとき
   に、前記信号記憶手段の前記第１のアドレス記憶手段に
   記憶された先頭アドレスから前記第２のアドレス記憶手
   段に記憶された終了アドレスまで、前記信号を順次読み
   出す読出手段と、 を有することを特徴とする効果付加装置。