JP7265869B2 - イメージセンサ - Google Patents

イメージセンサ Download PDF

Info

Publication number
JP7265869B2
JP7265869B2 JP2019000189A JP2019000189A JP7265869B2 JP 7265869 B2 JP7265869 B2 JP 7265869B2 JP 2019000189 A JP2019000189 A JP 2019000189A JP 2019000189 A JP2019000189 A JP 2019000189A JP 7265869 B2 JP7265869 B2 JP 7265869B2
Authority
JP
Japan
Prior art keywords
light shielding
semiconductor substrate
wall structure
region
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019000189A
Other languages
English (en)
Other versions
JP2019125784A (ja
Inventor
鉉 弼 盧
昌 根 李
濟 元 柳
康 仙 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2019125784A publication Critical patent/JP2019125784A/ja
Application granted granted Critical
Publication of JP7265869B2 publication Critical patent/JP7265869B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、イメージセンサに係り、より詳細には、フォトダイオードを含むイメージセンサに関する。
イメージセンサは、光学イメージ信号を電気信号に変換する装置である。該イメージセンサは、入射される光を受光し、電気信号に転換し、複数のフォトダイオード領域を含む画素領域（ｐｉｘｅｌ ｒｅｇｉｏｎ）と、暗電流によるノイズ信号を除去するための基準ピクセルを含むオプティカルブラック領域（ｏｐｔｉｃａｌ ｂｌａｃｋ ｒｅｇｉｏｎ）とを含む。該イメージセンサの集積度が上昇することにより、複数のフォトダイオード領域それぞれの大きさが小さくなり、該オプティカルブラック領域の面積も狭くなる。該オプティカルブラック領域に、所望しない光浸透が発生するならば、該オプティカルブラック領域内で生成される暗電流により、信号変動（ｓｉｇｎａｌ ｄｉｓｔｏｒｔｉｏｎ）が発生してしまう。
特開２００９－１５２３１４号公報
本発明が解決しようとする課題は、オプティカルブラック領域での所望しない光の浸透を防止し、該オプティカルブラック領域のノイズ信号の変動を低減させるイメージセンサを提供することである。
前記技術的課題を達成するための本発明の技術的思想によるイメージセンサは、画素領域とオプティカルブラック領域とを含む半導体基板と、前記画素領域に配置される複数の光電変換領域と、前記半導体基板の第１面上に形成される内部配線構造と、前記オプティカルブラック領域に配置され、前記半導体基板の第２面上に配置される遮光層と、前記画素領域と前記オプティカルブラック領域との間で、前記半導体基板を貫通し、前記遮光層と連結される第１遮光壁構造物（ｓｈｉｅｌｄ ｗａｌｌ ｓｔｒｕｃｔｕｒｅ）と、を含む。
前記技術的課題を達成するための本発明の技術的思想によるイメージセンサは、画素領域と、オプティカルブラック領域と、前記画素領域と前記オプティカルブラック領域との間のダミー画素領域と、を含む半導体基板と、前記画素領域に配置される複数の光電変換領域と、前記半導体基板の第１面上に形成される配線構造と、前記オプティカルブラック領域に配置され、前記半導体基板の第２面上に配置される遮光層と、前記ダミー画素領域で前記半導体基板を貫通し、前記遮光層と連結される少なくとも１つの第１遮光壁構造物と、を含む。
前記技術的課題を達成するための本発明の技術的思想によるイメージセンサは、画素領域と、オプティカルブラック領域と、前記画素領域と前記オプティカルブラック領域との間のダミー画素領域と、を含む半導体基板と、前記画素領域に配置される複数の光電変換領域と、前記半導体基板の第１面上に形成される配線構造と、前記オプティカルブラック領域及び前記ダミー画素領域の少なくとも一部分上に配置され、前記半導体基板の第２面上に配置される遮光層と、及び前記ダミー画素領域において、前記半導体基板内に配置される遮光壁構造物と、を含み、前記遮光層が前記遮光壁構造物と垂直にオーバーラップされる。
本発明によれば、画素領域とオプティカルブラック領域との間のダミー画素領域には、半導体基板を貫通し、遮光金属層を含む第１遮光壁構造物が配置される。従って、該画素領域を経由したオプティカルブラック領域への所望しない光浸透を防止でき、それにより、オプティカルブラック領域のノイズ信号の変動が低減される。
例示的な実施形態によるイメージセンサを示すレイアウト図である。 例示的な実施形態によるイメージセンサを示す断面図であり、図１のＩＩ－ＩＩ’部分の断面図である。 図２のＩＩＩ部分の拡大図である。 図２のＩＶ部分の拡大図である。 例示的な実施形態によるイメージセンサを示すレイアウト図である。 図５のＶＩ－ＶＩ’部分の断面図である。 例示的な実施形態によるイメージセンサを示す断面図である。 例示的な実施形態によるイメージセンサを示す断面図である。 例示的な実施形態によるイメージセンサを示す断面図である。 例示的な実施形態によるイメージセンサを示すレイアウト図である。 例示的な実施形態によるイメージセンサを示すレイアウト図である。 例示的な実施形態によるイメージセンサを示すレイアウト図である。 例示的な実施形態によるイメージセンサを示すレイアウト図である。 例示的な実施形態によるイメージセンサを示す断面図である。 例示的な実施形態によるイメージセンサの製造方法を示す断面図である。 例示的な実施形態によるイメージセンサの製造方法を示す断面図である。 例示的な実施形態によるイメージセンサの製造方法を示す断面図である。 例示的な実施形態によるイメージセンサの製造方法を示す断面図である。 例示的な実施形態によるイメージセンサの製造方法を示す断面図である。 例示的な実施形態によるイメージセンサの製造方法を示す断面図である。 例示的な実施形態によるイメージセンサの製造方法を示す断面図である。
以下、添付した図面を参照し、本発明の技術的思想の望ましい実施形態について詳細に説明する。
図１は、例示的な実施形態によるイメージセンサ１００を示すレイアウト図である。図２は、例示的な実施形態によるイメージセンサ１００を示す断面図であり、図１のＩＩ－ＩＩ’部分の断面図である。図３は、図２のＩＩＩ部分の拡大図であり、図４は、図２のＩＶ部分の拡大図である。図１には、便宜上、イメージセンサ１００の一部構成、例えば、遮光層１６０などを省略して図示する。
図１ないし図４を参照すれば、イメージセンサ１００は、画素領域ＡＰＲ、ダミー画素領域ＤＲ、オプティカルブラック領域ＯＢＲ及び周辺領域ＰＲを含む。
画素領域ＡＰＲは、複数の光電変換領域１２０を含み、オプティカルブラック領域ＯＢＲは、画素領域ＡＰＲの少なくとも一側上に配置され、画素領域ＡＰＲとオプティカルブラック領域ＯＢＲとの間には、ダミー画素領域ＤＲが配置される。周辺領域ＰＲは、画素領域ＡＰＲ及びオプティカルブラック領域ＯＢＲを取り囲むように配置される。オプティカルブラック領域ＯＢＲ及び周辺領域ＰＲは、複数の光電変換領域１２０を含まない。
画素領域ＡＰＲは、半導体基板１１０上で任意の形状を有するように配列される。例えば、図１に図示するように、画素領域ＡＰＲにおいて、複数の光電変換領域１２０が、半導体基板１１０の上面に平行な第１方向（例えば、図１のＸ方向）と、前記第１方向に垂直であって、半導体基板１１０の上面に平行な第２方向（例えば、図１のＹ方向）とに沿って、列と行とをなし、マトリックス／アレイ形状に配列される。
オプティカルブラック領域ＯＢＲは、ダミー画素領域ＤＲを挟み、画素領域ＡＰＲの両側にも配置される。オプティカルブラック領域ＯＢＲは、半導体基板１１０上において、第２方向（図１のＹ方向）に沿って延長され、ダミー画素領域ＤＲも、第２方向に沿って延長される。ダミー画素領域ＤＲには、第１遮光壁構造物（ｓｈｉｅｌｄ ｗａｌｌ ｓｔｒｕｃｔｕｒｅ）１５０が第２方向に沿って延長される。従って、平面的に（図１に図示されているように）、第１遮光壁構造物１５０が、オプティカルブラック領域ＯＢＲと画素領域ＡＰＲとの間で、オプティカルブラック領域ＯＢＲの第２方向に沿った長さ（すなわち、全体長）と実質的に同一長に延長される。
周辺領域ＰＲには、周辺回路領域ＰＣＲと導電パッド１７４とが配置されてもよい。周辺回路領域ＰＣＲは、平面的に、画素領域ＡＰＲの一側上に配置されているように、例示的に図示しているが、それに限定されるものではなく、画素領域ＡＰＲ及びオプティカルブラック領域ＯＢＲの全体を取り囲むようにも配置される。導電パッド１７４は、周辺領域ＰＲのエッジ部分において、半導体基板１１０上に配置される。周辺領域ＰＲは、オプティカルブラック領域ＯＢＲの横（例えば、一側）に配置される。
半導体基板１１０は、互いに対向する第１面１１０Ｆ及び第２面１１０Ｂを含む。ここでは、便宜上、上部にカラーフィルタ１８４（図３）が配置される半導体基板１１０の表面を、第２面１１０Ｂと称し、第２面１１０Ｂに対向する面を、第１面１１０Ｆと称する。しかし、本発明の技術的思想は、それに限定されるものではない。例示的な実施形態において、半導体基板１１０は、Ｐ型半導体基板を含んでもよい。例えば、半導体基板１１０は、Ｐ型シリコン基板からもなる。例示的な実施形態において、半導体基板１１０は、Ｐ型バルク基板と、その上に成長されたＰ型またはＮ型のエピタキシャル層と、を含んでもよい。他の実施形態において、半導体基板１１０は、Ｎ型バルク基板と、その上に成長されたＰ型またはＮ型のエピタキシャル層と、を含んでもよい。または、半導体基板１１０は、有機プラスチック基板からもなる。
画素領域ＡＰＲにおいて、半導体基板１１０内に、複数の光電変換領域１２０が配置されル。複数の光電変換領域１２０は、それぞれフォトダイオード領域１２２とウェル領域ＰＷ（図３）とを含む。
複数の光電変換領域１２０の間には、素子分離領域１２４が配置される。素子分離領域１２４は、マトリックス／アレイ形態に配列された複数の光電変換領域１２０それぞれの間に配置され、平面図において、グリッド形状またはメッシュ形状を有する。素子分離領域１２４は、半導体基板１１０内において（例えば、部分的に貫通して）、素子分離トレンチ１２４Ｔ内部にも形成される。例示的な実施形態において、複数の素子分離領域１２４は、マトリックス／アレイ形態に配列された複数の光電変換領域１２０それぞれの間に配置され、平面図において、グリッド状またはメッシュ状に配列される。例えば、それぞれの素子分離領域１２４は、光電変換領域１２０の個別的な対の間にも配置される。
例示的な実施形態において、素子分離領域１２４は、素子分離トレンチ１２４Ｔ内部にコンフォーマルに形成される背面絶縁層１２４Ｉと、背面絶縁層１２４Ｉ上において、素子分離トレンチ１２４Ｔ内の（例えば、部分的または完全に充填される）埋め込み絶縁層（ｂｕｒｉｅｄ ｉｎｓｕｌａｔｉｏｎ ｌａｙｅｒ）１２６とを含む。例示的な実施形態において、背面絶縁層１２４Ｉは、ハフニウム酸化物、アルミニウム酸化物、タンタル酸化物のような金属酸化物を含む。そのような場合、背面絶縁層１２４Ｉは、負の固定電荷層（ｎｅｇａｔｉｖｅ ｆｉｘｅｄ ｃｈａｒｇｅ ｌａｙｅｒ）として作用するが、本発明の技術的思想は、それに限定されるものではない。他の実施形態において、背面絶縁層１２４Ｉは、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの絶縁物質を含む。埋め込み絶縁層１２６は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの絶縁物質を含んでもよい。
図２に例示的に図示しているように、背面絶縁層１２４Ｉと埋め込み絶縁層１２６は、素子分離トレンチ１２４Ｔ内部から、半導体基板１１０の第２面１１０Ｂ上にも延長される。例えば、背面絶縁層１２４Ｉが、素子分離トレンチ１２４Ｔ内壁上、及び半導体基板１１０の第２面１１０Ｂ上にコンフォーマルに形成され、埋め込み絶縁層１２６は、背面絶縁層１２４Ｉ上において、半導体基板１１０の第２面１１０Ｂ全体をカバーする。
他の実施形態において、背面絶縁層１２４Ｉが、素子分離トレンチ１２４Ｔ内部を充填するように、十分に厚く形成される。そのような場合、埋め込み絶縁層１２６は、素子分離トレンチ１２４Ｔ内部に形成されず、半導体基板１１０の第２面１１０Ｂ上の背面絶縁層１２４Ｉをカバーするように形成される。
半導体基板１１０の第１面１１０Ｆ上には、第１内部配線構造１３０のような配線構造が配置されてもよい。第１内部配線構造１３０は、複数層の積層構造に形成される。第１内部配線構造１３０は、ポリシリコン、金属、金属シリサイド、金属窒化物または金属含有膜のうち少なくとも一つを含んでもよい。例えば、第１内部配線構造１３０は、タングステン、アルミニウム、銅、タングステンシリサイド、チタンシリサイド、タングステン窒化物、チタン窒化物、ドーピングされたポリシリコンなどを含んでもよい。
第１層間絶縁膜１３４は、半導体基板１１０の第１面１１０Ｆ上において、第１内部配線構造１３０をカバーするように配置される。第１層間絶縁膜１３４は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの絶縁物質を含んでもよい。
図３に例示的に図示しているように、半導体基板１１０の第１面１１０Ｆ内／上には、活性領域１１２及びフローティング拡散領域（ｆｌｏａｔｉｎｇ ｄｉｆｆｕｓｉｏｎ ｒｅｇｉｏｎ）ＦＤを定義する素子分離膜ＳＴＩが形成される。
半導体基板１１０の第１面１１０Ｆ上には、複数のトランジスタを構成するゲート電極（図示せず）が形成され、第１内部配線構造１３０は、前記ゲート電極または活性領域１１２と電気的に連結される。前記ゲート電極は、第１層間絶縁膜１３４によってもカバーされる。
例えば、前記複数のトランジスタは、光電変換領域１２０で生成された電荷を、フローティング拡散領域ＦＤに伝送するように構成される伝送トランジスタＴＧ、前記フローティング拡散領域ＦＤに保存されている電荷を周期的にリセットさせるように構成されるリセットトランジスタ（図示せず）、ソースフォロワバッファ増幅器（ｓｏｕｒｃｅ ｆｏｌｌｏｗｅｒ ｂｕｆｆｅｒ ａｍｐｌｉｆｉｅｒ）の役割を行い、前記フローティング拡散領域ＦＤに充電された電荷による信号をバッファリングするように構成されるドライブトランジスタ（図示せず）、及び画素領域ＡＰＲを選択するためのスイッチング及びアドレッシングの役割を行う選択トランジスタ（図示せず）を含んでもよい。しかし、前記複数のトランジスタは、それらに限定されるものではない。
画素領域ＡＰＲにおいて、埋め込み絶縁層１２６上には、ガイドパターン１６２が形成される。平面的に、ガイドパターン１６２は、グリッド形状またはメッシュ形状を有する。ガイドパターン１６２は、１つの光電変換領域１２０に、傾斜角度を有しながら入射する光が、隣接した光電変換領域１２０内に進入することを抑制／防止する。ガイドパターン１６２は、例えば、タングステン、アルミニウム、チタン、ルテニウム、コバルト、ニッケル、銅、金、銀または白金のうち少なくとも１つの金属物質を含む。
半導体基板１１０の第２面１１０Ｂ上には、埋め込み絶縁層１２６と、ガイドパターン１６２をオーバーラップ／カバーするパッシベーション層１８２とが配置され、パッシベーション層１８２上に、カラーフィルタ１８４とマイクロレンズ１８６とが配置される。選択的には、半導体基板１１０の第１面１１０Ｆ上には、支持基板１８８が配置される。
オプティカルブラック領域ＯＢＲは、画素領域ＡＰＲの少なくとも一側上に配置される。オプティカルブラック領域ＯＢＲは、画素領域ＡＰＲと類似した構造によって形成される。例えば、オプティカルブラック領域ＯＢＲには、半導体基板１１０を部分的に貫通する素子分離領域１２４が配置され、素子分離領域１２４は、半導体基板１１０を部分的に貫通する素子分離トレンチ１２４Ｔと、素子分離トレンチ１２４Ｔの内壁上の背面絶縁層１２４Ｉと、素子分離トレンチ１２４Ｔ内部を充填する埋め込み絶縁層１２６と、を含む。図２には、画素領域ＡＰＲにおいて、光電変換領域１２０内に形成されるフォトダイオード領域１２２が、オプティカルブラック領域ＯＢＲには、形成されないように例示的に図示している。しかし、本発明の技術的思想は、それに限定されるものではなく、図２に図示しているところとは異なり、一部実施形態においては、オプティカルブラック領域ＯＢＲにおいて、半導体基板１１０内に、フォトダイオード領域１２２が形成されもする。
オプティカルブラック領域ＯＢＲにおいて、半導体基板１１０の第２面１１０Ｂ上には、遮光層１６０が配置される。遮光層１６０は、例えば、タングステン、アルミニウム、チタン、ルテニウム、コバルト、ニッケル、銅、金、銀または白金のうち少なくとも１つの金属物質を含む。遮光層１６０は、埋め込み絶縁層１２６上において、オプティカルブラック領域ＯＢＲの全体面積をオーバーラップ／カバーするように配置される。遮光層１６０上には、パッシベーション層１８２が配置される。
オプティカルブラック領域ＯＢＲは、画素領域ＡＰＲに対する基準画素として機能し、暗信号を自動的に補正するための機能を遂行する。例えば、遮光層１６０が、オプティカルブラック領域ＯＢＲにおいて、基準画素内に光が入射されることを遮断する。光が遮断された基準画素内で発生しうる基準電荷量を測定し、それを、画素領域ＡＰＲから発生したセンシング電荷量と比較することにより、画素領域ＡＰＲから入力される光信号を、前記センシング電荷量と前記基準電荷量との差から算出する。
オプティカルブラック領域ＯＢＲと画素領域ＡＰＲとの間には、ダミー画素領域ＤＲが配置される。ダミー画素領域ＤＲは、画素領域ＡＰＲ上のカラーフィルタ１８４形成工程において、パターニング不良発生を抑制／防止する一方、オプティカルブラック領域ＯＢＲに光が侵透することを抑制／防止するための領域でもある。
第１遮光壁構造物１５０は、ダミー画素領域ＤＲに配置される。第１遮光壁構造物１５０は、半導体基板１１０を完全に貫通し、例えば、半導体基板１１０の第２面１１０Ｂから第１面１１０Ｆまで連続的に延長される。遮光層１６０は、オプティカルブラック領域ＯＢＲからダミー画素領域ＤＲまで延長され、第１遮光壁構造物１５０とも連結される。
第１遮光壁構造物１５０は、半導体基板１１０を貫通する第１遮光トレンチ１５０Ｔ内壁上の遮光絶縁層１５２と、遮光絶縁層１５２上において、第１遮光トレンチ１５０Ｔ内部を、部分的または完全に充填する遮光金属層１５４と、を含む。さらに、第１遮光壁構造物１５０は、第１内部配線構造１３０から物理的に離隔され、電気的に絶縁される。
図４に例示的に図示しているように、第１遮光トレンチ１５０Ｔは、半導体基板１１０内に配置され（例えば、部分的または完全に貫通して）、第２方向（Ｙ方向）に沿って延長される。第１遮光トレンチ１５０Ｔは、半導体基板１１０の第２面１１０Ｂと同一レベル（すなわち、同面上のレベル）で、第１方向（Ｘ方向）に沿って第１幅（１５０Ｗ１）を有し、半導体基板１１０の第１面１１０Ｆと同一レベルで、第２幅１５０Ｗ２を有し、第１幅１５０Ｗ１が第２幅１５０Ｗ２よりさらに広くなる。すなわち、第１遮光壁構造物１５０は、半導体基板１１０の第２面１１０Ｂと同一レベルで、第１方向（Ｘ方向）に沿って第１幅１５０Ｗ１を有し、半導体基板１１０の第１面１１０Ｆと同一レベルで、第１幅１５０Ｗ１より狭い第２幅１５０Ｗ２を有する。従って、第１遮光壁構造物１５０の幅は、半導体基板１１０の第１面１１０Ｆに向けてテーパ状である。
遮光絶縁層１５２は、第１遮光トレンチ１５０Ｔ内壁上にコンフォーマルに形成され、第１遮光トレンチ１５０Ｔの底部において、第１層間絶縁膜１３４と接触する。遮光絶縁層１５２は、半導体基板１１０の第２面１１０Ｂ上に延長され、第２面１１０Ｂ上に配置される背面絶縁層１２４Ｉと一体に結合され／連結され、背面絶縁層１２４Ｉと連続的な物質層としても形成される。
例示的な実施形態において、遮光絶縁層１５２は、ハフニウム酸化物、アルミニウム酸化物、タンタル酸化物のような金属酸化物を含むんでもよい。他の実施形態において、遮光絶縁層１５２は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物のような絶縁物質を含んでもよい。例示的な実施形態において、遮光絶縁層１５２は、背面絶縁層１２４Ｉと同一物質を含み、例えば、背面絶縁層１２４Ｉと同一形成工程で形成される。しかし、本発明の技術的思想は、それに限定されるものではなく、背面絶縁層１２４Ｉと遮光絶縁層１５２は、互いに異なる物質によっても形成される。
遮光金属層１５４は、第１遮光トレンチ１５０Ｔ内部を、部分的または完全に充填し、遮光層１６０と接触する。遮光金属層１５４は、タングステン、アルミニウム、チタン、ルテニウム、コバルト、ニッケル、銅、金、銀または白金のうち少なくとも１つの金属物質を含む。例示的な実施形態において、遮光金属層１５４は、遮光層１６０と同一物質（同一金属）を含み、遮光層１６０と同一形成工程で形成される。例えば、遮光金属層１５４は、遮光層１６０と連続的な物質層で形成され、かつ／または一体に形成／連結される。他の実施形態において、遮光金属層１５４は、遮光層１６０と異なる物質を含んでもよい。
図１に例示的に図示しているように、オプティカルブラック領域ＯＢＲは、画素領域ＡＰＲの両側に配置され、オプティカルブラック領域ＯＢＲと画素領域ＡＰＲとの間において、第１遮光壁構造物１５０は、ダミー画素領域ＤＲの第２方向（Ｙ方向）に沿った長さ（すなわち、全体長）と実質的に同一長を有し、第２方向（Ｙ方向）に沿って延長される。さらに、図１を参照すれば、第１遮光壁構造物１５０は、縦方向に沿って延長され（すなわち、第２方向に沿って延長されて）、画素領域ＡＰＲと対面する第１側面１５０Ｓ１と、第１側面１５０Ｓ１と反対にオプティカルブラック領域ＯＢＲと対面する第２側面１５０Ｓ２と、を有する。
第１遮光壁構造物１５０が、半導体基板１１０の第２面１１０Ｂから第１面１１０Ｆまで連続的に延長され、第１遮光壁構造物１５０が遮光層１６０と同一金属物質を含むことにより、画素領域ＡＰＲから、所望しない迷光（ｓｔｒａｙ ｌｉｇｈｔ）がオプティカルブラック領域ＯＢＲに侵透することを抑制／防止できる。例えば、画素領域ＡＰＲに傾いた角度で入射する長波長の光が、第１遮光壁構造物１５０の第１側面１５０Ｓ１によって遮断され、それにより、オプティカルブラック領域ＯＢＲへの所望しない光浸透または光漏れが抑制／防止される。また、画素領域ＡＰＲで吸収された光によって生成された電子が、第１遮光壁構造物１５０の第１側面１５０Ｓ１によって遮断され、それにより、オプティカルブラック領域ＯＢＲに暗電流信号が入る問題を抑制／防止する。
一方、画素領域ＡＰＲに隣接したダミー画素領域ＤＲまでパッシベーション層１８２の上には、カラーフィルタ１８４とマイクロレンズ１８６とが配置されてもよい。それにより、画素領域ＡＰＲとオプティカルブラック領域ＯＢＲとの間のパッシベーション層１８２の高さ差によって発生しうる画素領域ＡＰＲでのカラーフィルタ１８４のパターニング不良が抑制／防止される。
周辺領域ＰＲには、半導体基板１１０を貫通する貫通ビアトレンチ１７２Ｔが配置され、貫通ビアトレンチ１７２Ｔ内に、第１内部配線構造１３０と電気的に連結される貫通ビア１７２が配置され、貫通ビア１７２上には、導電パッド１７４が配置される。パッド分離領域１２８は、半導体基板１１０を貫通し、貫通ビア１７２と導電パッド１７４とを取り囲むようにも配置される。パッド分離領域１２８は、半導体基板１１０を貫通するパッド分離トレンチ１２８Ｔ内壁上に形成された背面絶縁層１２４Ｉと、背面絶縁層１２４Ｉ上において、パッド分離トレンチ１２８Ｔ内部を、部分的または完全に充填する埋め込み絶縁層１２６を含む。パッド分離領域１２８により、貫通ビア１７２または導電パッド１７４が、オプティカルブラック領域ＯＢＲまたは画素領域ＡＰＲの半導体基板１１０部分と電気的に絶縁される。
図２には、貫通ビア１７２上に導電パッド１７４が配置され、導電パッド１７４と貫通ビア１７２とが垂直にオーバーラップされる（または、第３方向（Ｚ方向）に沿ってオーバーラップされる）ところを例示的に図示している。しかし、図２に図示しているところとは異なり、一部実施形態においては、貫通ビア１７２と導電パッド１７４とが垂直にオーバーラップされず、半導体基板１１０の第２面１１０Ｂ上に、貫通ビア１７２と導電パッド１７４とを電気的に連結する導電層（図示せず）がさらに形成されもする。また、導電パッド１７４上には、外部接続端子（図示せず）が配置され、前記外部接続端子を介して、第１内部配線構造１３０まで、イメージ信号、制御信号または電圧などが提供または伝達される。
例示的な実施形態によるイメージセンサ１００によれば、ダミー画素領域ＤＲ内において、第１遮光壁構造物１５０が、半導体基板１１０の第２面１１０Ｂから第１面１１０Ｆまで連続的に延長されることにより、画素領域ＡＰＲから、所望しない迷光または電子が、オプティカルブラック領域ＯＢＲに侵透することを抑制／防止する。従って、オプティカルブラック領域ＯＢＲに暗電流信号が入ることを防止し、イメージセンサ１００のノイズ信号の変動が低減される。
図５は、例示的な実施形態によるイメージセンサ１００Ａを示すレイアウト図である。図６は、図５のＶＩ－ＶＩ’部分の断面図である。図５及び図６において、図１ないし図４と同一参照符号は、同一構成要素を意味する。
図５及び図６を参照すれば、例示的な実施形態によるイメージセンサ１００Ａにおいて、オプティカルブラック領域ＯＢＲと画素領域ＡＰＲとの間のダミー画素領域ＤＲ１には、一対の第１遮光壁構造物１５０Ａが配置されてもよい。一対の第１遮光壁構造物１５０Ａは、所定間隔に離隔され、ダミー画素領域ＤＲ１の第２方向に沿った延長長全体にわたり、第２方向（Ｙ方向）に沿って延長される。ダミー画素領域ＤＲ１において遮光層１６０は、一対の第１遮光壁構造物１５０Ａと垂直にオーバーラップされるように配置される。
例示的な実施形態において、半導体基板１１０は、周辺領域ＰＲとオプティカルブラック領域ＯＢＲとの間に形成されるガードリング領域ＤＲ２をさらに含む。ガードリング領域ＤＲ２は、オプティカルブラック領域ＯＢＲに隣接し、第２方向（Ｙ方向）に沿って延長される。ガードリング領域ＤＲ２内には、第２遮光壁構造物１５６が第２方向に沿って延長される。第２遮光壁構造物１５６は、一対の第１遮光壁構造物１５０Ａのうち一つと類似した構造によって形成される。すなわち、第２遮光壁構造物１５６は、半導体基板１１０を貫通する第２遮光トレンチ１５６Ｔの内壁上に配置される遮光絶縁層１５２と、遮光絶縁層１５２上において、第２遮光トレンチ１５６Ｔ内部を、部分的または完全に充填する遮光金属層１５４と、を含む。
第２遮光壁構造物１５６は、オプティカルブラック領域ＯＢＲと導電パッド１７４との間に形成されるか、あるいはオプティカルブラック領域ＯＢＲと周辺回路領域ＰＣＲとの間に配置される。第２遮光壁構造物１５６は、周辺回路領域ＰＣＲ内の特定回路で発生しうる光または電子が、オプティカルブラック領域ＯＢＲ内部に侵透することを抑制／遮断する。
例示的な実施形態によるイメージセンサ１００Ａにおいて、オプティカルブラック領域ＯＢＲと画素領域ＡＰＲとの間に、一対の第１遮光壁構造物１５０Ａが配置されることにより、画素領域ＡＰＲから、所望しない迷光または電子が、オプティカルブラック領域ＯＢＲに侵透することを抑制／防止する。特に、半導体基板１１０を介して、所定の傾斜角度で入射する光が一対の第１遮光壁構造物１５０Ａによって遮断されるだけではなく、第１層間絶縁膜１３４内部に入射し、第１内部配線構造１３０によって反射または散乱され、オプティカルブラック領域ＯＢＲに入射する光も、一対の第１遮光壁構造物１５０Ａによって抑制／遮断される。また、第２遮光壁構造物１５６は、周辺回路領域ＰＣＲ内の特定の回路で発生しうる光または電子が、オプティカルブラック領域ＯＢＲ内部に侵透することを抑制／遮断するので、イメージセンサ１００Ａのノイズ信号の変動が低減される。
図７は、例示的な実施形態によるイメージセンサ１００Ｂを示す断面図である。図７は、図５のＶＩ－ＶＩ’部分に対応する断面図である。図７において、図１ないし図６と同一参照符号は、同一構成要素を意味する。
図７を参照すれば、例示的な実施形態によるイメージセンサ１００Ｂにおいて、第３遮光壁構造物１５８が、ダミー画素領域ＤＲ１内において、第１遮光壁構造物１５０Ａと離隔されて配置される。第３遮光壁構造物１５８は、半導体基板１１０を貫通する第３遮光トレンチ１５８Ｔ内に形成される遮光金属層１５４を含んでもよい。第３遮光トレンチ１５８Ｔ内壁上には、背面絶縁層１２４Ｉ（及び遮光絶縁層１５２）が配置されず、第３遮光トレンチ１５８Ｔ内壁において、半導体基板１１０と遮光金属層１５４とが直接接触する。
第３遮光壁構造物１５８は、半導体基板１１０を貫通し、半導体基板１１０の第１面１１０Ｆを経て、第１層間絶縁膜１３４内部まで延長される。例えば、第３遮光壁構造物１５８の底部は、第１層間絶縁膜１３４によって取り囲まれ、第３遮光壁構造物１５８の底面は、貫通ビア１７２の底面と実質的に同一レベル上に位置する。一部実施形態において、第３遮光壁構造物１５８は、第１内部配線構造１３０とも連結される。一部実施形態において、第１層間絶縁膜１３４は、第３遮光壁構造物１５８を、第１内部配線構造１３０から、物理的及び電気的に分離させる。
例示的な実施形態において、第３遮光トレンチ１５８Ｔは、貫通ビアトレンチ１７２Ｔ形成工程と同一工程によって形成される。それにより、第３遮光トレンチ１５８Ｔの上側は、背面絶縁層１２４Ｉ及び埋め込み絶縁層１２６を貫通し、第３遮光壁構造物１５８の上部側壁が、背面絶縁層１２４Ｉ及び埋め込み絶縁層１２６によって取り囲まれる。
例示的な実施形態によるイメージセンサ１００Ｂにおいて、オプティカルブラック領域ＯＢＲと画素領域ＡＰＲとの間に、第１遮光壁構造物１５０Ａ及び第３遮光壁構造物１５８が配置されることにより、画素領域ＡＰＲから、所望しない迷光または電子が、オプティカルブラック領域ＯＢＲに侵透することを抑制／防止する。特に、半導体基板１１０を介して、所定傾斜角度で入射する光が、第１遮光壁構造物１５０Ａまたは第３遮光壁構造物１５８によって遮断されるだけではなく、第１層間絶縁膜１３４内部に入射し、第１内部配線構造１３０によって反射または散乱され、オプティカルブラック領域ＯＢＲに入射する光も、第１遮光壁構造物１５０または第３遮光壁構造物１５８によって抑制／遮断される。従って、イメージセンサ１００Ｂのノイズ信号の変動が低減される。
図８は、例示的な実施形態によるイメージセンサ１００Ｃを示す断面図である。図８は、図５のＶＩ－ＶＩ’部分に対応する断面図である。図８において、図１ないし図７と同一参照符号は、同一構成要素を意味する。
図８を参照すれば、例示的な実施形態によるイメージセンサ１００Ｃにおいて、遮光層１６０、ガイドパターン１６２及び導電パッド１７４の上には、反射遮断／防止金属層１９０がさらに形成される。例示的な実施形態において、反射遮断／防止金属層１９０は、チタン窒化物（ＴｉＮ）、タンタル窒化物（ＴａＮ）、チタン（Ｔｉ）、タンタル（Ｔａ）のような金属物質を含んでもよい。
例示的な工程において、半導体基板１１０を貫通する第１遮光トレンチ１５０Ｔ、第２遮光トレンチ１５６Ｔ及び貫通ビアトレンチ１７２Ｔを形成した後、半導体基板１１０の第２面１１０Ｂ上に、第１遮光トレンチ１５０Ｔ、第２遮光トレンチ１５６Ｔ及び貫通ビアトレンチ１７２Ｔの中（例えば、充填する）に、金属層（図示せず）を形成する。一部実施形態において、前記金属層上に、反射遮断／防止予備金属層（図示せず）を形成し、その後、反射遮断／防止予備金属層（図示せず）と前記金属層とを、同時または順次にパターニングし、遮光層１６０、ガイドパターン１６２、導電パッド１７４及び反射遮断／防止金属層１９０を形成する。
図９は、例示的な実施形態によるイメージセンサ１００Ｄを示す断面図である。図９は、図５のＶＩ－ＶＩ’部分に対応する断面図である。図９において、図１ないし図８と同一参照符号は、同一構成要素を意味する。
図９を参照すれば、例示的な実施形態によるイメージセンサ１００Ｄにおいて、素子分離領域１２４Ａは、半導体基板１１０の第１面１１０Ｆから第２面１１０Ｂまで、半導体基板１１０を完全に貫通するように配置される。素子分離領域１２４Ａは、素子分離トレンチ１２４ＴＡの内部（例えば、部分的または完全に充填する）に、素子分離絶縁層１２４ＩＡを含んでもよい。画素領域ＡＰＲにおいて、埋め込み絶縁層１２６は、素子分離トレンチ１２４ＴＡ内部には形成されず、半導体基板１１０の第２面１１０Ｂの全体面積上に形成される。
例示的な実施形態において、素子分離絶縁層１２４ＩＡは、シリコン酸化物、シリコン窒化物またはシリコン酸窒化物のような絶縁物質を含む。例示的な実施形態において、絶縁ライナ（図示せず）が、素子分離トレンチ１２４ＴＡ内壁上に、コンフォーマルにさらに形成され、素子分離絶縁層１２４ＩＡが、前記絶縁ライナ上において、素子分離トレンチ１２４ＴＡを充填する。
他の実施形態において、素子分離領域１２４Ａは、素子分離トレンチ１２４ＴＡ内壁上にコンフォーマルに形成される絶縁ライナ（図示せず）と、前記絶縁ライナ上において、素子分離トレンチ１２４ＴＡを充填する導電埋め込み層（図示せず）とを含む。
図１０は、例示的な実施形態によるイメージセンサ１００Ｅを示すレイアウト図である。図１０において、図１ないし図９と同一参照符号は、同一構成要素を意味する。
図１０を参照すれば、例示的な実施形態によるイメージセンサ１００Ｅにおける平面図において、オプティカルブラック領域ＯＢＲは、画素領域ＡＰＲの側面全体（例えば、４面上で連続的）を取り囲むように配置される。オプティカルブラック領域ＯＢＲと画素領域ＡＰＲとの間には、ダミー画素領域ＤＲが配置され、ダミー画素領域ＤＲは、画素領域ＡＰＲの側面全体を取り囲むように配置される。例えば、画素領域ＡＰＲが、平面図において四角形を有するとき、オプティカルブラック領域ＯＢＲは、ダミー画素領域ＤＲを挟み、画素領域ＡＰＲの４側面を取り囲むように配置される。
第１遮光壁構造物１５０Ｂは、ダミー画素領域ＤＲ内において、画素領域ＡＰＲの境界を定義する（例えば、取り囲むように配置される）。例えば、第１遮光壁構造物１５０Ｂは、画素領域ＡＰＲの４側面にいずれも対面するように配置される。第１遮光壁構造物１５０Ｂの第１側面１５０Ｓ１は、画素領域ＡＰＲに対面し、第１遮光壁構造物１５０Ｂの第２側面１５０Ｓ２は、第１側面１５０Ｓ１と反対に、オプティカルブラック領域ＯＢＲと対面する。画素領域ＡＰＲを取り囲む第１遮光壁構造物１５０Ｂが、半導体基板１１０（図２参照）を貫通するように配置されることにより、画素領域ＡＰＲの半導体基板１１０部分と、オプティカルブラック領域ＯＢＲの半導体基板１１０部分は、物理的及び電気的に完全に分離される。従って、画素領域ＡＰＲから、所望しない迷光または電子が、オプティカルブラック領域ＯＢＲに侵透することを抑制／防止し、イメージセンサ１００Ｅのノイズ信号の変動が低減される。
図１１は、例示的な実施形態によるイメージセンサ１００Ｆを示すレイアウト図である。図１１において、図１ないし図１０と同一参照符号は、同一構成要素を意味する。
図１１を参照すれば、例示的な実施形態によるイメージセンサ１００Ｆにおける平面図において、オプティカルブラック領域ＯＢＲを取り囲むダミー画素領域ＤＲ３が形成され、ダミー画素領域ＤＲ３内において、第１遮光壁構造物１５０Ｃと第２遮光壁構造物１５６Ａとが互いに連結される。例えば、第１遮光壁構造物１５０Ｃは、画素領域ＡＰＲとオプティカルブラック領域ＯＢＲとの間において、第２方向（Ｙ方向）に延長され、第２遮光壁構造物１５６Ａは、オプティカルブラック領域ＯＢＲと周辺領域ＰＲとの間で、第２方向（Ｙ方向）に延長され、第２遮光壁構造物１５６Ａの延長部１５６ＡＥが第１方向（Ｘ方向）に延長され、第１遮光壁構造物１５０Ｃの端部とも連結される。
第１遮光壁構造物１５０Ｃと第２遮光壁構造物１５６Ａは、オプティカルブラック領域ＯＢＲの全体側面を集合的に完全に取り囲むように配置され、それにより、画素領域ＡＰＲ及び周辺領域ＰＲから、所望しない迷光または電子が、オプティカルブラック領域ＯＢＲに侵透することを抑制／防止し、イメージセンサ１００Ｆのノイズ信号の変動が低減される。
図１２は、例示的な実施形態によるイメージセンサ１００Ｇを示すレイアウト図である。図１２において、図１ないし図１１と同一参照符号は、同一構成要素を意味する。
図１２を参照すれば、例示的な実施形態によるイメージセンサ１００Ｇにおいて、ダミー画素領域ＤＲ３内において、一対の第１遮光壁構造物１５０Ｄのうち一つと、第２遮光壁構造物１５６Ａとが互いに連結される。例えば、一対の第１遮光壁構造物１５０Ｄは、画素領域ＡＰＲとオプティカルブラック領域ＯＢＲとの間において、第２方向（Ｙ方向）に延長され、第２遮光壁構造物１５６Ａは、オプティカルブラック領域ＯＢＲと周辺領域ＰＲとの間において、第２方向（Ｙ方向）に延長され、第２遮光壁構造物１５６Ａの延長部１５６ＡＥが第１方向（Ｘ方向）に延長されながら、一対の第１遮光壁構造物１５０Ｄのうち１つの端部とも連結される。
一対の第１遮光壁構造物１５０Ｄと第２遮光壁構造物１５６Ａは、オプティカルブラック領域ＯＢＲの全体側面を集合的に完全に取り囲むように配置され、それにより、画素領域ＡＰＲ及び周辺領域ＰＲから、所望しない迷光または電子が、オプティカルブラック領域ＯＢＲに侵透することを抑制／防止し、イメージセンサ１００Ｇのノイズ信号の変動が低減される。
図１３は、例示的な実施形態によるイメージセンサ１００Ｈを示すレイアウト図である。図１３において、図１ないし図１２と同一参照符号は、同一構成要素を意味する。
図１３を参照すれば、例示的な実施形態によるイメージセンサ１００Ｈにおける平面図において、オプティカルブラック領域ＯＢＲは、画素領域ＡＰＲの４側面を取り囲むように配置される。オプティカルブラック領域ＯＢＲと画素領域ＡＰＲとの間には、ダミー画素領域ＤＲ１が配置され、オプティカルブラック領域ＯＢＲと周辺領域ＰＲとの間には、ガードリング領域ＤＲ２、がオプティカルブラック領域ＯＢＲの４側面を取り囲むように配置される。
ダミー画素領域ＤＲ１内には、第１遮光壁構造物１５０Ｂが配置され、ガードリング領域ＤＲ２内には、第２遮光壁構造物１５６Ｂが配置される。
図１４は、例示的な実施形態によるイメージセンサ１００Ｉを示す断面図である。図１４は、図５のＶＩ－ＶＩ’部分に対応する断面図である。図１４において、図１ないし図１３と同一参照符号は、同一構成要素を意味する。
図１４を参照すれば、イメージセンサ１００Ｉは、半導体基板１１０と下部基板２１０とが互いに接着された積層型構造を有する。
下部基板２１０には、素子分離膜２１２によって限定される活性領域（図示せず）が形成される。下部基板２１０上には、ゲート構造物２１４が配置される。ゲート構造物２１４は、画素領域ＡＰＲのそれぞれの光電変換領域１２０内に一定信号を提供したり、それぞれの光電変換領域１２０での出力信号を制御したりするための複数のＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ－ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを構成する。例えば、前記トランジスタは、タイミング発生器（ｔｉｍｉｎｇ ｇｅｎｅｒａｔｏｒ）、行デコーダ（ｒｏｗ ｄｅｃｏｄｅｒ）、行ドライバ（ｒｏｗ ｄｒｉｖｅｒ）、相関二重サンプラ（ＣＤＳ：ｃｏｒｒｅｌａｔｅｄ ｄｏｕｂｌｅ ｓａｍｐｌｅｒ）、アナログデジタルコンバータ（ＡＤＣ：ａｎａｌｏｇ ｔｏ ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ）、ラッチ部（ｌａｔｃｈ）、列デコーダ（ｃｏｌｕｍｎ ｄｅｃｏｄｅｒ）など多様な種類のロジック回路を構成するが、それらに限定されるものではない。
下部基板２１０上には、第２内部配線構造２２０が形成される。第２内部配線構造２２０は、複数層の積層構造に形成される。第２層間絶縁膜２２４は、下部基板２１０上において、ゲート構造物２１４及び第２内部配線構造２２０を覆うように配置される。
第１層間絶縁膜１３４は、第２層間絶縁膜２２４に付着される。例示的な実施形態において、第１層間絶縁膜１３４と第２層間絶縁膜２２４は、酸化物・酸化物直接ボンディング方式（ｏｘｉｄｅ－ｏｘｉｄｅ ｄｉｒｅｃｔ ｂｏｎｄｉｎｇ ｍｅｔｈｏｄ）により、互いに付着される。他の実施形態において、第１層間絶縁膜１３４と第２層間絶縁膜２２４との間に、接着部材（図示せず）が介在されもする。
貫通ビアトレンチ１７２Ｔは、半導体基板１１０及び第１層間絶縁膜１３４を貫通し、第２内部配線構造２２０の一部分と連結される。図１４に例示的に図示しているように、貫通ビア１７２Ａは、第１内部配線構造１３０と第２内部配線構造２２０とのいずれにも連結され、貫通ビア１７２Ａの底部は、第２層間絶縁膜２２４によって取り囲まれる。
図１５ないし図２１は、例示的な実施形態によるイメージセンサ１００Ａの製造方法を示す断面図である。図１５ないし図２１においては、図５のＶＩ－ＶＩ’断面に対応する断面を、工程順序に沿って図示した。図１５ないし図２１において、図１ないし図１４と同一参照符号は、同一構成要素を意味する。
図１５を参照すれば、互いに対向する第１面１１０Ｆと第２面１１０Ｂとを具備する半導体基板１１０を提供／準備する。
半導体基板１１０の第１面１１０Ｆから、イオン注入工程により、光電変換領域１２０とウェル領域（図示せず）とが形成される。例えば、光電変換領域１２０は、Ｎ型不純物をドーピングして形成され、前記ウェル領域は、Ｐ型不純物をドーピングして形成される。
その後、半導体基板１１０の第１面１１０Ｆ上に、第１内部配線構造１３０と、第１内部配線構造１３０を覆う第１層間絶縁膜１３４と、を形成する。例えば、第１内部配線構造１３０と第１層間絶縁膜１３４は、導電層（図示せず）を、半導体基板１１０の第１面１１０Ｆ上に形成し、前記導電層をパターニングし、前記パターニングされた導電層を覆うように、絶縁層（図示せず）を形成する段階を遂行することによって形成される。
その後、半導体基板１１０の第１面１１０Ｆ上に、支持基板１８８を接着させる。
その後、半導体基板１１０の第２面１１０Ｂ上に、第１マスクパターン（図示せず）が形成され、前記第１マスクパターンをエッチングマスクとして利用し、第２面１１０Ｂから半導体基板１１０をエッチングし、第１遮光トレンチ１５０Ｔ、第２遮光トレンチ１５６Ｔ及びパッド分離トレンチ１２８Ｔを形成する。
第１遮光トレンチ１５０Ｔ、第２遮光トレンチ１５６Ｔ及びパッド分離トレンチ１２８Ｔは、半導体基板１１０を完全に貫通するように形成され、それにより、第１遮光トレンチ１５０Ｔ、第２遮光トレンチ１５６Ｔ及びパッド分離トレンチ１２８Ｔの底部に、第１層間絶縁膜１３４の上面が露出される。
図１６を参照すれば、半導体基板１１０の第２面１１０Ｂ上に、第２マスクパターン（図示せず）が形成され、前記第２マスクパターンをエッチングマスクとして利用し、第２面１１０Ｂから半導体基板１１０をエッチングし、素子分離トレンチ１２４Ｔを形成する。
例示的な実施形態において、素子分離トレンチ１２４Ｔは、半導体基板１１０を完全に貫通せず、素子分離トレンチ１２４Ｔの底部が、半導体基板１１０を露出させるように形成される。
他の実施形態において、素子分離トレンチ１２４Ｔは、半導体基板１１０を完全に貫通しないように形成され、選択的に、素子分離トレンチ１２４Ｔの底部によって露出される半導体基板１１０部分にイオン注入工程を遂行し、素子分離トレンチ１２４Ｔ下の半導体基板１１０部分に、不純物領域（図示せず）がさらに形成される。
図１７を参照すれば、半導体基板１１０の第２面１１０Ｂ、素子分離トレンチ１２４Ｔ、パッド分離トレンチ１２８Ｔ、第１遮光トレンチ１５０Ｔ及び第２遮光トレンチ１５６Ｔの内壁上に、化学気相蒸着（ＣＶＤ：ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）工程、原子層蒸着（ＡＬＤ：ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）工程などにより、絶縁物質を使用し、第２面１１０Ｂ、素子分離トレンチ１２４Ｔ、パッド分離トレンチ１２８Ｔの内壁上に、背面絶縁層１２４Ｉを形成する一方、第１遮光トレンチ１５０Ｔ及び第２遮光トレンチ１５６Ｔの内壁上に、遮光絶縁層１５２を形成する。従って、背面絶縁層１２４Ｉ及び遮光絶縁層１５２は、同一絶縁層／物質である。
その後、半導体基板１１０の第２面１１０Ｂ上に、素子分離トレンチ１２４Ｔ、パッド分離トレンチ１２８Ｔ、第１遮光トレンチ１５０Ｔ及び第２遮光トレンチ１５６Ｔを充填する絶縁膜（図示せず）を形成し、素子分離トレンチ１２４Ｔ、パッド分離トレンチ１２８Ｔ、第１遮光トレンチ１５０Ｔ及び第２遮光トレンチ１５６Ｔの中に埋め込み絶縁層１２６を形成する。埋め込み絶縁層１２６は、半導体基板１１０の第２面１１０Ｂ上にも、所定厚に形成される。
例示的な実施形態において、第１遮光トレンチ１５０Ｔ及び第２遮光トレンチ１５６Ｔの内壁上に、エッチバック工程を遂行し、第１遮光トレンチ１５０Ｔ及び第２遮光トレンチ１５６Ｔの内部を充填する埋め込み絶縁層１２６の一部分が除去される。
他の実施形態において、背面絶縁層１２４Ｉが、素子分離トレンチ１２４Ｔ及びパッド分離トレンチ１２８Ｔの内部を完全に充填するほど厚く形成され、ステップカバレッジが優秀ではない絶縁物質を使用し、背面絶縁層１２４Ｉ上に埋め込み絶縁層１２６を形成することができる。そのような場合、埋め込み絶縁層１２６が、半導体基板１１０の第２面１１０Ｂ上に主に形成され、第１遮光トレンチ１５０Ｔ及び第２遮光トレンチ１５６Ｔの内壁上に、埋め込み絶縁層１２６がほとんど充填されないので、前述のエッチバック工程は、省略されもする。
図１８を参照すれば、埋め込み絶縁層１２６上に、第３マスクパターン（図示せず）が形成され、前記第３マスクパターンをエッチングマスクとして利用し、埋め込み絶縁層１２６、背面絶縁層１２４Ｉ、半導体基板１１０及び第１層間絶縁膜１３４をエッチングし、貫通ビアトレンチ１７２Ｔを形成する。貫通ビアトレンチ１７２Ｔの底部に、第１内部配線構造１３０が露出される。
図１９を参照すれば、第１遮光トレンチ１５０Ｔ、第２遮光トレンチ１５６Ｔ及び貫通ビアトレンチ１７２Ｔの内部を充填する金属層１６０Ｐを形成する。金属層１６０Ｐは、第１金属層（図示せず）及び第２金属層（図示せず）を順次に形成することによって形成される。前記第１金属層は、第１遮光トレンチ１５０Ｔ、第２遮光トレンチ１５６Ｔ及び貫通ビアトレンチ１７２Ｔの内壁上にコンフォーマルにも形成される。その後、前記第２金属層は、前記第１金属層上に、第１遮光トレンチ１５０Ｔ、第２遮光トレンチ１５６Ｔ及び貫通ビアトレンチ１７２Ｔを完全に充填するように形成される。
例えば、前記第１金属層は、ＣＶＤ工程、ＡＬＤ工程などにより、チタン、チタン窒化物、タンタル、タンタル窒化物、チタンタングステン、タングステン、アルミニウム、コバルト、ニッケル、銅のような金属物質を使用して形成する。前記第２金属層は、ＣＶＤ工程、ＡＬＤ工程、メッキ工程などにより、タングステン、アルミニウム、コバルト、ニッケル、銅のような金属物質を使用して形成される。
第１遮光トレンチ１５０Ｔ、第２遮光トレンチ１５６Ｔ及び貫通ビアトレンチ１７２Ｔが、金属層１６０Ｐで完全に充填されることにより、第１遮光トレンチ１５０Ｔ、第２遮光トレンチ１５６Ｔ及び貫通ビアトレンチ１７２Ｔの内部に、それぞれ第１遮光壁構造物１５０Ａ、第２遮光壁構造物１５６及び貫通ビア１７２が形成される。
図２０を参照すれば、金属層１６０Ｐ（図１９）上に、第４マスクパターン（図示せず）を形成し、前記第４マスクパターンをエッチングマスクとして利用し、金属層１６０Ｐをパターニングし、遮光層１６０、ガイドパターン１６２及び導電パッド１７４を残す。
図２１を参照すれば、半導体基板１１０の第２面１１０Ｂ上（例えば、部分的または完全にカバーするように）に、パッシベーション層１８２を形成し、前記パッシベーション層１８２をパターニングし、導電パッド１７４上面を露出させる。
その後、図６を再び参照すれば、画素領域ＡＰＲとダミー画素領域ＤＲ１とにおいて、パッシベーション層１８２上に、カラーフィルタ１８４とマイクロレンズ１８６とを形成する。
前述の工程により、イメージセンサ１００Ａが完成される。
以上のように、図面と明細書とによって、例示的な実施形態を開示した。本明細書において、特定の用語を使用して実施形態について説明したが、それらは、単に本開示の技術的思想について説明するための目的で使用したものであり、意味限定や特許請求の範囲に記載された本開示の範囲を制限するために使用したものではない。従って、本技術分野の当業者であるならば、それらから、多様な変形、及び均等な他の実施形態が可能である点を理解するであろう。従って、本開示の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決まらなければならない。
本発明のイメージセンサは、例えば、画像形成関連の技術分野に効果的に適用可能である。
１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、１００Ｅ、１００Ｆ、１００Ｇ、１００Ｈ、１００Ｉ イメージセンサ
１１０ 半導体基板
１１０Ｂ 第２面
１１０Ｆ 第１面
１１２ 活性領域
１２０ 光電変換領域
１２２ フォトダイオード領域
１２４、１２４Ａ 素子分離領域
１２４Ｉ 背面絶縁層
１２４ＩＡ 素子分離絶縁層
１２４Ｔ、１２４ＴＡ 素子分離トレンチ
１２６ 埋め込み絶縁層
１２８ パッド分離領域
１２８Ｔ パッド分離トレンチ
１３０ 第１内部配線構造
１３４ 第１層間絶縁膜
１５０、１５０Ａ、１５０Ｂ、１５０Ｃ、１５０Ｄ 第１遮光壁構造物
１５０Ｓ１ 第１側面
１５０Ｓ２ 第２側面
１５０Ｔ 第１遮光トレンチ
１５０Ｗ１ 第１幅
１５０Ｗ２ 第２幅
１５２ 遮光絶縁層
１５４ 遮光金属層
１５６、１５６Ａ、１５６Ｂ 第２遮光壁構造物
１５６ＡＥ 延長部
１５６Ｔ 第２遮光トレンチ
１５８ 第３遮光壁構造物
１５８Ｔ 第３遮光トレンチ
１６０ 遮光層
１６０Ｐ 金属層
１６２ ガイドパターン
１７２、１７２Ａ 貫通ビア
１７２Ｔ 貫通ビアトレンチ
１７４ 導電パッド
１８２ パッシベーション層
１８４ カラーフィルタ
１８６ マイクロレンズ
１８８ 支持基板
１９０ 反射遮断／防止金属層
２１０ 下部基板
２２０ 第２内部配線構造
２２４ 第２層間絶縁膜

Claims (12)

  1. 画素領域とオプティカルブラック領域とを含む半導体基板と、
    前記画素領域に配置される複数の光電変換領域と、
    前記半導体基板の第１面上に形成される配線構造と、
    前記オプティカルブラック領域に配置され、前記半導体基板の第２面上に配置される遮光層と、
    前記画素領域と前記オプティカルブラック領域との間で、前記半導体基板を貫通し、前記遮光層と連結される第１遮光壁構造物と、を含み、
    前記半導体基板は、前記画素領域と前記オプティカルブラック領域との間に配置されるダミー画素領域をさらに含み、
    前記遮光層は、前記ダミー画素領域上に延長され、
    前記第１遮光壁構造物は、前記ダミー画素領域内に配置され、
    前記第１遮光壁構造物は、前記遮光層と垂直オーバーラップされ、
    前記半導体基板は、前記オプティカルブラック領域の少なくとも一側上に配置される周辺領域をさらに含み、
    イメージセンサは、前記オプティカルブラック領域と前記周辺領域との間に、第２遮光壁構造物をさらに含み、
    前記第２遮光壁構造物は、前記半導体基板を貫通することを特徴とするイメージセンサ。
  2. 前記第１遮光壁構造物は、
    前記半導体基板の前記第１面から前記半導体基板の前記第２面まで、前記半導体基板内で延長されるトレンチ内に形成される絶縁層を含むことを特徴とする請求項１に記載のイメージセンサ。
  3. 前記絶縁層は、前記トレンチの外部に位置する一部分を含み、前記半導体基板の前記第２面と前記遮光層との間に延長されることを特徴とする請求項２に記載のイメージセンサ。
  4. 前記トレンチは、前記半導体基板の前記第２面と同一レベルにおいて、第１幅、及び前記半導体基板の前記第１面と同一レベルにおいて第２幅を有し、前記第１幅が、前記第２幅よりさらに広いことを特徴とする請求項２に記載のイメージセンサ。
  5. 前記第１遮光壁構造物は、前記半導体基板の前記第１面から前記第２面まで、連続的に延長されることを特徴とする請求項１に記載のイメージセンサ。
  6. 前記第１遮光壁構造物の第１側面は、前記画素領域と対面し、前記第１遮光壁構造物の前記第１側面と反対の前記第１遮光壁構造物の第２側面は、前記オプティカルブラック領域と対面することを特徴とする請求項１に記載のイメージセンサ。
  7. 前記オプティカルブラック領域は、前記半導体基板の前面に平行であり、前記画素領域に平行な方向に沿って延長され、
    前記ダミー画素領域は、前記オプティカルブラック領域と前記画素領域との間で、前記方向に沿って延長され、
    前記第１遮光壁構造物は、前記ダミー画素領域が、前記方向に沿って延長される全体長ほど、前記方向に沿って延長されることを特徴とする請求項１に記載のイメージセンサ。
  8. 前記オプティカルブラック領域及び前記第１遮光壁構造物は、前記画素領域の境界を限定することを特徴とする請求項１に記載のイメージセンサ。
  9. 前記周辺領域において、前記半導体基板の前記第２面に配置される導電パッドと、
    前記周辺領域内において、前記半導体基板を貫通し、前記導電パッド及び前記配線構造と電気的に連結される貫通ビアと、
    前記ダミー画素領域において、前記半導体基板を貫通し、前記遮光層と接触する上面と、前記貫通ビアの下面と同一レベル上に配置される下面と、を含む第３遮光壁構造物と、をさらに含むことを特徴とする請求項１に記載のイメージセンサ。
  10. 画素領域と、オプティカルブラック領域と、前記画素領域と前記オプティカルブラック領域との間のダミー画素領域と、を含む半導体基板と、
    前記画素領域に配置される複数の光電変換領域と、
    前記半導体基板の第１面上に形成される配線構造と、
    前記オプティカルブラック領域に配置され、前記半導体基板の第２面上に配置される遮光層と、
    前記ダミー画素領域において、前記半導体基板を貫通する少なくとも１つの第１遮光壁構造物と、を含み、
    前記半導体基板は、前記オプティカルブラック領域の横の周辺領域をさらに含み、
    イメージセンサは、前記オプティカルブラック領域と前記周辺領域との間の第２遮光壁構造物をさらに含み、
    前記第２遮光壁構造物は、前記半導体基板を貫通することを特徴とするイメージセンサ。
  11. 前記少なくとも１つの第１遮光壁構造物は、
    前記半導体基板内のトレンチ内の絶縁層を含むことを特徴とする請求項１０に記載のイメージセンサ。
  12. 前記少なくとも１つの第１遮光壁構造物及び前記第２遮光壁構造物は、前記半導体基板の前記第１面から前記第２面まで延長されることを特徴とする請求項１０に記載のイメージセンサ。
JP2019000189A 2018-01-12 2019-01-04 イメージセンサ Active JP7265869B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0004541 2018-01-12
KR1020180004541A KR102534249B1 (ko) 2018-01-12 2018-01-12 이미지 센서

Publications (2)

Publication Number Publication Date
JP2019125784A JP2019125784A (ja) 2019-07-25
JP7265869B2 true JP7265869B2 (ja) 2023-04-27

Family

ID=65003196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019000189A Active JP7265869B2 (ja) 2018-01-12 2019-01-04 イメージセンサ

Country Status (6)

Country Link
US (1) US10804304B2 (ja)
EP (1) EP3511983A3 (ja)
JP (1) JP7265869B2 (ja)
KR (2) KR102534249B1 (ja)
CN (1) CN110034139B (ja)
SG (1) SG10201807792SA (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033583A (ja) * 2010-07-29 2012-02-16 Sony Corp 固体撮像素子及びその製造方法、並びに撮像装置
US11393860B2 (en) * 2017-10-03 2022-07-19 Sony Semiconductor Solutions Corporation Solid-state imaging element, method for manufacturing solid-state imaging element, and electronic device
KR20200108133A (ko) * 2019-03-06 2020-09-17 삼성전자주식회사 이미지 센서 및 이미징 장치
US10893225B2 (en) * 2019-06-03 2021-01-12 Innolux Corporation Electronic device having large dynamic range for image sensing
JP2021019059A (ja) * 2019-07-18 2021-02-15 キヤノン株式会社 固体撮像素子
CN112510054A (zh) * 2019-09-16 2021-03-16 联华电子股份有限公司 影像传感器及其制造方法
DE102020124766A1 (de) * 2019-09-30 2021-04-01 Taiwan Semiconductor Manufacturing Co. Ltd. Eingebettete lichtabschirmungsstruktur für cmos-bildsensor
US11810933B2 (en) * 2020-01-21 2023-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and fabrication method thereof
DE102020123708A1 (de) * 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co. Ltd. Bildsensoren mit dummy-pixel-strukturen
US11626444B2 (en) * 2020-02-27 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensors with dummy pixel structures
TW202220200A (zh) * 2020-06-16 2022-05-16 日商索尼半導體解決方案公司 攝像元件及電子機器
KR20220022504A (ko) * 2020-08-18 2022-02-28 삼성전자주식회사 이미지 센서
CN111785750A (zh) * 2020-08-28 2020-10-16 上海华力微电子有限公司 背照式图像传感器
US20230266445A1 (en) * 2020-09-16 2023-08-24 Sony Semiconductor Solutions Corporation Distance measuring device
KR20220045810A (ko) * 2020-10-06 2022-04-13 삼성전자주식회사 이미지 센서
KR20220045643A (ko) * 2020-10-06 2022-04-13 삼성전자주식회사 이미지 센서
US20240030257A1 (en) * 2020-12-08 2024-01-25 C/O Sony Semiconductor Solutions Corporation Imaging device and ranging device
US11756970B2 (en) * 2021-03-05 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Metal grid structure to improve image sensor performance
US12002837B2 (en) * 2021-06-25 2024-06-04 Microsoft Technology Licensing, Llc Imaging sensor with near-infrared absorber

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130001728A1 (en) 2011-06-29 2013-01-03 Giovanni De Amicis Backside illuminated image sensors with vertical light shields
JP2013251539A (ja) 2012-05-30 2013-12-12 Samsung Electronics Co Ltd シリコン貫通ビアの構造物およびその形成方法
JP2014135326A (ja) 2013-01-08 2014-07-24 Toshiba Corp 固体撮像装置
WO2014156933A1 (ja) 2013-03-29 2014-10-02 ソニー株式会社 撮像素子および撮像装置
JP2015164210A (ja) 2015-04-16 2015-09-10 ソニー株式会社 固体撮像装置、及び電子機器
JP2015230928A (ja) 2014-06-03 2015-12-21 キヤノン株式会社 半導体装置の製造方法
US20160204144A1 (en) 2015-01-13 2016-07-14 Yun Ki Lee Image sensors and methods of forming the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003405A (ko) * 1998-06-29 2000-01-15 김영환 광차단층으로서 적층된 칼라필터를 갖는 이미지센서
JP2008153250A (ja) 2006-12-14 2008-07-03 Sanyo Electric Co Ltd 固体撮像素子
KR100863361B1 (ko) * 2007-09-07 2008-10-13 주식회사 동부하이텍 이미지센서 및 그 제조방법
JP5268618B2 (ja) 2008-12-18 2013-08-21 株式会社東芝 半導体装置
KR101776955B1 (ko) * 2009-02-10 2017-09-08 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
JP5470928B2 (ja) 2009-03-11 2014-04-16 ソニー株式会社 固体撮像装置の製造方法
JP5077309B2 (ja) 2009-08-27 2012-11-21 ソニー株式会社 固体撮像素子と固体撮像装置、固体撮像素子の製造方法
JP2012191005A (ja) 2011-03-10 2012-10-04 Sony Corp 固体撮像素子、固体撮像素子の製造方法および撮像装置
KR20120135627A (ko) * 2011-06-07 2012-12-17 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP5794068B2 (ja) 2011-09-16 2015-10-14 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
KR101853333B1 (ko) 2011-10-21 2018-05-02 삼성전자주식회사 블랙 레벨 안정화를 위한 이미지 센서
US9232162B2 (en) * 2011-11-08 2016-01-05 Semiconductor Components Industries, Llc Optical isolation of optically black pixels in image sensors
US20130200396A1 (en) 2012-02-06 2013-08-08 Omnivision Technologies, Inc. Prevention of light leakage in backside illuminated imaging sensors
US8772898B2 (en) 2012-02-09 2014-07-08 Omnivision Technologies, Inc. Lateral light shield in backside illuminated imaging sensors
JP6274729B2 (ja) 2013-02-04 2018-02-07 キヤノン株式会社 固体撮像装置およびカメラ
KR102034482B1 (ko) 2013-03-04 2019-10-21 삼성전자주식회사 이미지 센서 및 이의 형성 방법
KR102011102B1 (ko) * 2013-03-13 2019-08-14 삼성전자주식회사 이미지 센서
KR102155480B1 (ko) 2014-07-07 2020-09-14 삼성전자 주식회사 이미지 센서, 이를 포함하는 이미지 처리 시스템, 및 이를 포함하는 휴대용 전자 장치
KR102374110B1 (ko) 2014-08-22 2022-03-14 삼성전자주식회사 쉴딩 구조를 갖는 이미지 센서
US9515111B2 (en) * 2014-10-20 2016-12-06 Semiconductor Components Industries, Llc Circuitry for biasing light shielding structures and deep trench isolation structures
FR3032557A1 (fr) * 2015-02-10 2016-08-12 St Microelectronics Sa Capteur d'images couleur et son procede de fabrication
KR102471159B1 (ko) * 2015-10-12 2022-11-25 삼성전자주식회사 이미지 센서 및 그 제조 방법
US10319765B2 (en) 2016-07-01 2019-06-11 Canon Kabushiki Kaisha Imaging device having an effective pixel region, an optical black region and a dummy region each with pixels including a photoelectric converter
US10165211B1 (en) * 2017-08-22 2018-12-25 Semiconductor Components Industries, Llc Image sensors with optically black pixels

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130001728A1 (en) 2011-06-29 2013-01-03 Giovanni De Amicis Backside illuminated image sensors with vertical light shields
JP2013251539A (ja) 2012-05-30 2013-12-12 Samsung Electronics Co Ltd シリコン貫通ビアの構造物およびその形成方法
JP2014135326A (ja) 2013-01-08 2014-07-24 Toshiba Corp 固体撮像装置
WO2014156933A1 (ja) 2013-03-29 2014-10-02 ソニー株式会社 撮像素子および撮像装置
JP2015230928A (ja) 2014-06-03 2015-12-21 キヤノン株式会社 半導体装置の製造方法
US20160204144A1 (en) 2015-01-13 2016-07-14 Yun Ki Lee Image sensors and methods of forming the same
JP2015164210A (ja) 2015-04-16 2015-09-10 ソニー株式会社 固体撮像装置、及び電子機器

Also Published As

Publication number Publication date
CN110034139B (zh) 2023-07-25
SG10201807792SA (en) 2019-08-27
US10804304B2 (en) 2020-10-13
KR20230062495A (ko) 2023-05-09
KR20190086246A (ko) 2019-07-22
CN110034139A (zh) 2019-07-19
KR102619670B1 (ko) 2023-12-29
KR102534249B1 (ko) 2023-05-18
JP2019125784A (ja) 2019-07-25
EP3511983A2 (en) 2019-07-17
EP3511983A3 (en) 2019-10-02
US20190221597A1 (en) 2019-07-18

Similar Documents

Publication Publication Date Title
JP7265869B2 (ja) イメージセンサ
KR102525166B1 (ko) 이미지 센서
US9082898B2 (en) Solid-state imaging device and method for manufacturing the same
KR100784387B1 (ko) 이미지 센서 및 그 형성방법
US11508771B2 (en) Image sensors
CN109786410B (zh) 图像感测装置
KR20190038353A (ko) Spad 이미지 센서 및 연관 제조 방법
JP2010258157A (ja) 固体撮像装置およびその製造方法
CN110620122B (zh) 图像传感器
US11784202B2 (en) Image sensor
CN113078175B (zh) 图像传感器器件及其形成方法
CN114551484A (zh) 图像传感器
KR102634950B1 (ko) 이미지 센서
JP7008054B2 (ja) 光電変換装置および機器
US20220223636A1 (en) Image sensors including a photodiode
US20230081238A1 (en) Image sensor
US20220059596A1 (en) Image sensor
US20230361142A1 (en) Image sensor
KR20230155332A (ko) 이미지 센서
JP2011205031A (ja) 固体撮像装置及びその製造方法
JP2007005486A (ja) 固体撮像素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230417

R150 Certificate of patent or registration of utility model

Ref document number: 7265869

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150