CN114551484A - 图像传感器 - Google Patents

图像传感器 Download PDF

Info

Publication number
CN114551484A
CN114551484A CN202111174311.6A CN202111174311A CN114551484A CN 114551484 A CN114551484 A CN 114551484A CN 202111174311 A CN202111174311 A CN 202111174311A CN 114551484 A CN114551484 A CN 114551484A
Authority
CN
China
Prior art keywords
chip
disposed
pad
connection
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111174311.6A
Other languages
English (en)
Inventor
李东哲
李范硕
蒋玟澔
曺官植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114551484A publication Critical patent/CN114551484A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

提供了一种图像传感器。该图像传感器包括：第一芯片，包括像素区域、垫区域和置于像素区域与垫区域之间的光学黑色区域；以及第二芯片，与第一芯片的第一表面接触，并且包括用于驱动第一芯片的电路。第一芯片包括：第一基底，器件隔离部，设置在第一基底中，并且限定单元像素；层间绝缘层，置于第一基底与第二芯片之间；连接布线结构，设置在层间绝缘层中；以及连接接触插塞，设置在层间绝缘层中，并且在光学黑色区域中将连接布线结构连接到器件隔离部。图像传感器还包括设置在第一芯片或第二芯片中的导电垫。

Description

图像传感器
本申请基于2020年11月11日在韩国知识产权局提交的第10-2020-0150229号韩国专利申请并要求其优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
公开涉及一种图像传感器。
背景技术
图像传感器是用于将光学图像转换为电信号的半导体器件。图像传感器可以被归类为电荷耦合器件(CCD)图像传感器和互补金属氧化物半导体(CMOS)图像传感器中的任一种。CIS是CMOS图像传感器的简称。CIS可以包括二维地布置的多个像素。每个像素可以包括光电二极管(PD)。光电二极管可以将入射光转换为电信号。
发明内容
提供了一种能够减少或最小化缺陷并且能够简化制造工艺的图像传感器。
另外的方面将在下面的描述中部分地阐述，并且部分地将通过描述而明显，或者可以通过实践给出的实施例来获悉。
根据公开的一方面，图像传感器包括：第一芯片，包括像素区域、垫区域以及置于像素区域与垫区域之间的光学黑色区域；以及第二芯片，与第一芯片的第一表面接触，并且包括用于驱动第一芯片的电路。第一芯片包括：第一基底；器件隔离部，设置在第一基底中，并且限定单元像素；层间绝缘层，置于第一基底与第二芯片之间；连接布线结构，设置在层间绝缘层中；以及连接接触插塞，设置在层间绝缘层中，并且在光学黑色区域中将连接布线结构连接到器件隔离部。图像传感器还包括：导电垫，设置在第一芯片或第二芯片中，并且通过穿透第一基底和层间绝缘层的凹陷区域暴露在垫区域中，导电垫通过连接布线结构和连接接触插塞电连接到器件隔离部。
根据公开的一方面，图像传感器包括：第一芯片，包括像素区域、垫区域及置于像素区与垫区域之间的光学黑色区域；以及第二芯片，与第一芯片的第一表面接触，并且包括用于驱动第一芯片的电路。第一芯片包括：第一基底；器件隔离部，设置在第一基底中，并且限定单元像素；层间绝缘层，置于第一基底与第二芯片之间；连接布线结构，设置在光学黑色区域的层间绝缘层中，并且在平面图中具有围绕像素区域的环形形状；连接接触插塞，设置在层间绝缘层中，并且在光学黑色区域中将连接布线结构连接到器件隔离部；以及导电垫，设置在层间绝缘层中，并且通过穿透第一基底的凹陷区域暴露在垫区域中，导电垫通过连接布线结构和连接接触插塞电连接到器件隔离部。连接接触插塞通过连接布线结构共同连接到导电垫。
根据公开的一方面，图像传感器包括：第一芯片，包括像素区域、垫区域以及置于像素区域与垫区域之间的光学黑色区；以及第二芯片，与第一芯片的第一表面接触，并且包括用于驱动第一芯片的电路。第一芯片包括：第一基底，器件隔离部，设置在第一基底中，并且限定单元像素；光电转换部，分别在单元像素中设置在第一基底中；转移栅极，设置在第一基底上；上层间绝缘层，置于第一基底与第二芯片之间；第一布线，设置在上层间绝缘层中，并且包括在光学黑色区域中构成连接布线结构的至少一条连接布线；连接接触插塞，设置在上层间绝缘层中，并且在光学黑色区域中将连接布线结构连接到器件隔离部；上连接垫，通过上层间绝缘层暴露；以及金属图案，置于第二芯片与第一布线之间，并且包括：导电垫，设置在垫区域中；以及第一金属图案，设置在像素区域中。第二芯片包括：第二基底；第二布线，设置在第二基底上；以及下连接垫，连接到上连接垫。导电垫通过穿透第一基底和上层间绝缘层的凹陷区域暴露在垫区域中，导电垫通过连接布线结构和连接接触插塞电连接到器件隔离部。
附图说明
根据下面结合附图的描述，公开的实施例的以上和其他方面、特征及优点将更加明显。
图1是根据实施例的图像传感器的平面图。
图2是图1的区域“P1”的放大图。
图3是沿着图2的线A-A'截取的剖视图。
图4和图5是根据实施例的图3的区域“P2”的放大图。
图6、图7、图8和图9是示出根据实施例的设置在光学黑色区域中的连接接触插塞、连接布线结构和垫接触插塞的布置和形状的平面图。
图10是沿着图2的线A-A'截取的用于示出根据实施例的图像传感器的剖视图。
图11是示出根据实施例的图像传感器的平面图。
图12是沿着图11的线A-A'截取的剖视图。
图13、图14、图15、图16、图17、图18和图19是沿着图2的线A-A'截取的用于示出根据实施例的制造图像传感器的方法的剖视图。
具体实施方式
在下文中，将参照附图更详细地描述实施例。
图1是根据实施例的图像传感器1000的平面图。图2是图1的区域“P1”的放大图。图3是沿着图2的线A-A'截取的剖视图。图4和图5是根据实施例的图3的区域“P2”的放大图。
参照图1至图3，根据当前实施例的图像传感器1000可以具有第一芯片CH1和第二芯片CH2彼此结合的结构。第一芯片CH1可以执行图像感测功能。第二芯片CH2可以包括用于驱动第一芯片CH1和/或用于处理和存储从第一芯片CH1产生的电信号的电路。
第一芯片CH1可以包括第一基底1，第一基底1包括垫区域PAD、光学黑色区域OB和像素区域APS。光学黑色区域OB和垫区域PAD可以设置在像素区域APS的至少一侧处。例如，当在平面图中观看时，光学黑色区域OB和垫区域PAD中的每个可以围绕像素区域APS。光学黑色区域OB可以设置在垫区域PAD与像素区域APS之间。第一基底1可以包括彼此背对的第一表面1a和第二表面1b。例如，第一基底1可以是单晶硅晶片、硅外延层或绝缘体上硅(SOI)基底。第一基底1可以掺杂有第一导电类型的掺杂剂。例如，第一导电类型可以是P型。
像素区域APS可以包括在第一方向X和第二方向Y上二维地布置的多个单元像素UP。在像素区域APS中，深器件隔离部13可以设置在第一基底1中，以将单元像素UP彼此隔离。深器件隔离部13可以延伸到光学黑色区域OB中。浅器件隔离部5可以在第一基底1中设置为与第一表面1a相邻。深器件隔离部13可以穿透浅器件隔离部5。
深器件隔离部13可以包括设置在深沟槽3中的导电图案9、围绕导电图案9的侧壁的隔离绝缘层7以及设置在导电图案9与第一基底1的第一表面1a之间的填充绝缘图案11。导电图案9可以包括导电材料，例如金属或掺杂有掺杂剂的多晶硅。隔离绝缘层7可以包括例如氧化硅层。填充绝缘图案11可以包括例如氧化硅层。如图2中所示，深器件隔离部13的导电图案9可以具有格子或网格形状，并且可以连接到稍后将描述的连接接触插塞17c。
光电转换部PD可以在每个单元像素UP中设置在第一基底1中。光电转换部PD也可以在光学黑色区域OB中设置在第一基底1中。例如，光电转换部PD可以掺杂有与第一导电类型相反的第二导电类型的掺杂剂。第二导电类型可以是例如N型。包括在光电转换部PD中的N型掺杂剂可以与包括在同光电转换部PD相邻的第一基底1中的P型掺杂剂形成PN结，因此可以提供光电二极管。
在每个单元像素UP中，转移栅极TG可以设置在第一基底1的第一表面1a上。转移栅极TG的一部分可以延伸到第一基底1中。栅极绝缘层Gox可以设置在转移栅极TG与第一基底1之间。浮置扩散区FD可以在转移栅极TG的一侧处设置在第一基底1中。例如，浮置扩散区FD可以是掺杂有第二导电类型的掺杂剂的区域。
光可以通过第一基底1的第二表面1b入射到第一基底1中。电子-空穴对(EHP)可以通过入射光在PN结的耗尽区中产生。产生的电子可以移动到光电转换部PD中。当将电压施加到转移栅极TG时，电子可以移动到浮置扩散区FD中。
第一表面1a可以覆盖有上层间绝缘层IL。每个上层间绝缘层IL可以包括氧化硅层、氮化硅层、氮氧化硅层和多孔低k介电层中的任一种或任何组合。第一布线15可以设置在上层间绝缘层IL之间或上层间绝缘层IL中。例如，第一布线15可以包括诸如铜的金属。第一布线15可以通过设置在上层间绝缘层IL中的中间触点20彼此连接。第一布线15可以包括设置在光学黑色区域OB中的连接布线15c。连接布线15c和它们之间的中间触点20可以构成连接布线结构CS。连接布线结构CS可以包括多条连接布线15c。可选地，连接布线结构CS可以包括单条连接布线15c。
如图1中所示，连接布线结构CS可以围绕像素区域APS。例如，当在平面图中观看时，连接布线结构CS可以具有环形形状或闭环形状。例如，单条连接布线15c可以具有环形形状，或者通过中间触点20彼此连接的多条连接布线15c可以具有环形形状。例如，单条连接布线15c可以具有环形形状，或者多条连接布线15c可以彼此连接以形成环形形状。可选地，当在平面图中观看时，连接布线结构CS可以具有条形形状。
第一接触插塞17a可以设置在上层间绝缘层IL的第一层间绝缘层IL1中。第一接触插塞17a可以穿透第一层间绝缘层IL1，以连接到在像素区域APS中设置在第一基底1的第一表面1a上的晶体管。例如，每个第一接触插塞17a可以连接到浮置扩散区FD或转移栅极TG。
在光学黑色区域OB中，连接接触插塞17c可以穿透第一层间绝缘层IL1，以连接到深器件隔离部13。如图4和图5中所示，连接接触插塞17c可以穿透填充绝缘图案11，以连接到导电图案9。例如，连接接触插塞17c的顶表面的高度h1可以比填充绝缘图案11的顶表面的高度h2高。连接接触插塞17c的底表面的宽度t1可以比连接接触插塞17c的顶表面的宽度t2大。连接接触插塞17c的顶表面的宽度t2可以基本上等于或小于与连接接触插塞17c接触的导电图案9的底表面的宽度(图4)或者大于与连接接触插塞17c接触的导电图案9的底表面的宽度(图5)。连接接触插塞17c的底表面的宽度t1可以小于深器件隔离部13的底表面的宽度t3(图4)或者大于深器件隔离部13的底表面的宽度t3(图5)。
连接接触插塞17c可以与第一接触插塞17a设置在基本上同一水平处。例如，连接接触插塞17c的底表面可以与第一接触插塞17a的底表面设置在基本上同一高度处。连接接触插塞17c的顶表面可以比第一接触插塞17a的顶表面高。连接接触插塞17c和第一接触插塞17a可以由与第一布线15的金属材料不同的金属材料形成。例如，连接接触插塞17c和第一接触插塞17a可以包括钨。连接接触插塞17c和第一接触插塞17a中的每个还可以包括阻挡层，阻挡层包括导电金属氮化物，诸如氮化钛、氮化钽和/或氮化钨。
上连接垫21可以设置在上层间绝缘层IL的距第一表面1a最远的第二层间绝缘层IL2中。上连接垫21可以在第一芯片CH1的一个表面处暴露，并且可以与第二芯片CH2的下连接垫114直接接触。上连接垫21可以包括例如铜。金属图案MP可以设置在上连接垫21与第一布线15之间。金属图案MP可以设置在第二层间绝缘层IL2中。金属图案MP可以包括设置在垫区域PAD中的导电垫34。导电垫34可以直接连接到上连接垫21。导电垫34可以通过结合布线连接到设置在芯片外部的电路。
可以设置第二接触插塞18，以将第一布线15连接到金属图案MP。第二接触插塞18的垫接触插塞18c可以将导电垫34连接到连接布线结构CS。第二接触插塞18可以包括与第一布线15的金属材料不同的金属材料。例如，第二接触插塞18可以包括钨、钛、钽和其任何导电氮化物中的任一种或任何组合。
如图3和图4中所示，垫接触插塞18c可以通过与像素区域APS的第二接触插塞18的工艺相同的工艺形成在与像素区域APS的第二接触插塞18的水平相同的水平处。可选地，如图5中所示，垫接触插塞18c可以与导电垫34一起形成。在这种情况下，第一阻挡层BL1可以延伸到垫接触插塞18c的侧壁上。
如图1和图2中所示，多个导电垫34可以沿着设置在像素区域APS周围的垫区域PAD布置。导电垫34可以包括通过连接布线结构CS和连接接触插塞17c电连接到深器件隔离部13的第一导电垫34a。导电垫34可以包括不电连接到深器件隔离部13的第二导电垫34b。第二导电垫34b中的一些可以通过上连接垫21和下连接垫114连接到第二芯片CH2的晶体管TR。在一些实施例中，图像传感器1000可以包括连接到连接布线结构CS的单个第一导电垫34a，并且多个连接接触插塞17c可以共同连接到连接布线结构CS。可选地，在实施例中，图像传感器1000可以包括多个第一导电垫34a。例如，可以通过第一导电垫34a将负电压施加到深器件隔离部13的导电图案9。因此，能够捕获由于通过形成深沟槽3而产生的悬空键而可能存在于深器件隔离部13的表面上的空穴。结果，可以减小或最小化暗电流。
在当前实施例中，金属图案MP可以包括设置在像素区域APS和/或光学黑色区域OB中的第一金属图案31。第一金属图案31和导电垫34可以设置在同一水平处。金属图案MP可以包括与上连接垫21的金属材料不同的金属材料。例如，金属图案MP可以包括铝。第一金属图案31可以覆盖像素区域APS(更具体地，像素区域APS中的单元像素UP)，以屏蔽通过由第二芯片CH2中的电路的操作而引起的电磁场所产生的噪声。在图像传感器1000的操作中，可以将接地电压施加到第一金属图案31。第一金属图案31中的一些可以通过第二接触插塞18连接到第一布线15。
光不会入射到光学黑色区域OB的第一基底1中。深器件隔离部13还可以延伸到光学黑色区域OB中，以使第一黑色像素UP01和第二黑色像素UP02彼此隔离。光电转换部PD可以设置在第一黑色像素UP01的第一基底1中。光电转换部PD可以不存在于第二黑色像素UP02的第一基底1中。转移栅极TG和浮置扩散区FD可以设置在第一黑色像素UP01和第二黑色像素UP02中的每个中。第一黑色像素UP01可以感测从光未入射到其中的光电转换部PD产生的电荷量，因此第一黑色像素UP01可以提供第一参考电荷量。当计算从单元像素UP产生的电荷量时，第一参考电荷量可以用作相对参考值。第二黑色像素UP02可以感测在不存在光电转换部PD的状态下产生的电荷量，因此第二黑色像素UP02可以提供第二参考电荷量。第二参考电荷量可以用作用于去除工艺噪声的数据。
复位晶体管、选择晶体管和源极跟随器晶体管可以设置在第一基底1的第一表面1a上。图像传感器1000可以是后部受光图像传感器。第一基底1的第二表面1b可以覆盖有后绝缘层23。后绝缘层23可以设置在像素区域APS、光学黑色区域OB和垫区域PAD中。
例如，后绝缘层23可以包括底部抗反射涂(BARC)层、固定电荷层、粘合层、抗反射层和保护层中的任一种或任何组合。固定电荷层可以包括按照化学计量比包含不足的氧的金属氧化物层或按照化学计量比计包含不足的氟的金属氟化物层。因此，固定电荷层可以具有负固定电荷。固定电荷层可以由包括铪(Hf)、锆(Zr)、铝(Al)、钽(Ta)、钛(Ti)、钇(Y)和镧系元素中的至少一种金属的金属氧化物或金属氟化物形成。可以在固定电荷层周围发生空穴积累。因此，可以有效地减少暗电流和白点(white spot)。
抗反射层可以防止光的反射，使得入射在第一基底1的第二表面1b上的光顺利地到达光电转换部PD。例如，抗反射层可以包括金属氧化物(例如，氧化铝或氧化铪)或硅基绝缘材料(例如，氧化硅或氮化硅)。
在垫区域PAD中，凹陷区域25可以穿透后绝缘层23和第一基底1，并且可以穿透第一层间绝缘层IL1的一部分。凹陷区域25可以使导电垫34暴露。凹陷区域25的侧壁可以与后绝缘层23的侧壁对齐。凹陷区域25的宽度可以随着距导电垫34的距离增大而增大。可以在垫区域PAD中设置围绕凹陷区域25并且具有与深器件隔离部13的结构相似的结构的垫隔离部。然而，实施例不限于此。
在光学黑色区域OB中，扩散阻挡图案27p和第一光学黑色图案29p可以设置在后绝缘层23上。例如，扩散阻挡图案27p可以由诸如TiN、TaN或WN的金属氮化物形成。第一光学黑色图案29p可以由例如钨形成。
在像素区域APS中，遮光网格图案27g可以设置在后绝缘层23上。遮光网格图案27g可以与深器件隔离部13叠置，并且当在平面图中观看时可以具有网格或格子结构。低折射率图案71可以设置在遮光网格图案27g上。低折射率图案71可以包括有机材料。低折射率图案71可以具有比滤色器CF1和CF2的折射率低的折射率。例如，低折射率图案71可以具有约1.3或更小的折射率。低折射率图案71可以与遮光网格图案27g叠置，并且可以具有与遮光网格图案27g的平面形状相同的平面形状。
在像素区域APS中，滤色器CF1和CF2可以设置在低折射率图案71的部分之间。滤色器CF1和CF2可以具有蓝色、绿色和红色中的不同颜色。在光学黑色区域OB中，第二光学黑色图案CFB可以设置在后绝缘层23上。例如，第二光学黑色图案CFB可以包括与蓝色滤色器的材料相同的材料。钝化层33可以设置在后绝缘层23与滤色器CF1和CF2之间以及第二光学黑色图案CFB与第一光学黑色图案29p之间。钝化层33可以包括诸如高k介电材料的绝缘材料。例如，钝化层33可以包括氧化铝或氧化铪。
像素区域APS和光学黑色区域OB可以覆盖有微透镜层ML。与图3不同，微透镜层ML也可以设置在垫区域PAD中。微透镜层ML可以在像素区域APS的每个单元像素UP上具有凸透镜形状。微透镜层ML可以在光学黑色区域OB上具有平坦顶表面。
第二芯片CH2可以包括第二基底100、设置在第二基底100上的多个晶体管TR、覆盖第二基底100的下层间绝缘层110、设置在下层间绝缘层110中的第二布线112以及连接到第二布线112中的最上面的第二布线的下连接垫114。下层间绝缘层110可以具有包括氧化硅层、氮化硅层、氮氧化硅层和多孔绝缘层中的任一种或任何组合的单层或多层结构。下连接垫114可以包括与上连接垫21的材料相同的材料(例如，铜)。下连接垫114可以在第二芯片CH2的一个表面处暴露，并且可以与第一芯片CH1的上连接垫21直接接触。上层间绝缘层IL可以与下层间绝缘层110接触。在下文中，第一芯片CH1和第二芯片CH2的接触表面可以被称为连接界面CI。
在下文中，将更详细地描述金属图案MP以及连接垫21和114的形状和布置。
参照图2至图5，每个金属图案MP可以包括设置在其底表面和顶表面上的第一阻挡层BL1。第一阻挡层BL1可以不设置在金属图案MP的侧壁上。第一阻挡层BL1可以包括钛、钽、钨和它们的任何导电金属氮化物中的任一种或任何组合。凹陷区域25可以穿透金属图案MP(即，导电垫34)的顶表面的第一阻挡层BL1。每个金属图案MP的宽度可以朝向第二芯片CH2逐渐变小。
连接垫21和114中的每个可以包括第二阻挡层BL2。第二阻挡层BL2可以包括钛、钽、钨和它们的任何导电金属氮化物中的任一种或任何组合。例如，第二阻挡层BL2可以设置在每个上连接垫21的顶表面和侧壁上，但是可以不设置在每个上连接垫21的与下连接垫114接触的底表面上。同样，第二阻挡层BL2可以设置在每个下连接垫114的底表面和侧壁上，但是可以不设置在每个下连接垫114的与上连接垫21接触的顶表面上。换句话说，第二阻挡层BL2可以不设置在连接界面CI处。与金属图案MP相反，每个上连接垫21的宽度可以朝向第二芯片CH2逐渐变大。每个下连接垫114的宽度可以朝向第一芯片CH1逐渐变大。
上连接垫21可以包括设置在像素区域APS中的第一上连接垫21a、设置在光学黑色区域OB中的第二上连接垫21b和设置在垫区域PAD中的第三上连接垫21c。下连接垫114可以包括连接到第一上连接垫21a的第一下连接垫114a、连接到第二上连接垫21b的第二下连接垫114b以及连接到第三上连接垫21c的第三下连接垫114c。
上连接垫21中的一些可以包括设置在其上的过孔VI(见图4)。例如，如图4中所示，第三上连接垫21c可以通过过孔VI连接到导电垫34。同样，第一上连接垫21a中的一些可以通过过孔VI连接到第一金属图案31。
可选地，导电垫34可以不连接到第三上连接垫21c。下连接垫114中的一些可以包括设置在其下方的过孔VI。例如，导电垫34可以通过第三上连接垫21c和第三下连接垫114c电连接到第二布线112。
第二层间绝缘层IL2可以包括在连接接口CI处的第一连接绝缘层CL1。下层间绝缘层110可以包括在连接接口CI处的第二连接绝缘层CL2。第一连接绝缘层CL1可以与第二连接绝缘层CL2直接接触。例如，第一连接绝缘层CL1和第二连接绝缘层CL2中的每个可以包括SiCN、SiOCN和SiC中的任一种或任何组合。
每个金属图案MP的厚度可以比每个上连接垫21的厚度大。每个金属图案MP的厚度可以比每个下连接垫114的厚度大。可选地，每个金属图案MP的厚度可以比每个上连接垫21的厚度和每个下连接垫114的厚度小。每个金属图案MP的厚度可以比每个第二接触插塞18的厚度大。例如，每个金属图案MP的厚度可以在从约
Figure BDA0003294665630000101
至约
Figure BDA0003294665630000102
的范围内。第一阻挡层BL1的厚度可以在从约
Figure BDA0003294665630000103
至约
Figure BDA0003294665630000104
的范围内。上连接垫21和下连接垫114中的每个的厚度可以在从约
Figure BDA0003294665630000105
至约
Figure BDA0003294665630000106
的范围内。
根据实施例，导电垫34和深器件隔离部13可以通过连接布线结构CS和连接接触插塞17c彼此电连接。连接接触插塞17c可以设置在第一基底1的第一表面1a上，因此可以不在第一基底1的第二表面1b上设置用于向深器件隔离部13施加电压的结构。如果在第一基底1的第二表面1b上形成用于与深器件隔离部13连接的接触结构，则可能形成该接触结构与像素区域APS之间的台阶差，从而在滤色器的形成中在滤色器处引起非预期的条纹缺陷。
然而，根据实施例，可以通过连接布线结构CS和连接接触插塞17c将电压施加到深器件隔离部13，因此可以防止工艺缺陷。另外，连接接触插塞17c相对于其形成位置可以具有高自由度，因此连接接触插塞17c可以形成在与其他接触插塞和/或布线的干扰最小化的位置处。
图6、图7、图8和图9是示出根据实施例的设置在光学黑色区域OB中的连接接触插塞17c、连接布线结构CS和垫接触插塞18c的布置和形状的平面图。
连接布线结构CS可以具有比图2至图5的实施例中的宽度宽的宽度。例如，连接布线结构CS可以在黑色像素UP01和UP02下面延伸。
连接接触插塞17c的形状和布置可以被不同地修改。参照图6，多个连接接触插塞17c中的每个在Y方向上的宽度可以与深器件隔离部13的连接到连接接触插塞17c的导电图案9在Y方向上的宽度基本上相等。参照图7，每个连接接触插塞17c在Y方向和X方向上的宽度可以分别比导电图案9在Y方向和X方向上的宽度大。像图7那样，深器件隔离部13可以包括在X方向上延伸的部分与在Y方向上延伸的部分交叉的交叉点，并且连接接触插塞17c可以设置在交叉点处。可选地，如图6中所示，连接接触插塞17c可以设置在不是交叉点的位置处。
参照图8，连接接触插塞17c可以具有在一个方向上延伸的条形。连接接触插塞17c在Y方向上的宽度可以基本上等于或大于导电图案9的宽度。与图8不同，连接接触插塞17c可以在Y方向上延伸。
参照图9，深器件隔离部13的连接到连接接触插塞17c的部分在Y方向和/或X方向上的宽度可以比深器件隔离部13的其他部分在Y方向和/或X方向上的宽度大。
图2至图9的实施例的组件可以在实施例的精神和范围内彼此组合或替换。
图10是沿着图2的线A-A'截取的用于示出根据实施例的图像传感器的剖视图。在下文中，为了易于和便于说明的目的，可以省略对与以上实施例中的组件相同的组件的描述。
参照图10，深器件隔离部13可以与后绝缘层23间隔开，并且后器件隔离部24可以设置在后绝缘层23与深器件隔离部13之间。后器件隔离部24可以由绝缘层形成。当在平面图中观看时，后器件隔离部24可以与深器件隔离部13具有相同的格子或网格结构。后器件隔离部24的下部可以连接到深器件隔离部13的上部。后器件隔离部24可以不包括晶体半导体材料(例如，多晶硅)。后器件隔离部24可以包括固定电荷层，固定电荷层由按照化学计量比计包含不足的氧的金属氧化物层或按照化学计量比计包含不足的氟的金属氟化物层形成。固定电荷层可以具有负固定电荷。固定电荷层可以由包括铪(Hf)、锆(Zr)、铝(Al)、钽(Ta)、钛(Ti)、钇(Y)和镧系元素中的至少一种金属的金属氧化物或金属氟化物形成。可以在固定电荷层周围发生空穴积累。后器件隔离部24的至少一部分可以与后绝缘层23一起形成。
在当前实施例中，金属图案MP可以设置在第二芯片CH2中。例如，第二芯片CH2的下层间绝缘层110可以包括设置在其上部中的第三层间绝缘层IL3，并且第一金属图案31和导电垫34可以设置在第三层间绝缘层IL3中。凹陷区域25可以完全穿透第一芯片CH1以使导电垫34暴露。导电垫34可以通过第二下连接垫114b和第二上连接垫21b电连接到连接布线结构CS。可以设置将导电垫34连接到第二布线112的垫接触插塞113。可选地，导电垫34可以不连接到第二布线112。每个金属图案MP的宽度可以朝向第一芯片CH1逐渐变小。
图10的实施例可以与图3的实施例组合。例如，在图10的实施例中，金属图案MP可以与图3类似地设置在第一芯片CH1中。
图11是示出根据实施例的图像传感器1000的平面图。图12是沿着图11的线A-A'截取的剖视图。在下文中，为了易于和便于说明的目的，可以省略对与以上实施例中的组件相同的组件的描述。
参照图11和图12，根据当前实施例的图像传感器1000可以是有机CMOS图像传感器的示例。当在平面图中观看时，贯通结构43可以设置在单元像素UP之间。贯通结构43可以穿透相邻单元像素UP之间的深器件隔离部13，以将深器件隔离部13分成两部分。贯通结构43可以包括贯通导电图案49和贯通隔离绝缘层47。贯通隔离绝缘层47可以使贯通导电图案49与深器件隔离部13的导电图案9绝缘。贯通导电图案49可以包括与深器件隔离部13的导电图案9的材料相同的材料。第三接触插塞17b可以穿透第一层间绝缘层IL1，以将贯通导电图案49连接到第一布线15中的对应的第一布线15。第三接触插塞17b可以与第一接触插塞17a和连接接触插塞17c一起形成，并且第三接触插塞17b的底表面的高度可以与连接接触插塞17c的底表面和第一接触插塞17a的底表面的高度基本上相同。
可以不设置参照图3描述的第一光学黑色图案29p。滤色器CF1和CF2可以在像素区域APS中设置在后绝缘层23上。在当前实施例中，滤色器CF1和CF2可以具有蓝色和红色中的不同的颜色。滤色器CF1和CF2可以覆盖有平坦化层51。在像素区域APS和光学黑色区域OB中，像素电极PE可以设置在平坦化层51上并且可以彼此间隔开。第四接触插塞53可以穿透平坦化层51以将像素电极PE连接到贯通导电图案49。平坦化层51可以包括氧化硅层和氮化硅层中的任一种或任何组合。像素电极PE可以覆盖有有机光电转换层OPD。有机光电转换层OPD可以包括形成PN结的P型有机半导体材料和N型有机半导体材料。可选地，有机光电转换层OPD可以包括量子点或硫属元素化物材料。有机光电转换层OPD可以执行具有一定颜色(例如，绿色)的光的光电转换。共电极CE可以设置在有机光电转换层OPD上。像素电极PE和共电极CE可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)和/或有机透明导电材料。
微透镜层ML可以设置在共电极CE上。第二光学黑色图案OBP可以在光学黑色区域OB中设置在微透镜层ML中。第二光学黑色图案OBP可以包括例如不透明金属(例如，铝)。根据当前实施例的图像传感器可以包括有机光电转换层OPD，因此每个单元像素UP可以同时感测两种颜色的光。
图13、图14、图15、图16、图17、图18和图19是沿着图2的线A-A'截取的用于示出根据实施例的制造图像传感器的方法的剖视图。
参照图2和图13，可以制造第一芯片CH1。可以对包括像素区域APS、光学黑色区域OB和垫区域PAD的第一基底1执行离子注入工艺，从而形成光电转换部PD。可以在第一基底1的第一表面1a中形成浅器件隔离部5，以限定有源区域。可以通过浅沟槽隔离(STI)工艺来形成浅器件隔离部5。可以通过对第一基底1的一部分和浅器件隔离部5进行蚀刻来形成深沟槽3。深沟槽3可以在像素区域APS中限定单元像素UP并且在光学黑色区域OB中限定黑色像素UP01和UP02。可以不在垫区域PAD中形成深沟槽3。
可以在第一基底1的整个第一表面1a上共形地形成隔离绝缘层7，然后，可以用导电材料填充深沟槽3。可以对导电材料执行回蚀工艺，以分别在深沟槽3中形成导电图案9。随后，可以在导电图案9上形成填充绝缘图案11，并且可以去除第一表面1a上的隔离绝缘层7，以使第一表面1a暴露。结果，可以形成包括导电图案9、隔离绝缘层7和填充绝缘图案11的深器件隔离部13。
可以在第一基底1的第一表面1a上形成栅极绝缘层Gox、转移栅极TG、浮置扩散区FD和第一层间绝缘层IL1。可以形成第一接触插塞17a和连接接触插塞17c，以穿透第一层间绝缘层IL1。可以在第一接触孔HH1中形成第一接触插塞17a，每个第一接触孔HH1使浮置扩散区FD或转移栅极TG暴露。可以在穿透填充绝缘图案11以使导电图案9暴露的第二接触孔HH2中形成连接接触插塞17c。可以同时形成或者可以顺序地形成第一接触孔HH1和第二接触孔HH2。可以形成导电材料以填充第一接触孔HH1和第二接触孔HH2，然后，可以对导电材料执行平坦化工艺。
参照图2和图14，可以在第一层间绝缘层IL1上形成第一布线15和上层间绝缘层IL。例如，第一布线15可以包括铜。可以在第一布线15之间形成中间触点20，以将第一布线15彼此连接。例如，中间触点20可以包括与第一布线15的材料相同的材料，并且可以与第一布线15同时形成。在光学黑色区域OB中，连接布线15c和连接布线15c之间的中间触点20可以构成连接布线结构CS。
可以在上层间绝缘层IL中形成连接到第一布线15的第二接触插塞18。
第二接触插塞18可以包括垫接触插塞18c。第二接触插塞18可以由与第一布线15的金属材料不同的金属材料形成。例如，第二接触插塞18可以包括钨。
第二接触插塞18还可以包括阻挡层，阻挡层包括诸如氮化钛、氮化钽和/或氮化钨的导电金属氮化物。可以通过镶嵌工艺形成第二接触插塞18。例如，形成第二接触插塞18的步骤可以包括形成穿透最上面的层间绝缘层IL以使第一布线15暴露的过孔、在过孔中顺序地形成金属氮化物层和金属层以及对金属层和金属氮化物层执行平坦化工艺。
可以在第二接触插塞18上形成金属图案MP。金属图案MP可以包括设置在垫区域PAD中的导电垫34和设置在像素区域APS中的第一金属图案31。在实施例中，也可以在光学黑色区域OB中形成金属图案MP。例如，金属图案MP可以由铝形成。形成金属图案MP的步骤可以包括形成覆盖上层间绝缘层IL的导电层以及对导电层进行蚀刻以形成彼此分离的导电垫34和第一金属图案31。在这种情况下，如参照图4和图5所描述的，导电层可以在其顶表面和底表面上包括第一阻挡层BL1。例如，形成金属图案MP的步骤可以包括顺序地形成第一氮化钛层、铝层和第二氮化钛层并且对它们进行图案化。因为通过蚀刻工艺形成金属图案MP，所以金属图案MP的上部的宽度可以比金属图案MP的下部的宽度小，并且可以不在金属图案MP的侧壁上设置第一阻挡层BL1。
参照图2和图15，可以形成第二层间绝缘层IL2以覆盖金属图案MP，然后，可以在第二层间绝缘层IL2中形成连接到金属图案MP的上连接垫21。第二层间绝缘层IL2的上部可以包括参照图4和图5描述的第一连接绝缘层CL1。例如，第一连接绝缘层CL1可以包括SiCN、SiOCN和SiC中的任一种或任何组合。
可以通过镶嵌工艺形成上连接垫21。例如，上连接垫21可以包括铜。每个上连接垫21可以包括参照图4和图5描述的第二阻挡层BL2。第二阻挡层BL2可以包括钛、钽、钨和它们的任何导电金属氮化物中的任一种或任何组合。例如，形成上连接垫21的步骤可以包括在第二层间绝缘层IL2的上部中形成凹陷区域、在凹陷区域中形成第二阻挡层BL2和铜层以及执行平坦化工艺直到第二层间绝缘层IL2被暴露。例如，可以通过使用金属晶种层的电镀工艺来形成铜层。当形成凹陷区域时，还可以对金属图案MP的上部(例如，第一阻挡层BL1)进行蚀刻。上连接垫21可以包括第一上连接垫21a、第二上连接垫21b和第三上连接垫21c。
参照图2和图16，可以准备具有参照图3描述的结构的第二芯片CH2。可以将第一芯片CH1翻转。可以以这样的方式(上层间绝缘层IL与下层间绝缘层110接触，并且上连接垫21与下连接垫114接触)将第一芯片CH1定位在第二芯片CH2上，然后，可以执行热压工艺以将第一芯片CH1和第二芯片CH2彼此结合。
参照图2和图17，可以在图16的状态下对第一基底1的第二表面1b执行研磨工艺，从而减小第一基底1的厚度。此时，可以使深器件隔离部13的导电图案9暴露。可以在第一基底1的第二表面1b上沉积后绝缘层23。
可以在第一基底1的第二表面1b上共形地形成扩散阻挡层和第一光学黑色层，然后，可以对第一光学黑色层执行图案化工艺。结果，可以在光学黑色区域OB和垫区域PAD中形成第一光学黑色图案29p。像素区域APS中的扩散阻挡层可以通过该图案化工艺被暴露。可以形成低折射率层以覆盖暴露在像素区域APS中的扩散阻挡层，然后，可以执行图案化工艺以在像素区域APS中形成低折射率图案71和遮光网格图案27g，并且在光学黑色区域OB和垫区域PAD中形成防扩散图案27p。可以通过例如旋涂工艺来形成低折射率层。
参照图2和图18，可以在第一基底1的整个第二表面1b上共形地形成钝化层33。此后，可以形成滤色器CF1和CF2以及第二光学黑色图案CFB。可以与蓝色滤色器同时地形成第二光学黑色图案CFB。随后，可以在滤色器CF1和CF2以及第二光学黑色图案CFB上形成微透镜层ML。可以在像素区域APS和光学黑色区域OB中形成微透镜层ML。
参照图2和图19，可以在垫区域PAD中形成使导电垫34暴露的凹陷区域25。形成凹陷区域25的步骤可以包括形成掩模图案39以及通过使用掩模图案39作为蚀刻掩模来对第一基底1和上层间绝缘层IL进行蚀刻。掩模图案39可以包括氮化硅层、氧化硅层和氮氧化硅层中的任一种或任何组合。此后，可以去除掩模图案39，因此可以制造参照图3描述的图像传感器1000。
根据实施例，可以相对容易地形成能够向深器件隔离部13施加电压的结构，并且因此可以减少或最小化工艺缺陷。结果，可以简化制造工艺。
在根据实施例的图像传感器中，导电垫和深器件隔离部可以通过连接布线结构和连接接触插塞彼此电连接。因此，当形成滤色器时，可以减少或最小化滤色器中的非预期条纹缺陷。另外，连接接触插塞相对于其形成位置可以具有高自由度，因此可以简化制造工艺。
虽然已经参照实施例描述了发明构思，但是对于本领域技术人员将明显的是，在不脱离发明构思的精神和范围的情况下，可以进行各种改变和修改。因此，可以理解的是，上述实施例不是限制性的，而是说明性的。因此，发明构思的范围将由权利要求及其等同物的最广泛允许的解释来确定，而不应受前述描述的约束或限制。

Claims (20)

1.一种图像传感器，所述图像传感器包括：
第一芯片，包括像素区域、垫区域以及置于像素区域与垫区域之间的光学黑色区域；以及
第二芯片，与第一芯片的第一表面接触，并且包括用于驱动第一芯片的电路，
其中，第一芯片包括：
第一基底；
器件隔离部，设置在第一基底中，并且限定单元像素；
层间绝缘层，置于第一基底与第二芯片之间；
连接布线结构，设置在层间绝缘层中；以及
连接接触插塞，设置在层间绝缘层中，并且在光学黑色区域中将连接布线结构连接到器件隔离部，并且
其中，所述图像传感器还包括导电垫，导电垫设置在第一芯片或第二芯片中，并且通过穿透第一基底和层间绝缘层的凹陷区域暴露在垫区域中，导电垫通过连接布线结构和连接接触插塞电连接到器件隔离部。
2.根据权利要求1所述的图像传感器，其中，导电垫设置在第一芯片的层间绝缘层中，并且置于连接布线结构与第二芯片之间。
3.根据权利要求1或2所述的图像传感器，其中，第一芯片还包括：
晶体管，在像素区域中设置在第一基底上；以及
第一接触插塞，连接到晶体管，并且
其中，连接接触插塞与第一接触插塞设置在基本上同一水平处。
4.根据权利要求3所述的图像传感器，其中，连接接触插塞的底表面与第一接触插塞的底表面设置在基本上同一高度处。
5.根据权利要求1所述的图像传感器，其中，连接布线结构设置在光学黑色区域中，并且
其中，连接接触插塞包括共同连接到连接布线结构的多个连接接触插塞。
6.根据权利要求1或5所述的图像传感器，其中，连接布线结构在平面图中具有围绕像素区域的环形形状。
7.根据权利要求1所述的图像传感器，其中，器件隔离部包括：
导电图案；以及
隔离绝缘层，围绕导电图案的侧壁，
其中，连接接触插塞包括：上部，连接到导电图案；以及下部，连接到连接布线结构，并且
其中，连接接触插塞的下部的宽度比连接接触插塞的上部的宽度大。
8.根据权利要求1所述的图像传感器，其中，第一芯片还包括：光学黑色图案，设置在第一芯片的第二表面上，第二表面背对第一表面，并且
其中，连接接触插塞与光学黑色图案叠置。
9.根据权利要求1所述的图像传感器，其中，第一芯片还包括：上连接垫，置于导电垫与第二芯片之间，并且
其中，第二芯片还包括直接连接到上连接垫的下连接垫。
10.根据权利要求9所述的图像传感器，其中，上连接垫中的任一个或更多个通过过孔连接到导电垫的底表面。
11.根据权利要求9所述的图像传感器，其中，上连接垫和下连接垫包括相同的金属材料，并且
其中，导电垫包括与上连接垫和下连接垫的相同金属材料不同的金属材料。
12.根据权利要求11所述的图像传感器，其中，上连接垫和下连接垫包括铜，并且
其中，导电垫包括铝。
13.根据权利要求1所述的图像传感器，其中，器件隔离部包括：
深器件隔离部，从第一基底的第一表面朝向第一基底的第二表面延伸，第二表面背对第一表面；以及
后器件隔离部，从第一基底的第二表面延伸到深器件隔离部，并且与深器件隔离部一起限定单元像素。
14.根据权利要求1所述的图像传感器，其中，第一芯片还包括将连接布线结构连接到导电垫的垫接触插塞。
15.根据权利要求1所述的图像传感器，其中，第一芯片还包括设置在像素区域中的金属图案，并且
其中，金属图案与导电垫设置在基本上同一水平处。
16.一种图像传感器，所述图像传感器包括：
第一芯片，包括像素区域、垫区域以及置于像素区域与垫区域之间的光学黑色区域；以及
第二芯片，与第一芯片的第一表面接触，并且包括用于驱动第一芯片的电路，
其中，第一芯片包括：
第一基底；
器件隔离部，设置在第一基底中，并且限定单元像素；
层间绝缘层，置于第一基底与第二芯片之间；
连接布线结构，设置在光学黑色区域的层间绝缘层中，并且在平面图中具有围绕像素区域的环形形状；
连接接触插塞，设置在层间绝缘层中，并且在光学黑色区域中将连接布线结构连接到器件隔离部；以及
导电垫，设置在层间绝缘层中，并且通过穿透第一基底的凹陷区域暴露在垫区域中，导电垫通过连接布线结构和连接接触插塞电连接到器件隔离部，并且
其中，连接接触插塞通过连接布线结构共同连接到导电垫。
17.根据权利要求16所述的图像传感器，其中，导电垫置于连接布线结构与第二芯片之间。
18.根据权利要求16或17所述的图像传感器，其中，第一芯片还包括：
晶体管，在像素区域中设置在第一基底上；以及
第一接触插塞，连接到晶体管，并且
其中，连接接触插塞的底表面与第一接触插塞的底表面设置在基本上同一高度处。
19.一种图像传感器，所述图像传感器包括：
第一芯片，包括像素区域、垫区域以及置于像素区域与垫区域之间的光学黑色区域；以及
第二芯片，与第一芯片的第一表面接触，并且包括用于驱动第一芯片的电路，
其中，第一芯片包括：
第一基底；
器件隔离部，设置在第一基底中，并且限定单元像素；
光电转换部，分别在单元像素中设置在第一基底中；
转移栅极，设置在第一基底上；
上层间绝缘层，置于第一基底与第二芯片之间；
第一布线，设置在上层间绝缘层中，并且包括在光学黑色区域中构成连接布线结构的至少一条连接布线；
连接接触插塞，设置在上层间绝缘层中，并且在光学黑色区域中将连接布线结构连接到器件隔离部；
上连接垫，通过上层间绝缘层暴露；以及
金属图案，置于第二芯片与第一布线之间，并且包括：导电垫，设置在垫区域中；以及第一金属图案，设置在像素区域中，
其中，第二芯片包括：
第二基底；
第二布线，设置在第二基底上；以及
下连接垫，连接到上连接垫，并且
其中，导电垫通过穿透第一基底和上层间绝缘层的凹陷区域暴露在垫区域中，导电垫通过连接布线结构和连接接触插塞电连接到器件隔离部。
20.根据权利要求19所述的图像传感器，其中，第一芯片还包括：
晶体管，在像素区域中设置在第一基底上；以及
第一接触插塞，连接到晶体管，并且
其中，连接接触插塞的底表面与第一接触插塞的底表面设置在基本上同一高度处。
CN202111174311.6A 2020-11-11 2021-10-09 图像传感器 Pending CN114551484A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200150229A KR20220064085A (ko) 2020-11-11 2020-11-11 이미지 센서
KR10-2020-0150229 2020-11-11

Publications (1)

Publication Number Publication Date
CN114551484A true CN114551484A (zh) 2022-05-27

Family

ID=81453670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111174311.6A Pending CN114551484A (zh) 2020-11-11 2021-10-09 图像传感器

Country Status (3)

Country Link
US (1) US20220149101A1 (zh)
KR (1) KR20220064085A (zh)
CN (1) CN114551484A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022119375A (ja) * 2021-02-04 2022-08-17 キヤノン株式会社 光電変換装置
US11764103B2 (en) * 2021-05-07 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor feature and method for manufacturing the same

Also Published As

Publication number Publication date
KR20220064085A (ko) 2022-05-18
US20220149101A1 (en) 2022-05-12

Similar Documents

Publication Publication Date Title
US11024659B2 (en) Image sensor and method of fabricating the same
CN114551484A (zh) 图像传感器
JP2021103768A (ja) イメージセンサ及びその製造方法
US8173480B2 (en) Image sensor and method for manufacturing the same
KR100806772B1 (ko) 이미지 센서의 픽셀 및 그 제조방법
US11749702B2 (en) Image sensor
US7825494B2 (en) Image sensor and method for manufacturing the same
KR100882979B1 (ko) 이미지센서 및 그 제조방법
US20220238571A1 (en) Image sensor and method of manufacturing the same
JP2023024353A (ja) イメージセンサー
KR20220075724A (ko) 이미지 센서 및 이의 제조 방법
US20220059596A1 (en) Image sensor
TW202213753A (zh) 影像感測器
US20230402476A1 (en) Image sensor
US20240145514A1 (en) Image sensor
US20230282667A1 (en) Image sensor
US20220328553A1 (en) Image sensor
US11848342B2 (en) Image sensor including a fence pattern
US20230170373A1 (en) Image sensor including reflective structure including a reflective structure
US20220336514A1 (en) Image sensor
US20240021638A1 (en) Image sensor
US20220109014A1 (en) Image sensor with trench structures
KR20060108956A (ko) 크로스 토크를 억제하기 위한 광차단 패턴을 갖는 ｃｍｏｓ이미지 센서 및 그 제조방법
KR20240061541A (ko) 이미지 센서
KR20240012971A (ko) 이미지 센서 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination